KR20030002145A - 반도체소자의 패턴 형성 방법 - Google Patents

Abstract

본 발명은 ArF 레이저를 이용하여 0.1㎛ 이하의 초미세 패턴 형성시 발생되는 감광막의 식각 내성 약화와 패턴전사 불량을 방지하도록 한 반도체소자의 패턴 형성 방법을 제공하기 위한 것으로, 반도체기판상에 피식각층을 형성하는 단계, 상기 피식각층상에 감광막패턴을 형성하는 단계, 상기 감광막패턴의 표면을 따라 상기 피식각층상에 산화막을 증착하는 단계, 상기 산화막을 선택적으로 식각하여 상기 감광막패턴의 측벽에 산화막패턴을 잔류시키는 단계, 상기 감광막패턴을 제거하는 단계, 상기 산화막패턴의 표면을 따라 상기 피식각층상에 질화막을 증착하는 단계, 상기 질화막을 선택적으로 식각하여 상기 산화막패턴의 측벽에 질화막패턴을 잔류시키는 단계, 상기 산화막패턴을 선택적으로 제거하는 단계, 및 상기 질화막패턴을 식각마스크로 상기 피식각층을 식각하여 상기 감광막패턴보다 선폭이 작은 피식각층패턴을 형성하는 단계를 포함한다.

Description

반도체소자의 패턴 형성 방법{METHOD FOR FORMING PATTERN IN SEMICONDUCTOR DEVICE}

본 발명은 반도체소자의 노광 방법에 관한 것으로, 특히 미세 패턴의 형성방법에 관한 것이다.

일반적으로 반도체 소자의 제조 공정에 있어서 패턴을 형성하는 방법을 전사법이라고 하는데, 주로 적용되는 전사법은 미세 가공이 가능한 광 전사법이다.

전사법이라 함은 패턴을 하는 공정으로서 광공정과 새김공정으로 나눌 수 있다. 그러나 근래에 와서 전사법의 의미는 일반적으로 광공정만을 지칭하고 있고 다시 세부적으로 광원에 따른 광학 전사법과 비광학 전사법으로 구분되고 있다. 반도체 공정에서의 전사법은 기판상의 다양한 물질에 회로 패턴을 형성시키는 것을 목적으로 기판상에 감광막(photoresist)이라는 고분자 물질을 도포한 후 기판의 원판 역할을 하는 가리개, 즉 마스크(Mask)를 이용하여 빛을 투과시켜 감광막에 광반응을 일으킨 후 현상(develope)하여 감광막 패턴을 형성시키고, 이 감광막패턴을 장벽으로 하여 기판을 새겨 최종적으로 원하는 패턴을 구현하는 기술이다.

DRAM(Dynamic Random Access Memory)을 포함한 반도체소자의 집적도가 증가함에 따라 광학 전사법의 해상력(Resolution)을 증가시키기 위한 방법이 연구되고 있다.

광학 전사법에서의 해상력은 노광 광원의 파장에 반비례 하는데 “단계와 반복”의 노광방식을 채택한 초기의 스테퍼(stepper)에서 사용한 광원의 파장은 436㎚(g-line)에서 365㎚(i-line)을 거쳐 현재는 248㎚(KrF Excimer Laser) 파장의 DUV(Deep Ultra-violet)를 이용하는 스테퍼나 스캐너(scanner) 타입의 노광장비를 주로 사용하고 있다.

248㎚의 DUV 전사법은 초기에 시간 지연 효과, 기판 의존성 등과 같은 많은문제들이 발생하여 0.18㎛ 디자인룰의 소자를 개발하는데 적용하였으나, 0.15㎛ 이하의 디자인룰을 갖는 소자를 개발하기 위해서는 새로운 193㎚(ArF Excimer Laser)의 파장을 갖는 새로운 DUV 전사법으로의 기술개발이 필수적이다. 그러나, 이러한 DUV 전사법에서 해상력을 높이기 위한 여러 기술을 조합한다 하여도 0.1㎛ 이하의 패턴은 불가능하므로 새로운 광원을 갖는 전사법의 개발이 활발히 진행되고 있다. 현재 가장 근접한 기술로는 전자빔과 X-선을 광원으로 하는 노광장비 개발이 이루어져 있고, 그외에 약한 X-선을 S광원으로 하는 EUV(Extreme Ultraviolet) 기술이 개발되고 있다.

해상력은 광원의 파장과 밀접한 관계를 갖는데 초기의 g-선(λ=436㎚)을 이용한 노광장비로는 약 0.5㎛ 수준의 패턴이 가능하였고 i-선(λ=365㎚)을 이용하면 약 0.3㎛ 수준의 패턴이 가능하였다. 최근에는 KrF 레이저(λ=248㎚)를 광원으로 하는 노광장비의 개발과 감광막의 발전 그리고 기타 부대기술의 향상으로 인하여 0.15㎛ 이하의 패턴도 가능하게 되었다.

현재는 ArF 레이저(λ=193㎚)로 하는 장비를 0.1㎛ 이하의 패턴을 목표로 개발하고 있다.

도 1a 내지 도 1b는 종래기술에 따른 ArF 노광용 감광막을 이용한 패턴 형성 방법을 간략히 도시한 도면이다.

도 1a에 도시된 바와 같이, 반도체기판(11)상에 피식각층(12)을 형성한 후, 피식각층(12)상에 ArF 노광용 감광막을 도포한 후 ArF 노광원을 이용한 노광 및 현상으로 패터닝하여, 감광막패턴(13)을 형성한다.

도 1b에 도시된 바와 같이, 감광막패턴(13)을 식각마스크로 피식각층(12)을 식각하여 피식각층패턴(12a)을 형성한다.

상술한 종래기술은 파장이 KrF 노광원에 비해 더 짧은 ArF 노광원을 이용하여 ArF용 감광막을 노광한다.

그러나, ArF 노광용 감광막은 식각 내성이 약할뿐만 아니라, ArF 노광용 감광막패턴을 식각마스크로 피식각층, 특히 산화막(Oxide)을 식각할 때 패턴전사가 불량하고 패턴라인이 거칠어지는 문제가 있다. 이는 ArF 노광용 감광막과 산화막의 식각가스로 사용하는 산소(O)기와 불소(F)기가 서로 화학적인 반응을 일으켜 ArF 노광용 감광막이 변형(transformation) 또는 열화(degradation)되기 때문이다.

본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출한 것으로서, ArF 레이저를 이용하여 0.1㎛ 이하의 초미세 패턴 형성시 발생되는 감광막의 식각 내성 약화와 패턴전사 불량을 방지하는데 적합한 반도체소자의 패턴 형성 방법을 제공하는데 그 목적이 있다.

도 1a 내지 도 1b는 종래기술에 따른 반도체소자의 패턴 형성 방법을 도시한 공정 단면도,

도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체소자의 패턴 형성 방버을 도시한 공정 단면도.

*도면의 주요 부분에 대한 부호의 설명

21 : 반도체기판 22 : 피식각층

23 : 감광막패턴 24a : 산화막패턴

25a : 질화막패턴

상기의 목적을 달성하기 위한 본 발명의 반도체소자의 패턴 형성 방법은 반도체기판상에 피식각층을 형성하는 단계, 상기 피식각층상에 감광막패턴을 형성하는 단계, 상기 감광막패턴의 표면을 따라 상기 피식각층상에 산화막을 증착하는 단계, 상기 산화막을 선택적으로 식각하여 상기 감광막패턴의 측벽에 산화막패턴을 잔류시키는 단계, 상기 감광막패턴을 제거하는 단계, 상기 산화막패턴의 표면을 따라 상기 피식각층상에 질화막을 증착하는 단계, 상기 질화막을 선택적으로 식각하여 상기 산화막패턴의 측벽에 질화막패턴을 잔류시키는 단계, 상기 산화막패턴을 선택적으로 제거하는 단계, 및 상기 질화막패턴을 식각마스크로 상기 피식각층을 식각하여 상기 감광막패턴보다 선폭이 작은 피식각층패턴을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.

도 2a 내지 도 2e는 본 발명의 실시예에 따른 패턴 형성 방법을 도시한 공정 단면도이다.

도 2a에 도시된 바와 같이, 반도체기판(21)상에 피식각층(22)을 형성한 후, 피식각층(22)상에 감광막을 도포한 후, 소정 노광원을 이용한 노광 및 현상으로 d₁의 선폭을 갖는 감광막패턴(23)을 형성하고, 계속해서 감광막패턴(23)을 포함한 피식각층(22)상에 감광막이 견딜 수 있는 온도에서 산화막(24)을 증착한다.

여기서, 감광막패턴(23)을 노광하기 위한 노광원으로는 i-line, KrF 또는 ArF 중에서 선택된 어느 하나를 이용하며, 이에 따라 i-line 노광원에는 i-line 노광용 감광막을 이용하고, KrF노광원을 적용할 경우에는 KrF 노광용 감광막을 이용하며, ArF노광원을 적용할 경우에는 ArF 노광용 감광막이 선택적으로 이용된다.

그리고, 피식각층(22)은 폴리실리콘 또는 금속을 포함하는 반도체소자의 제조 공정에서 감광막을 이용하여 패터닝될 막들이다.

도 2b에 도시된 바와 같이, 감광막패턴(23)의 상측 표면과 피식각층(22)의 표면이 드러날때까지 산화막(24)을 건식식각한다. 이 때, 건식식각후 감광막패턴(23)의 양측벽에 산화막패턴(24a)이 잔류한다.

도 2c에 도시된 바와 같이, 표면이 드러난 감광막패턴(23)을 산소가 포함된 가스분위기에서 플라즈마를 발생시켜 완전히 제거한 후, 감광막패턴(23) 제거후 잔류하는 산화막패턴(24a)을 포함한 피식각층(22)상에 질화막(25)을 증착한다.

이 때, 질화막(15)은 Si₃N₄또는 SiON 중에서 선택된다.

도 2d에 도시된 바와 같이, 산화막패턴(24a)의 상측 표면과 피식각층(22)의 표면이 드러날때까지 질화막(25)을 건식식각한다. 이때, 건식식각후 산화막패턴(24a)의 양측벽에 질화막패턴(25a)이 잔류한다.

도 2e에 도시된 바와 같이, 피식각층(22)과 질화막패턴(25a)은 손상을 받지 않고 산화막패턴(24a)만 선택적으로 제거할 수 있는 HF 또는 BOE 중에서 선택된 습식케미컬을 이용하여 산화막패턴(24a)을 완전히 제거한다.

다음으로, 잔류하는 질화막패턴(25a)을 식각마스크로 피식각층(22)을 건식식각하여 d₂의 선폭을 갖는 피식각층패턴(22a)을 형성한다.

상술한 공정에 의해 초기 감광막패턴의 선폭보다 1/2 또는 1/4 정도로 감소된 패턴을 형성할 수 있으며, 산화막과 질화막의 증착 두께를 변화시킴으로써 CD(Critical Dimension)을 제어할 수 있다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상술한 바와 같은 본 발명은 KrF 노광장치로도 적절한 식각공정과 접목시켜 ArF 노광장비에서만 가능한 초미세 패턴을 형성할 수 있는 효과가 있다.

아울러, ArF 노광용 감광막이 아닌 산화막 또는 질화막을 식각마스크로 피식각층을 건식식각하므로써 양호한 패턴 전사를 이룰 수 있는 효과가 있다.

Claims (5)

1. 반도체소자의 패턴 형성 방법에 있어서,

   반도체기판상에 피식각층을 형성하는 단계;

   상기 피식각층상에 감광막패턴을 형성하는 단계;

   상기 감광막패턴의 표면을 따라 상기 피식각층상에 산화막을 증착하는 단계;

   상기 산화막을 선택적으로 식각하여 상기 감광막패턴의 측벽에 산화막패턴을 잔류시키는 단계;

   상기 감광막패턴을 제거하는 단계;

   상기 산화막패턴의 표면을 따라 상기 피식각층상에 질화막을 증착하는 단계;

   상기 질화막을 선택적으로 식각하여 상기 산화막패턴의 측벽에 질화막패턴을 잔류시키는 단계;

   상기 산화막패턴을 선택적으로 제거하는 단계; 및

   상기 질화막패턴을 식각마스크로 상기 피식각층을 식각하여 상기 감광막패턴보다 선폭이 작은 피식각층패턴을 형성하는 단계

   를 포함하여 이루어짐을 특징으로 하는 반도체소자의 패턴 형성 방법.
2. 제 1 항에 있어서,

   상기 감광막패턴을 제거하는 단계는,

   산소가 포함된 가스분위기에서 발생된 플라즈마를 이용함을 특징으로 하는 반도체소자의 패턴 형성 방법.
3. 제 1 항에 있어서,

   상기 질화막은 Si₃N₄또는 SiON 중에서 선택된 어느 하나를 포함함을 특징으로 하는 반도체소자의 패턴 형성 방법.
4. 제 1 항에 있어서,

   상기 감광막패턴을 이루는 감광막은 i-line 노광용 감광막, KrF 노광용 감광막 또는 ArF 노광용 감광막 중에서 선택된 어느 하나를 포함함을 특징으로 하는 반도체소자의 패턴 형성 방법.
5. 제 1 항에 있어서,

   상기 산화막패턴을 선택적으로 제거하는 단계는,

   HF 또는 BOE 중에서 선택된 어느 하나의 습식케미컬을 이용하여 이루어짐을 특징으로 하는 반도체소자의 패턴 형성 방법.