KR100783279B1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR100783279B1
KR100783279B1 KR1020060066835A KR20060066835A KR100783279B1 KR 100783279 B1 KR100783279 B1 KR 100783279B1 KR 1020060066835 A KR1020060066835 A KR 1020060066835A KR 20060066835 A KR20060066835 A KR 20060066835A KR 100783279 B1 KR100783279 B1 KR 100783279B1
Authority
KR
South Korea
Prior art keywords
semiconductor
oxide film
semiconductor substrate
forming
trench
Prior art date
Application number
KR1020060066835A
Other languages
English (en)
Inventor
정은수
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060066835A priority Critical patent/KR100783279B1/ko
Priority to US11/779,718 priority patent/US20080020569A1/en
Priority to CNB2007101366443A priority patent/CN100527383C/zh
Application granted granted Critical
Publication of KR100783279B1 publication Critical patent/KR100783279B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Semiconductor Memories (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

실시예에 따른 반도체 소자의 제조 방법은, 반도체 기판 상에 소정의 폭을 가지는 포토 레지스트 패턴을 형성하는 단계, 상기 포토 레지스트 패턴을 마스크로 하여 상기 반도체 기판을 식각함으로써 반도체 돌출부를 형성하고 상기 포토 레지스트 패턴을 제거하는 단계, 상기 반도체 돌출부를 포함한 상기 반도체 기판의 전면에 산화막을 형성하는 단계, 상기 산화막을 연마하여 상기 반도체 돌출부의 상단을 노출하는 단계, 상단이 노출된 상기 반도체 돌출부를 제거하여 상기 산화막으로 이루어진 트렌치를 형성하는 단계, 상기 트렌치를 포함한 반도체 기판 위에 금속을 증착하는 단계 및 상기 트렌치를 이루는 산화막 및 상기 산화막 위의 금속을 제거하여 금속 배선을 형성하는 단계를 포함한다.
따라서 반도체 소자의 배선을 반도체 돌출부를 정의하는 포토 레지스트 패턴의 폭보다 작게 형성하여 소자의 미세화가 가능하다.
반도체 소자, 습식 산화, 금속 배선, 포토 레지스트

Description

반도체 소자의 제조 방법{MAMUFATURING METHOD OF SEMICONDUCTOR DEVICE}
도 1 내지 도 9는 본 발명의 한 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위해 도시한 각 단계에서의 개략도이다.
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 더욱 상세하게는 산화 공정을 통해 선 폭이 조절되는 배선을 가지는 반도체 소자의 제조 방법에 관한 것이다.
반도체 소자의 고집적화에 따라 소자의 미세화가 진행되고 있다. 이러한 반도체 소자의 미세화는 배선의 미세화를 함께 요구한다. 그러나 종래의 ArF, KrF, F2등의 광원과 포토 레지스트 패터닝을 통해 이루어지는 포토 리소그래피 공정은 금속 배선의 미세 패턴을 구현하는 데 한계가 있었다.
광학계의 한계와 포토 레지스트 폴리머 자체의 해상력의 한계 등으로 인해 수 nm의 단위의 배선은 그 구현에 어려움이 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 기존의 미세 패턴을 구현하 는 포토 리소그래피 공정을 그대로 이용하면서도 보다 미세한 선폭의 금속 배선을 가지는 반도체 소자의 제조 방법을 제공하는 것이다.
실시예에 따른 반도체 소자의 제조 방법은, 반도체 기판 상에 소정의 폭을 가지는 포토 레지스트 패턴을 형성하는 단계, 상기 포토 레지스트 패턴을 마스크로 하여 상기 반도체 기판을 식각함으로써 반도체 돌출부를 형성하고 상기 포토 레지스트 패턴을 제거하는 단계, 상기 반도체 돌출부를 포함한 상기 반도체 기판의 전면에 산화막을 형성하는 단계, 상기 산화막을 연마하여 상기 반도체 돌출부의 상단을 노출하는 단계, 상단이 노출된 상기 반도체 돌출부를 제거하여 상기 산화막으로 이루어진 트렌치를 형성하는 단계, 상기 트렌치를 포함한 반도체 기판 위에 금속을 증착하는 단계 및 상기 트렌치를 이루는 산화막 및 상기 산화막 위의 금속을 제거하여 금속 배선을 형성하는 단계를 포함한다.
실시예에 따른 반도체 소자의 제조 방법 중, 상기 반도체 기판의 전면에 산화막을 형성하는 단계에서, 상기 산화막은 상기 반도체 기판의 표면을 습식 산화하여 형성된다.
실시예에 따른 반도체 소자의 제조 방법 중, 상기 반도체 기판의 전면에 산화막을 형성하는 단계에서, 상기 산화막은 전체 두께의 40~50%가 상기 반도체 돌출부의 안쪽으로 형성된다.
삭제
실시예에 따른 반도체 소자의 제조 방법 중, 상기 반도체 기판의 전면에 산화막을 형성하는 단계에서, 상기 습식 산화는 900~1000°에서 진행할 수 있다.
실시예에 따른 반도체 소자의 제조 방법 중, 상기 산화막으로 이루어진 트렌치를 형성하는 단계에서, 상기 트렌치는 상기 반도체 돌출부의 측면에서 산화막이 성장된 제1 부분과 상기 반도체 돌출부 사이의 반도체 기판 표면에서 산화막이 성장된 제2 부분을 포함한다.
실시예에 따른 반도체 소자의 제조 방법 중, 상기 산화막으로 이루어진 트렌치를 형성하는 단계는, 상기 트렌치가 형성된 후 상기 제2 부분을 식각하여 상기 제2 부분 아래의 반도체 기판을 노출하는 단계를 포함한다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 반도체 소자의 제조 방법에 대하여 첨부한 도면을 참고로 하여 상세하게 설명한다.
도 1 내지 도 9는 본 발명의 한 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위해 도시한 각 단계에서의 개략도이다.
도 1을 참조하면, 비정질 실리콘의 반도체 기판(100) 위에 감광막(300)을 도포한다.
다음으로, 도 2와 같이, 제1 폭(d1)을 가지는 포토 레지스트 패턴(310)을 형성한다. 이때 제1 폭(d1)은 포토 리소그래피(photolithography) 공정을 통해 구현 가능한 최소 선폭이 될 수 있으며, 최종적으로 형성하려는 배선의 폭을 고려하여 정한다.
제1 폭(d1)의 포토 레지스트 패턴(310)을 마스크로 반도체 기판(100)을 식각 하여 도 3과 같이 반도체 돌출부(110)를 형성한다. 반도체 돌출부(110)는 리지(ridge)의 형상을 가지며 포토 레지스트 패턴(310)과 같이 제1 폭(d1)을 가진다.
다음으로, 잔재하는 포토 레지스트 패턴(310)을 제거한 후, 도 4와 같이 반도체 기판(100) 전면에 산화막(200)을 형성한다.
이러한 산화막(200)은 반도체 기판(100)을 습식 산화(wet oxidation)하여 형성하며, 습식 산화는 수증기(H2O)를 주입하여 약 900° 내지 1100°의 고온에서 단시간에 진행된다.
이러한 습식 산화를 통하여 생성되는 산화막(200)은 두께의 40~50%가 반도체 기판(100)의 안쪽을 파고들어 형성되며, 나머지가 반도체 기판(100)의 바깥쪽으로 형성된다.
따라서 반도체 돌출부(110)는 이러한 산화막(200)의 생성을 통하여 제1 폭(d1)보다 좁은 제2 폭(d2)을 가진다.
다음으로, 도 5와 같이, 제2 폭(d2)의 반도체 돌출부(110)의 상면이 노출될 때까지 산화막(200)을 CMP(chemical mechanical polish) 방법을 사용하여 연마하여 평탄화한다.
다음, 도 6과 같이, 노출된 제2 폭(d2)의 반도체 돌출부(110)를 제거하여 산화막(200)으로 둘러싸인 트렌치를 형성한다. 이러한 트렌치는 FEP(fluorinated ethylene propylene) 물질을 이용하여 실리콘인 반도체 돌출부(110)만을 선택적으로 습식 식각하여 형성할 수 있다.
따라서 반도체 기판(100) 상에는 반도체 돌출부(110)의 측면으로부터 성장한 제1 부분(210) 및 기판(100)의 상면으로부터 성장한 제2 부분(220)을 가지는 산화막(200)만이 남는다.
다음으로, 이온성 반응 식각(RIE)을 사용하여 산화막(200)을 전면 식각한다. 이 때, 식각은 산화막(200)의 제2 부분(220)이 모두 제거될 때까지 진행한다. 이온성 반응 식각은 수직 방향으로 식각이 진행되므로, 제1 부분(210)의 폭이 줄어들지 않으면서, 산화막(200)의 제2 부분(220)이 모두 식각될 동안 제1 부분(210)도 제2 부분(220)의 높이만큼 식각된다.
따라서 도 7과 같이 남은 제1 부분(210)의 산화막(200)은 이웃한 제1 부분(210)의 산화막(200)과 제2 폭(d2) 또는 산화막(200)의 제2 부분(220)의 폭만큼 이격되어 반도체 기판(100)을 노출시키며 형성된다.
다음으로 도 8과 같이 배선을 형성할 금속(400)을 기판(100)의 전면에 증착한다. 이러한 금속(400)으로는 구리(Cu) 등을 포함할 수 있으며, 금속(400)의 증착은 E-beam Evaporating 등으로 수행될 수 있다. 따라서 금속(400)은 제1 부분(210)으로 둘러싸인 트렌치 내를 매립하며, 제1 부분(210) 위에도 증착한다.
마지막으로 금속성 식각액을 통해 산화막(200)의 제1 부분(210)을 제거하면, 제1 부분(210)의 산화막(200) 및 산화막(200) 위에 잔존하는 금속(400)이 함께 제거되어[리프트오프(lift-off) 방법], 도 9와 같이, 제1 금속 배선(a)과 제2 금속 배선(b)이 교대로 형성된다.
이때, 도 9의 제1 금속 배선(a)과 제2 금속 배선(b)은 도 2에서의 제1 폭(d1)의 포토 레지스트 패턴(310)과 이웃한 포토 레지스트 패턴(310)의 이격 거리에 따 라 실질적인 폭이 결정된다.
예를 들어, 이웃한 포토 레지스트 패턴(310)의 이격 거리를 d3라 하고, 산화막(200)의 두께를 x라 하며, x=x1+x2를 만족한다고 가정하자.
x1은 반도체인 기판(100)과 반도체 돌출부(110)의 안쪽으로 형성되는 두께이고, x2는 바깥쪽으로 형성되는 두께이다.
제1 금속 배선(a)의 폭은 제2 폭인 d2, 제2 금속 배선(b)의 폭은 d4라고 하면, d2=d1-2x1, d4=d3-2x2를 만족한다. 이때, x1과 x2는 실험을 통해 결정되는 인자이므로, d1 및 d3를 조절하여 제1 금속 배선(a) 및 제2 금속 배선(b)의 폭을 같게 설정할 수도 있으며, 다르게 설정할 수도 있다.
이와 같이, 본 발명에 의하면 반도체 소자의 배선을 반도체 돌출부를 정의하는 포토 레지스트 패턴의 폭보다 작게 형성하여 소자를 미세화할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (6)

  1. 반도체 기판 상에 소정의 폭을 가지는 포토 레지스트 패턴을 형성하는 단계,
    상기 포토 레지스트 패턴을 마스크로 하여 상기 반도체 기판을 식각함으로써 반도체 돌출부를 형성하고 상기 포토 레지스트 패턴을 제거하는 단계,
    상기 반도체 돌출부를 포함한 상기 반도체 기판의 전면에 산화막을 형성하는 단계,
    상기 산화막을 연마하여 상기 반도체 돌출부의 상단을 노출하는 단계,
    상단이 노출된 상기 반도체 돌출부를 제거하여 상기 산화막으로 이루어진 트렌치를 형성하는 단계,
    상기 트렌치를 포함한 반도체 기판 위에 금속을 증착하는 단계 및
    상기 트렌치를 이루는 산화막 및 상기 산화막 위의 금속을 제거하여 금속 배선을 형성하는 단계
    를 포함하는 반도체 소자의 제조 방법.
  2. 제1항에서, 상기 반도체 기판의 전면에 산화막을 형성하는 단계에서,
    상기 산화막은 상기 반도체 기판의 표면을 습식 산화하여 형성하는 반도체 소자의 제조 방법.
  3. 제1항에서, 상기 반도체 기판의 전면에 산화막을 형성하는 단계에서,
    상기 산화막은 전체 두께의 40~50%가 상기 반도체 돌출부의 안쪽으로 형성되는 반도체 소자의 제조 방법.
  4. 제2항에서, 상기 습식 산화는
    900~1000°에서 진행하는 반도체 소자의 제조 방법.
  5. 제1항에서, 상기 산화막으로 이루어진 트렌치를 형성하는 단계에서,
    상기 트렌치는 상기 반도체 돌출부의 측면에서 산화막이 성장된 제1 부분과 상기 반도체 돌출부 사이의 반도체 기판 표면에서 산화막이 성장된 제2 부분을 포함하는 반도체 소자의 제조 방법.
  6. 제5항에서, 상기 산화막으로 이루어진 트렌치를 형성하는 단계는
    상기 트렌치가 형성된 후 상기 제2 부분을 식각하여 상기 제2 부분 아래의 반도체 기판을 노출하는 단계를 포함하는 반도체 소자의 제조 방법.
KR1020060066835A 2006-07-18 2006-07-18 반도체 소자의 제조 방법 KR100783279B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060066835A KR100783279B1 (ko) 2006-07-18 2006-07-18 반도체 소자의 제조 방법
US11/779,718 US20080020569A1 (en) 2006-07-18 2007-07-18 Method for Manufacturing Semiconductor Device
CNB2007101366443A CN100527383C (zh) 2006-07-18 2007-07-18 制造半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060066835A KR100783279B1 (ko) 2006-07-18 2006-07-18 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR100783279B1 true KR100783279B1 (ko) 2007-12-06

Family

ID=38971973

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060066835A KR100783279B1 (ko) 2006-07-18 2006-07-18 반도체 소자의 제조 방법

Country Status (3)

Country Link
US (1) US20080020569A1 (ko)
KR (1) KR100783279B1 (ko)
CN (1) CN100527383C (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972057A (zh) * 2014-05-27 2014-08-06 上海华力微电子有限公司 一种半导体精细特征尺寸图形的形成方法
JP6541618B2 (ja) * 2016-05-25 2019-07-10 東京エレクトロン株式会社 被処理体を処理する方法
CN112462468B (zh) * 2020-10-27 2022-11-04 中国科学院微电子研究所 利用图形反转制作光子晶体的方法及光子晶体

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030002145A (ko) * 2001-06-30 2003-01-08 주식회사 하이닉스반도체 반도체소자의 패턴 형성 방법
KR20050017871A (ko) * 2003-08-11 2005-02-23 엘지전자 주식회사 와이어 그리드 편광자 제조 방법
KR100695434B1 (ko) 2006-02-28 2007-03-16 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1527894A (en) * 1975-10-15 1978-10-11 Mullard Ltd Methods of manufacturing electronic devices
US5795830A (en) * 1995-06-06 1998-08-18 International Business Machines Corporation Reducing pitch with continuously adjustable line and space dimensions
KR100640968B1 (ko) * 2004-12-31 2006-11-02 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030002145A (ko) * 2001-06-30 2003-01-08 주식회사 하이닉스반도체 반도체소자의 패턴 형성 방법
KR20050017871A (ko) * 2003-08-11 2005-02-23 엘지전자 주식회사 와이어 그리드 편광자 제조 방법
KR100695434B1 (ko) 2006-02-28 2007-03-16 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Nano-width lines using lateral pattern definition technique for nanoimprint template fabrication (Microelectronic Engineering 73-74 (2004) 599-603)

Also Published As

Publication number Publication date
CN101110388A (zh) 2008-01-23
CN100527383C (zh) 2009-08-12
US20080020569A1 (en) 2008-01-24

Similar Documents

Publication Publication Date Title
US10049919B2 (en) Semiconductor device including a target integrated circuit pattern
US8343871B2 (en) Method for fabricating fine patterns of semiconductor device utilizing self-aligned double patterning
US7575992B2 (en) Method of forming micro patterns in semiconductor devices
KR101150639B1 (ko) 반도체 소자의 패턴 형성 방법
KR100942078B1 (ko) 반도체 소자의 미세 패턴 형성 방법
US8288083B2 (en) Methods of forming patterned masks
US8956962B2 (en) Method for fabricating large-area nanoscale pattern
CN101315515A (zh) 利用具有插入区域的间隔物掩模的频率三倍化
CN102446703A (zh) 双重图形化方法
US20090170310A1 (en) Method of forming a metal line of a semiconductor device
CN109950140B (zh) 一种自对准双层图形的形成方法
KR100783279B1 (ko) 반도체 소자의 제조 방법
JP4663694B2 (ja) 半導体素子の製造方法
KR100741926B1 (ko) 폴리실리콘 패턴 형성 방법
CN101339361A (zh) 利用间隔物掩模的频率加倍
KR100798738B1 (ko) 반도체 소자의 미세 패턴 제조 방법
US7939451B2 (en) Method for fabricating a pattern
KR100650859B1 (ko) 반도체 소자의 미세패턴 형성방법
KR100695434B1 (ko) 반도체 소자의 미세 패턴 형성방법
CN111640657A (zh) 半导体器件及其形成方法
CN112951718A (zh) 半导体结构及其形成方法
US7575855B2 (en) Method of forming pattern
KR20100088292A (ko) 반도체 소자의 미세 콘택홀 형성 방법
KR101161797B1 (ko) 반도체 소자의 미세패턴 형성방법
KR100790731B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111020

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20121026

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee