KR100695434B1 - 반도체 소자의 미세 패턴 형성방법 - Google Patents

반도체 소자의 미세 패턴 형성방법 Download PDF

Info

Publication number
KR100695434B1
KR100695434B1 KR1020060019635A KR20060019635A KR100695434B1 KR 100695434 B1 KR100695434 B1 KR 100695434B1 KR 1020060019635 A KR1020060019635 A KR 1020060019635A KR 20060019635 A KR20060019635 A KR 20060019635A KR 100695434 B1 KR100695434 B1 KR 100695434B1
Authority
KR
South Korea
Prior art keywords
hard mask
pattern
mask
buffing
etching
Prior art date
Application number
KR1020060019635A
Other languages
English (en)
Inventor
곽상현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060019635A priority Critical patent/KR100695434B1/ko
Application granted granted Critical
Publication of KR100695434B1 publication Critical patent/KR100695434B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 현재 노광장비의 한계를 극복할 수 있는 반도체 소자의 미세 패턴 형성방법을 제공하기 위한 것으로, 이를 위해 본 발명은 반도체 소자의 미세 패턴이 형성될 피패턴층이 형성된 기판을 제공하는 단계와, 상기 피패턴층 상에 하드마스크를 증착하는 단계와, 상기 하드마스크 상에 소정의 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴으로 인해 노출된 상기 하드마스크를 일정 두께 식각하여 상기 포토레지스트 패턴의 저부에서 일정 높이 돌출된 모양의 하드마스크 패턴을 형성하는 단계와, 돌출된 부분의 상기 하드마스크 패턴 양측에 상기 하드마스크와 식각 선택비가 다른 버핑 마스크 패턴을 형성하는 단계와, 상기 버핑 마스크 패턴 사이로 노출된 상기 하드마스크 패턴을 식각하는 단계와, 상기 하드마스크 패턴 사이로 노출된 상기 피패턴층을 식각하는 단계를 포함하는 반도체 소자의 미세 패턴 형성방법을 제공한다.
하드마스크, 버핑 마스크, 식각 선택비, 피패턴층, 미세 패턴.

Description

반도체 소자의 미세 패턴 형성방법{METHOD FOR FORMING MICRO PATTERN OF SEMICONDUCTOR DEVICE}
도 1 내지 도 6은 본 발명의 실시예에 따른 반도체 소자의 미세 패턴 형성방법을 도시한 공정 단면도.
〈도면의 주요 부분에 대한 부호의 설명〉
10 : 반도체 기판
11 : 피패턴층
12 : 하드마스크
13 : 포토레지스트 패턴
14, 16, 17 : 식각공정
12a : 하드마스크 패턴
15 : 버핑 마스크
15a : 버핑 마스크 패턴
11a : 미세 패턴
본 발명은 반도체 소자 기술에 관한 것으로, 특히 반도체 소자의 미세 패턴 형성방법에 관한 것이다.
최근 메모리 공정 기술의 발달과 더불어 반도체 소자의 선폭이 점차 감소되고 있다. 이는 노광 장비의 발달로 인해서 미세 패턴 형성이 가능했기 때문이다.
그러나, 반도체 소자의 집적도가 증가함에 따라 노광 기술의 한계로 인해서 이러한 미세 패턴의 구현은 한계에 다다르고 있다. 이는 패턴과 패턴 사이의 간격이 조밀해짐에 따라 빛의 간섭이 증가하여 해상도가 감소하기 때문이다.
따라서, 본 발명은 상기한 문제점을 해결하기 위하여 제안된 것으로, 현재 노광장비의 한계를 극복할 수 있는 반도체 소자의 미세 패턴 형성방법을 제공하는데 그 목적이 있다.
상기에서 설명한 목적을 달성하기 위한 일측면에 따른 본 발명은, 반도체 소자의 미세 패턴이 형성될 피패턴층이 형성된 기판을 제공하는 단계와, 상기 피패턴층 상에 하드마스크를 증착하는 단계와, 상기 하드마스크 상에 소정의 포토레지스 트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴으로 인해 노출된 상기 하드마스크를 일정 두께 식각하여 상기 포토레지스트 패턴의 저부에서 일정 높이 돌출된 모양의 하드마스크 패턴을 형성하는 단계와, 돌출된 부분의 상기 하드마스크 패턴 양측에 상기 하드마스크와 식각 선택비가 다른 버핑 마스크 패턴을 형성하는 단계와, 상기 버핑 마스크 패턴 사이로 노출된 상기 하드마스크 패턴을 식각하는 단계와, 상기 하드마스크 패턴 사이로 노출된 상기 피패턴층을 식각하는 단계를 포함하는 반도체 소자의 미세 패턴 형성방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다. 또한, 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이며, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나, 또는 그들 사이에 제3의 층이 개재될 수도 있다. 또한 명세서 전체에 걸쳐서 동일한 참조번호는 표시된 부분은 동일한 구성요소들을 나타낸다.
실시예
도 1 내지 도 6은 본 발명의 실시예에 따른 반도체 소자의 미세 패턴 형성방법을 도시한 공정 단면도이다.
먼저, 도 1에 도시된 바와 같이, 미세 패턴이 형성될 피패턴층(11)이 형성된 반도체 기판(10)을 준비한다. 그런 다음, 피패턴층(11) 상에 하드마스크(12)를 증착한다. 예컨대, 하드마스크(12)는 폴리실리콘, 아모르퍼스 카본(amorpuous carbon) 및 실리콘 산화막 중 어느 하나의 물질로 형성한다. 바람직하게, 하드마스크(12)는 1000~2000Å의 두께로 증착한다.
이어서, 하드마스크(12) 상에 포토레지스트(미도시)를 도포한 후, 포토마스크(미도시)를 이용한 노광 및 현상공정을 실시하여 포토레지스트 패턴(13)을 형성한다. 이때, 포토레지스트 패턴(13)은 패턴과 패턴 사이의 공간을 노출시키도록 형성하는데, 노광장비의 마진(margin)을 확보하기 위해 이웃하는 포토레지스트 패턴(13) 사이의 간격을 증가시킨다.
예컨대, 기존에는 피패턴층(11)에 원하는 미세 패턴을 형성하기 위해 'W1'의 간격으로 서로 이격된 복수의 포토레지스트 패턴(13, 13a)을 형성하고 이를 이용해 저부의 피패턴층(11)을 식각하였는데, 본 발명의 실시예에서는 교번적으로 포토레지스트 패턴(13a)을 제거하여 빛의 간섭이 미치지 않을 만큼의 포토레지스트 패턴 간 간격(W2)을 확보함으로써, 노광장비의 마진을 확보할 수 있다.
이어서, 도 2에 도시된 바와 같이, 포토레지스트 패턴(13)을 마스크(mask)로 이용한 식각공정(14)을 실시하여 하드마스크(12, 도 1 참조)를 일정 깊이 식각한다. 이로써, 하드마스크 패턴(12a)이 형성된다. 바람직하게, 하드마스크(12)의 식각 깊이는 하드마스크(12) 전체 높이(H)의 1/2(1/2H)이 되도록 한다.
이어서, 도 3에 도시된 바와 같이, 스트립(strip) 공정을 실시하여 포토레지 스트 패턴(13, 도 2 참조)을 제거한다.
이어서, 하드마스크 패턴(12a) 상부의 단차를 따라 하드마스크(12, 도 1 참조) 물질과 식각 선택비가 다른 물질로 버핑 마스크(buffing mask, 15)를 증착한다. 바람직하게, 버핑 마스크(15)의 증착 두께는 후속 공정을 통해 형성될 패턴 간 간격, 즉 선폭과 일치하도록 한다.
특히, 버핑 마스크(15)는 하드마스크(12)와 식각 선택비가 달라야 하므로, 하드마스크(12)가 폴리실리콘으로 이루어진 경우 실리콘 산화막으로 형성하고, 하드마스크(12)가 아모르퍼스 카본으로 이루어진 경우 산화막이나 질화막으로 형성하며, 하드마스크(12)가 실리콘 산화막으로 이루어진 경우 질화막이나 실리콘으로 형성한다. 이는, 버핑 마스크(15)가 하드마스크(12)와의 식각 선택비 차이에 의해 후속으로 진행되는 하드마스크(12) 식각공정시 버핑 마스크(15)의 식각을 방지하기 위함이다.
이어서, 도 4에 도시된 바와 같이, 에치백(etch-back)과 같이 마스크 없이 이루어지는 식각공정(16)을 실시하여 버핑 마스크(15)를 식각한다. 바람직하게, 하드마스크 패턴(12a)의 상부 표면이 노출될 때까지 식각공정(16)을 실시한다. 이로써, 돌출된 하드마스크 패턴(12a)의 양측에 일정 폭의 버핑 마스크 패턴(15a)이 형성된다.
이어서, 도 5에 도시된 바와 같이, 버핑 마스크(15, 도 3 참조)와 하드마스크(12, 도 1 참조)와의 식각 선택비 차이를 이용한 건식식각공정(17)을 실시하여 버핑 마스크 패턴(15a) 사이로 노출된 하드마스크 패턴(12a)을 식각한다. 이로써, 버핑 마스크 패턴(15a)의 저부에만 하드마스크 패턴(12b)이 잔류하게 된다.
이어서, 도 6에 도시된 바와 같이, 식각공정을 실시하여 버핑 마스크 패턴(15a)을 선택적으로 제거한 후, 하드마스크 패턴(12b)을 마스크로 이용한 식각공정을 실시하여 피패턴층(11, 도 5 참조)을 식각한다. 이로써, 기판(10) 상에는 반도체 소자의 미세 패턴(11a)이 원하는 폭(W1, 도 1 참조)으로 이격되어 형성된다.
즉, 본 발명의 실시예에 따르면, 빛의 간섭이 발생하지 않을 만큼의 폭으로 이격된 포토레지스트 패턴을 통해 하드마스크 패턴을 일부 영역에서 돌출된 모양으로 형성한 후 돌출된 하드마스크 패턴의 양측부에 이와 식각 선택비가 다른 버핑 마스크 패턴을 형성시키고, 버핑 마스크 패턴 사이로 노출된 하드마스크 패턴을 식각한 다음 이와 같이 형성된 하드마스크 패턴을 통해 원하는 폭으로 이격된 미세 패턴을 형성한다. 이를 통해, 노광장비의 한계를 극복하고 원하는 폭으로 이격된 미세 패턴을 얻을 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에 의하면, 빛의 간섭이 발생하지 않을 만큼의 폭으로 이격된 포토레지스트 패턴을 통해 하드마스크 패턴을 일부 영역에서 돌출된 모양으로 형성한 후 돌출된 하드마스크 패턴의 양측부에 이와 식각 선택비가 다른 버핑 마스크 패턴을 형성시키고, 버핑 마스크 패턴 사이로 노출된 하드마스크 패턴을 식각한 다음 이와 같이 형성된 하드마스크 패턴을 통해 원하는 폭으로 이격된 미세 패턴을 형성한다. 이를 통해, 노광장비의 한계를 극복하고 원하는 폭으로 이격된 미세 패턴을 얻을 수 있다.

Claims (8)

  1. 반도체 소자의 미세 패턴이 형성될 피패턴층이 형성된 기판을 제공하는 단계;
    상기 피패턴층 상에 하드마스크를 증착하는 단계;
    상기 하드마스크 상에 소정의 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴으로 인해 노출된 상기 하드마스크를 일정 두께 식각하여 상기 포토레지스트 패턴의 저부에서 일정 높이 돌출된 모양의 하드마스크 패턴을 형성하는 단계;
    돌출된 부분의 상기 하드마스크 패턴 양측에 상기 하드마스크와 식각 선택비가 다른 버핑 마스크 패턴을 형성하는 단계;
    상기 버핑 마스크 패턴 사이로 노출된 상기 하드마스크 패턴을 식각하는 단계; 및
    상기 하드마스크 패턴 사이로 노출된 상기 피패턴층을 식각하는 단계
    를 포함하는 반도체 소자의 미세 패턴 형성방법.
  2. 제 1 항에 있어서,
    상기 하드마스크를 일정 두께 식각하는 단계는,
    상기 하드마스크 전체 두께의 1/2만큼 상기 하드마스크를 식각하여 이루어지 는 반도체 소자의 미세 패턴 형성방법.
  3. 제 2 항에 있어서,
    상기 버핑 마스크 패턴을 형성하는 단계는,
    상기 하드마스크 패턴 상부의 단차를 따라 버핑 마스크를 증착하는 단계; 및
    마스크 없이 식각공정을 실시하여 돌출된 부위의 상기 하드마스크 패턴 상부가 노출될 때까지 상기 버핑 마스크를 식각하는 단계
    를 포함하는 반도체 소자의 미세 패턴 형성방법.
  4. 제 3 항에 있어서,
    상기 버핑 마스크는 반도체 소자의 선폭과 일치하는 두께로 증착하는 반도체 소자의 미세 패턴 형성방법.
  5. 제 4 항에 있어서,
    상기 버핑 마스크를 식각하는 단계는 에치백 공정을 이용하는 반도체 소자의 미세 패턴 형성방법.
  6. 제 1 항 내지 제 5 항 중 어느 하나의 항에 있어서,
    상기 하드마스크는 폴리실리콘, 아모르퍼스 카본 및 실리콘 산화막 중 어느 하나로 형성하는 반도체 소자의 미세 패턴 형성방법.
  7. 제 6 항에 있어서,
    상기 버핑 마스크 패턴은 실리콘 산화막, 질화막 및 실리콘 중 어느 하나로 형성하는 반도체 소자의 미세 패턴 형성방법.
  8. 제 1 항 내지 제 5 항 중 어느 하나의 항에 있어서,
    상기 하드마스크 패턴을 식각하는 단계는,
    상기 버핑 마스크 패턴과 상기 하드 마스크 패턴 간의 식각 선택비 차이를 이용한 건식식각공정을 이용하는 반도체 소자의 미세 패턴 형성방법.
KR1020060019635A 2006-02-28 2006-02-28 반도체 소자의 미세 패턴 형성방법 KR100695434B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060019635A KR100695434B1 (ko) 2006-02-28 2006-02-28 반도체 소자의 미세 패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060019635A KR100695434B1 (ko) 2006-02-28 2006-02-28 반도체 소자의 미세 패턴 형성방법

Publications (1)

Publication Number Publication Date
KR100695434B1 true KR100695434B1 (ko) 2007-03-16

Family

ID=41623368

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060019635A KR100695434B1 (ko) 2006-02-28 2006-02-28 반도체 소자의 미세 패턴 형성방법

Country Status (1)

Country Link
KR (1) KR100695434B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100783279B1 (ko) 2006-07-18 2007-12-06 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
KR100790731B1 (ko) 2006-07-18 2008-01-02 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6063688A (en) 1997-09-29 2000-05-16 Intel Corporation Fabrication of deep submicron structures and quantum wire transistors using hard-mask transistor width definition
KR20030002886A (ko) * 2001-06-30 2003-01-09 주식회사 하이닉스반도체 희생산화막을 이용한 미세 라인 패턴 형성방법
KR20050066371A (ko) * 2003-12-26 2005-06-30 주식회사 하이닉스반도체 미세 선폭 형성 방법 및 이를 이용한 플래쉬 메모리소자의 제조 방법
KR20060110706A (ko) * 2005-04-21 2006-10-25 삼성전자주식회사 이중 스페이서들을 이용한 미세 피치의 패턴 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6063688A (en) 1997-09-29 2000-05-16 Intel Corporation Fabrication of deep submicron structures and quantum wire transistors using hard-mask transistor width definition
KR20030002886A (ko) * 2001-06-30 2003-01-09 주식회사 하이닉스반도체 희생산화막을 이용한 미세 라인 패턴 형성방법
KR20050066371A (ko) * 2003-12-26 2005-06-30 주식회사 하이닉스반도체 미세 선폭 형성 방법 및 이를 이용한 플래쉬 메모리소자의 제조 방법
KR20060110706A (ko) * 2005-04-21 2006-10-25 삼성전자주식회사 이중 스페이서들을 이용한 미세 피치의 패턴 형성 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100783279B1 (ko) 2006-07-18 2007-12-06 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
KR100790731B1 (ko) 2006-07-18 2008-01-02 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법

Similar Documents

Publication Publication Date Title
US8343871B2 (en) Method for fabricating fine patterns of semiconductor device utilizing self-aligned double patterning
TWI473143B (zh) 在半導體裝置中形成微型圖案之方法
JP4836304B2 (ja) 半導体装置
KR20100052598A (ko) 미세 패턴의 형성방법
TW200901278A (en) Method of fabricating pattern in semiconductor device using spacer
JP2006190943A (ja) フラッシュメモリ素子のフローティングゲート電極形成方法
KR100933868B1 (ko) 마스크 패턴 형성 방법
US20090170310A1 (en) Method of forming a metal line of a semiconductor device
JP2008053706A (ja) 半導体素子及びその製造方法
KR100695434B1 (ko) 반도체 소자의 미세 패턴 형성방법
KR100714287B1 (ko) 반도체 소자의 패턴 형성방법
JP2006135067A (ja) 半導体装置およびその製造方法
US8110507B2 (en) Method for patterning an active region in a semiconductor device using a space patterning process
KR100843239B1 (ko) 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법
KR20070113604A (ko) 반도체 소자의 미세패턴 형성방법
KR100289660B1 (ko) 반도체 소자의 트렌치 형성방법
JP4095588B2 (ja) 集積回路にフォトリソグラフィ解像力を超える最小ピッチを画定する方法
KR100783279B1 (ko) 반도체 소자의 제조 방법
KR100596431B1 (ko) 시릴레이션에 의한 표면 묘사공정을 이용한 패터닝방법
KR100850146B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR20060136174A (ko) 미세 패턴 형성 방법
KR101161797B1 (ko) 반도체 소자의 미세패턴 형성방법
KR20100088292A (ko) 반도체 소자의 미세 콘택홀 형성 방법
KR100367744B1 (ko) 반도체소자의 미세패턴 형성방법
KR100934981B1 (ko) 반도체 소자의 미세 패턴 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee