KR100564589B1 - 반도체 소자의 미세 패턴 형성 방법 - Google Patents
반도체 소자의 미세 패턴 형성 방법 Download PDFInfo
- Publication number
- KR100564589B1 KR100564589B1 KR1020030085829A KR20030085829A KR100564589B1 KR 100564589 B1 KR100564589 B1 KR 100564589B1 KR 1020030085829 A KR1020030085829 A KR 1020030085829A KR 20030085829 A KR20030085829 A KR 20030085829A KR 100564589 B1 KR100564589 B1 KR 100564589B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- mask
- mask layer
- forming
- film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 62
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 34
- 238000005530 etching Methods 0.000 claims abstract description 27
- 239000000463 material Substances 0.000 claims abstract description 22
- 239000000203 mixture Substances 0.000 claims abstract description 21
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 9
- 239000010703 silicon Substances 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000000206 photolithography Methods 0.000 claims abstract description 6
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 26
- 238000001312 dry etching Methods 0.000 claims description 17
- 239000007864 aqueous solution Substances 0.000 claims description 13
- 238000000059 patterning Methods 0.000 claims description 9
- 238000001035 drying Methods 0.000 claims description 7
- -1 alkali metal salt Chemical class 0.000 claims description 6
- 150000003863 ammonium salts Chemical class 0.000 claims description 6
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- 229910052783 alkali metal Inorganic materials 0.000 claims description 3
- 229910052784 alkaline earth metal Inorganic materials 0.000 claims description 3
- 229910052736 halogen Inorganic materials 0.000 claims description 3
- 125000005843 halogen group Chemical group 0.000 claims description 3
- 150000002430 hydrocarbons Chemical class 0.000 claims description 3
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims description 3
- 239000004215 Carbon black (E152) Substances 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 229930195733 hydrocarbon Natural products 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 230000007261 regionalization Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 64
- 238000001020 plasma etching Methods 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- UFWIBTONFRDIAS-UHFFFAOYSA-N Naphthalene Chemical compound C1=CC=CC2=CC=CC=C21 UFWIBTONFRDIAS-UHFFFAOYSA-N 0.000 description 4
- 238000004380 ashing Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- 229920003986 novolac Polymers 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000008033 biological extinction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Materials For Photolithography (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
BLR 공정에 의한 반도체 소자의 미세 패턴 형성 방법에 관하여 개시한다. BLR공정에 의하여 미세 패턴을 형성하는 데 있어서 하부막에서 언더컷 프로파일이 형성되는 것을 방지하기 위하여 마스크로 사용될 하부막을 염기성 물질로 처리한 후 그 위에 마스크용 상부막을 형성한다. 본 발명의 방법에서는 반도체 기판상에 피식각막을 형성한다. 피식각막 위에 제1 마스크층을 형성한다. 제1 마스크층을 염기성 물질로 처리한다. 제1 마스크층 위에 실리콘(Si)을 함유하는 포토레지스트 조성물로 이루어지는 제2 마스크층을 형성한다. 제2 마스크층을 포토리소그래피 공정에 의해 패터닝하여 제2 마스크 패턴을 형성한다. 제2 마스크 패턴을 식각 마스크로 하여 제1 마스크층을 식각하여 상기 피식각막을 일부 노출시키는 제1 마스크 패턴을 형성한다. 제1 마스크 패턴을 식각 마스크로 하여 피식각막을 건식 식각한다.
BLR, 언더컷, 염기성, 건식 식각 내성, 미세 패턴
Description
도 1 내지 도 6은 본 발명의 바람직한 실시예에 따른 반도체 소자의 미세 패턴 형성 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
10: 기판, 12: 피식각막, 12a: 피식각막 패턴, 22: 하부막, 22a: 하부막 패턴, 23: 염기성 물질, 24: 상부막, 24a: 상부막 패턴.
본 발명은 집적회로 제조 방법에 관한 것으로, 특히 포토리소그래피 공정을 이용하는 반도체 소자의 미세 패턴 형성 방법에 관한 것이다.
반도체 제조 공정이 복잡해지고 반도체 소자의 집적도가 증가함에 따라 미세한 패턴 형성이 요구된다. 더욱이, 반도체 소자의 용량이 1 기가(Giga) 비트급 이상인 소자에 있어서, 디자인 룰이 0.1㎛ 이하인 미세한 패턴 사이즈가 요구된다.
미세한 패턴이 요구되는 고집적 반도체 소자 제조를 위한 포토리소그래피 공정을 행하는 데 있어서, SLR (single layer resist) 공정 및 BLR (bi-layer) 공 정이 널리 이용된다. 그 중, 특히 BLR 공정은 SLR을 이용하는 공정에서의 단점을 보완하여 건식 식각에 대한 내성을 확보할 수 있다. 따라서, BLR 공정을 이용함으로써 높은 아스펙트 비(aspect ratio)를 가지는 패턴 형성이 가능하고 단파장 영역에서 고해상도를 제공할 수 있다.
BLR 공정에서는 통상적으로 반도체 기판상의 피식각막 위에 제1 포토레지스트막(하부막)과, 실리콘(Si)을 함유하는 제2 포토레지스트막(상부막)을 차례로 형성한다. 상기 제2 포토레지스트막은 노광 및 현상 공정에 의해서 패터닝되어 제1 포토레지스트 패턴으로 된다. 상기 제2 포토레지스트 패턴은 상기 제1 포토레지스트막에 패턴을 전사하기 위한 마스크 역할을 한다. 상기 제1 포토레지스트막으로의 패턴의 전사는 O2 를 사용하는 건식 식각 공정, 예를 들면 O2 RIE (reactive ion etching)에 의한 건식 식각 공정으로 진행된다. 이 때, 상기 제2 포토레지스트 패턴에는 Si이 포함되어 있으므로 건식 식각 방법에 의하여 상기 제1 포토레지스트막으로 패턴을 전사하는 동안 상기 제2 포토레지스트 패턴에 존재하는 Si이 산화되어 SiOx 막이 형성된다. 이와 같이 형성된 SiOx막이 상기 제1 포토레지스트막의 건식 식각 공정시 식각 마스크 역할을 하게 된다. 그 후, 상기 제1 포토레지스트막의 건식 식각 결과 얻어진 제2 포토레지스트 패턴을 식각 마스크로 하여 상기 피식각막을 식각하여 반도체 기판상에 원하는 패턴을 형성한다.
상기 설명한 바와 같은 BLR 공정에서 상부막으로 사용할 수 있는 Si 함유 포토레지스트 조성물에 관한 많은 연구가 이루어지고 있다. (예를 들면, SPIE vol. 3999, p. 1171 (2000); SPIE vol. 2724, p. 344 (1996); SPIE vol. 3678 p. 215 (1999); SPIE vol. 3678, p. 420 (1999); 및 J. Photopolym. Sci. Technol. vol. 10, p585, (1997) 참조)
반도체 소자의 고집적화가 가속화됨에 따라 패턴 사이즈는 더욱 미세화되고, 그에 따라 BLR 공정을 행하기 위한 상부막 뿐 만 아니라 하부막의 역할도 매우 중요해지고 있으며, 하부막에서의 요구되는 특성이 점차 많아지고 있다. 먼저, 패턴이 미세화될수록 더 큰 건식 식각 내성이 요구된다. 실제로, 70nm 이하의 사이즈를 가지는 패턴을 형성하는 데 있어서는 노볼락(novolak)형 수지도 충분한 건식 식각 내성을 확보하기에 부족하였다. 그리고, 하부층은 상부층의 포토리소그래피 공정에 의한 패터닝이 가능하도록 반사방지막 역할을 할 수 있어야 한다. 미세 패턴 형성을 위해서 기존에 사용되던 i-라인 (i-line, 365nm) 또는 KrF (248nm) 대신 ArF (193nm), F2 (157nm) 또는 EUV (extreme ultraviolet)가 사용된다. 따라서, 이들 파장에서 반사방지막 역할을 할 수 있는 하부막이 필요하다.
하부막의 우수한 건식 식각 내성을 확보하기 위해서는 상기 하부막에서의 카본 밀도(carbon density)가 높아야 하고, 하부막이 반사 방지막 역할을 하기 위해서는 하부막에서 적절한 굴절율(n) 및 흡광율(extinction coefficient, k) 값을 가져야 한다. KrF (248nm) 공정에서는 노볼락 계열의 포토레지스트가 이와 같은 조건을 만족하였다. 그러나, 디자인 룰이 0.1㎛ 이하인 미세한 패턴 사이즈가 요구되는 반도체 소자의 제조에 있어서, 기존의 KrF (248nm) 공정을 이용하는 데에는 한 계가 있다. 그에 따라, KrF 엑시머 레이저에 비해 보다 단파장의 에너지원인 ArF (193nm) 엑시머 레이저 또는 F2(157nm) 엑시머 레이저를 이용한 리소그래피 기술이 개발되었으며, 그 중에서도 특히 F2(157nm) 엑시머 레이저를 이용하는 리소그래피 공정이 활발히 개발되고 있다. 그러나, 노볼락 계열의 포토레지스트는 ArF (193nm)에서는 k 값이 1 이상이어서 200nm 이상의 하부막 두께에서 8% 이상의 반사율을 보이며, 이로 인하여 패터닝시에 패턴의 하부에서 언더컷 프로파일(undercut profile)이 형성되고, 그 결과 패턴 리프팅(lifting) 현상이 발생되는 문제가 야기된다. 나프탈렌 계열의 수지 또는 비결정질 탄소와 같은 재료를 하부막으로 사용하는 경우에도 건식 식각 내성 측면에서는 아주 훌륭한 결과를 얻을 수 있으나, k 값이 0.5 이상으로 되어 하부막의 두께가 2000Å 이상인 경우에는 반사율이 2% 이상 되어 여전히 개선이 필요하다.
언더컷이 없는 수직 프로파일을 가지는 패턴을 형성하기 위하여는 1% 이하의 낮은 반사율을 확보하여야 하며, 이를 위하여는 0.3 이하의 k 값이 필요하다. 그러나, 낮은 k 값을 갖는 것으로 알려진 대부분의 재료는 카본 밀도가 낮은 물질이어서 건식 식각 공정을 진행하기 어렵다.
본 발명의 목적은 상기한 바와 같은 종래 기술에서의 문제점을 해결하고자 하는 것으로, BLR 공정에 의하여 미세 패턴을 형성하는 데 있어서 하부막에서 언더컷 프로파일이 형성되는 것을 방지할 수 있는 반도체 소자의 미세 패턴 형성 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명에 따른 반도체 소자의 미세 패턴 형성 방법에서는 반도체 기판상에 피식각막을 형성한다. 상기 피식각막 위에 제1 마스크층을 형성한다. 상기 제1 마스크층을 염기성 물질로 처리한다. 상기 제1 마스크층 위에 실리콘(Si)을 함유하는 포토레지스트 조성물로 이루어지는 제2 마스크층을 형성한다. 상기 제2 마스크층을 포토리소그래피 공정에 의해 패터닝하여 상기 제1 마스크층을 일부 노출시키는 제2 마스크 패턴을 형성한다. 상기 제2 마스크 패턴을 식각 마스크로 하여 산소(O2)를 사용하는 건식 식각 방법에 의해 상기 제1 마스크층을 식각하여 상기 피식각막을 일부 노출시키는 제1 마스크 패턴을 형성한다. 상기 제1 마스크 패턴을 식각 마스크로 하여 상기 피식각막을 건식 식각한다.
상기 제1 마스크층은 유기물 또는 무기물로 이루어질 수 있다.
상기 염기성 물질은 pH 8 ∼ 14인 것으로서, 예를 들면 상기 염기성 물질은 암모늄염, 알칼리 금속염, 알칼리 토금속염, 또는 이들의 혼합물로 이루어질 수 있다. 바람직하게는, 상기 염기성 물질은 R4N+X- (식중, X는 할로겐족 원소 또는 -OR'이고, R 및 R'은 각각 수소 원자 또는 C1 ∼ C20의 탄화수소임)로 표시되는 암모늄염으로 이루어진다.
상기 제1 마스크층을 염기성 물질로 처리한 후 상기 제2 마스크층을 형성하기 전에 상기 제1 마스크층 위에 존재하는 염기성 물질을 건조시키는 단계를 더 포 함할 수 있다.
상기 제2 마스크 패턴을 형성하는 단계에서는 상기 제2 마스크층을 KrF, ArF, F2 엑시머 레이저, 또는 EUV (extreme ultraviolet)를 이용하여 노광하는 단계를 포함한다. 상기 제2 마스크층으로서 포지티브형 (positive type) 또는 네가티브형 (negative type) 포토레지스트 조성물을 사용하는 것이 가능하다.
본 발명에 의하면, BLR 공정에 의하여 미세 패턴을 형성하는 데 있어서 하부막에서 언더컷 프로파일이 형성되는 것을 방지하기 위하여 마스크로 사용될 하부막을 형성한 후 상기 하부막을 염기성 물질로 처리한다. 본 발명에 의하면, 에칭 내성이 우수하지만 k 값이 높아서 반사방지막 역할을 하지 못하는 하부막을 염기성 물질을 이용하여 처리함으로써 패턴에서의 언더컷 발생을 막을 수 있고, 그 결과, 건식 식각에 대한 내성을 확보할 수 있는 동시에 언더컷이 없는 수직 프로파일을 가지는 패턴을 형성할 수 있다.
다음에, 본 발명의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.
다음에 예시하는 실시예들은 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다. 첨부 도면에서 부품 또는 영역들의 크기 또는 두께는 명세서의 명확성을 위하여 과장되어진 것이다.
도 1 내지 도 6은 본 발명의 바람직한 실시예에 따른 반도체 소자의 미세 패턴 형성 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
먼저 도 1을 참조하면, 기판(10), 예를 들면 반도체 기판 또는 투명 기판상에 피식각막(12)을 형성하고, 그 위에 식각 마스크로 사용하기 위한 하부막(22)을 형성한다.
상기 하부막(22)은 유기물 또는 무기물로 이루어질 수 있다. 바람직하게는, 상기 하부막(22)은 포토레지스트 조성물 또는 비결정성 카본(armorphous carbon)으로 이루어진다.
도 2를 참조하면, 상기 하부막(22)을 pH 8 ∼ 14의 염기성 물질(23)로 처리한다. 상기 염기성 물질(23)로서 예를 들면 암모늄염, 알칼리 금속염, 알칼리 토금속염, 또는 이들의 혼합물을 사용할 수 있다. 바람직하게는, 상기 염기성 물질(23)은 R4N+X- 로 표시되는 암모늄염으로 이루어진다. 여기서, X는 할로겐족 원소 또는 -OR'이고, R 및 R'은 각각 수소 원자 또는 C1 ∼ C20의 탄화수소이다. R4
N+X- 로 표시되는 암모늄염의 대표적인 예로서 TMAH (tetramethylammonium hydroxide) 용액을 들 수 있다.
도 3을 참조하면, 상기 하부막(22) 위에 남아 있는 상기 염기성 물질(23)을 건조시켜 제거한 후, 상기 하부막(22) 위에 실리콘(Si)을 함유하는 포토레지스트 조성물로 이루어지는 상부막(24)을 형성한다. 상기 상부막(24)은 후속 공정에서 상기 하부막(22)을 패터닝하기 위한 마스크층으로 사용된다. 상기 상부막(25)은 포지 티브형 (positive type) 또는 네가티브형 (negative type) 포토레지스트 조성물로 이루어질 수 있다.
도 4를 참조하면, 포토마스크(도시 생략)를 통하여 상기 상부막(24)의 선택된 영역을 KrF, ArF, F2 엑시머 레이저, 또는 EUV를 이용하여 노광한다. 그 결과, 상기 상부막(24)은 노광 영역 및 비노광 영역으로 구분된다. 그 후, 상기 노광된 상부막(24)의 PEB(post-exposure baking) 공정을 행하고, TMAH 용액과 같은 알칼리성 현상액으로 현상하여 포토레지스트 타입에 따라 노광 영역 또는 비노광 영역을 제거하여 상기 하부막(22)을 일부 노출시키는 상부막 패턴(24a)을 형성한다.
도 5를 참조하면, 상기 상부막 패턴(24a)을 식각 마스크로 이용하여 상기 하부막(22)을 O2 를 이용한 건식 식각 방법, 예를 들면 O2 RIE(reactive ion etching) 방법으로 식각하여 하부막 패턴(22a)을 형성한다. 상기 식각 과정 중에 상기 상부막 패턴(24a)의 일부가 소모되어 그 두께가 도 5에 도시된 바와 같이 낮아질 수 있다.
도 6을 참조하면, 상기 하부막 패턴(22a)을 식각 마스크로 이용하여 상기 피식각막(12)을 식각하여 피식각막 패턴(12a)을 형성한다.
여기서, 상기 피식각막 패턴(12a)은 형성하고자 하는 바에 따라 어떠한 형상으로도 형성될 수 있다. 즉, 형성하고자 하는 상기 피식각막 패턴(12a)의 형상에 따라 상기 상부막 패턴(24a) 및 하부막 패턴(22a)은 라인 앤드 스페이스 패턴 (lines and spaces pattern), 콘택 패턴, 트렌치 패턴, 또는 아일랜드 패턴을 구성 할 수 있다.
다음에, 본 발명의 구체적인 실시예들에 대하여 상세히 설명한다. 다음에 예시하는 실시예들은 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 예에 한정되는 것은 아니다.
실시예 1
웨이퍼상에 피식각막인 실리콘 질화막을 형성하고, 그 위에 다음 구조의 노볼락계 수지로 이루어지는 i-라인용 레지스트인 ip3300 (Tokyo Ohka Kogyo Co. 제품)을 2000Å의 두께로 도포하여 식각 마스크로 사용될 하부막을 형성하였다.
그 후, 100 ∼ 250℃의 온도로 베이크하였다. 그 후, 상기 하부막을 2.38wt% TMAH 수용액으로 처리하였다. 이 염기성 수용액을 건조시킨 후 상기 하부막 위에 실리콘(Si)을 함유하는 포토레지스트 조성물로서 SBX-4102K (일본 JSR사 제품)를 1500Å의 두께로 도포하여 상부막을 형성하였다. 상기 상부막으로서 상기한 조성물에만 국한되는 것은 아니며, 패터닝이 가능한 Si 함유 포토레지스트이면 어떠한 것이라도 사용 가능하다. 상기 상부막을 193nm 엑시머 스캐너를 이용하여 노광하고 PEB (post exposure bake)를 한 후, 2.38 wt% TMAH 수용액으로 현상하여 패터닝을 하였다. 그 후, O2 RIE 공정을 이용하여 상기 하부막에 패턴을 전사하였다. 그 후, 패턴이 전사된 하부막을 마스크로 하여 하부의 실리콘 질화막을 식각하여 실리콘 질화막 패턴을 형성하였다. O2 애싱(ashing)에 의하여 남은 유기 막질을 제거하였다.
실시예 2
웨이퍼상에 피식각막인 폴리실리콘막을 형성하고, 그 위에 다음 구조의 나프탈렌계 수지로 이루어지는 레지스트인 NFC 410 (일본 JSR사 제품)을 2000Å의 두께로 도포하여 식각 마스크로 사용될 하부막을 형성하였다.
그 후, 100 ∼ 250℃의 온도로 베이크하였다. 그 후, 상기 하부막을 2.38wt% TMAH 수용액으로 처리하였다. 이 염기성 수용액을 건조시킨 후 상기 하부막 위에 실리콘(Si)을 함유하는 포토레지스트 조성물로서 SBX-4102K (일본 JSR사 제품)를 1500Å의 두께로 도포하여 상부막을 형성하였다. 상기 상부막으로서 상기한 조성물에만 국한되는 것은 아니며, 패터닝이 가능한 Si 함유 포토레지스트이면 어떠한 것이라도 사용 가능하다. 상기 상부막을 193nm 엑시머 스캐너를 이용하여 노광하고 PEB 한 후, 2.38 wt% TMAH 수용액으로 현상하여 패터닝을 하였다. 그 후, O2 RIE 공정을 이용하여 상기 하부막에 패턴을 전사하였다. 그 후, 패턴이 전사된 하부막을 마스크로 하여 하부의 폴리실리콘막을 식각하여 폴리실리콘막 패턴을 형성하였다. O2 애싱에 의하여 남은 유기 막질을 제거하였다.
실시예 3
웨이퍼상에 피식각막인 실리콘 질화막을 형성하고, 상기 실리콘 질화막 위에 비결정성 탄소를 3000Å의 두께로 도포하여 식각 마스크로 사용될 하부막을 형성하였다. 그 후, 상기 하부막을 2.38wt% TMAH 수용액으로 처리하였다. 이 염기성 수용액을 건조시킨 후 상기 하부막 위에 실리콘(Si)을 함유하는 포토레지스트 조성물로서 SBX-4102K (일본 JSR사 제품)를 1500Å의 두께로 도포하여 상부막을 형성하였다. 상기 상부막으로서 상기한 조성물에만 국한되는 것은 아니며, 패터닝이 가능한 Si 함유 포토레지스트이면 어떠한 것이라도 사용 가능하다. 상기 상부막을 193nm 엑시머 스캐너를 이용하여 노광하고 PEB 한 후, 2.38 wt% TMAH 수용액으로 현상하여 패터닝을 하였다. 그 후, O2 RIE 공정을 이용하여 상기 하부막에 패턴을 전사하였다. 그 후, 패턴이 전사된 하부막을 마스크로 하여 하부의 실리콘 질화막을 식각하여 실리콘 질화막 패턴을 형성하였다. O2 애싱에 의하여 남은 유기 막질을 제거하였다.
실시예 4
웨이퍼상에 피식각막인 폴리실리콘막을 형성하고, 그 위에 비결정성 탄소로 이루어지는 시판 제품인 SILK (Dow Chemical Company 제품)을 2000Å의 두께로 도포하여 식각 마스크로 사용될 하부막을 형성하였다. 그 후, 상기 하부막을 2.38wt% TMAH 수용액으로 처리하였다. 이 염기성 수용액을 건조시킨 후 상기 하부막 위에 실리콘(Si)을 함유하는 포토레지스트 조성물로서 SBX-4102K (일본 JSR사 제품)를 1500Å의 두께로 도포하여 상부막을 형성하였다. 상기 상부막으로서 상기한 조성물에만 국한되는 것은 아니며, 패터닝이 가능한 Si 함유 포토레지스트이면 어떠한 것이라도 사용 가능하다. 상기 상부막을 193nm 엑시머 스캐너를 이용하여 노광하고 PEB 한 후, 2.38 wt% TMAH 수용액으로 현상하여 패터닝을 하였다. 그 후, O2 RIE 공 정을 이용하여 상기 하부막에 패턴을 전사하였다. 그 후, 패턴이 전사된 하부막을 마스크로 하여 하부의 폴리실리콘막을 식각하여 폴리실리콘막 패턴을 형성하였다. O2 애싱에 의하여 남은 유기 막질을 제거하였다.
본 발명에 따른 반도체 소자의 미세 패턴 형성 방법에서는 BLR 공정에 의하여 미세 패턴을 형성하는 데 있어서 하부막에서 언더컷 프로파일이 형성되는 것을 방지하기 위하여 마스크로 사용될 하부막을 형성한 후 상기 하부막을 염기성 물질로 처리한다. 본 발명에 의하면, 에칭 내성이 우수하지만 k 값이 높아서 반사방지막 역할을 하지 못하는 하부막을 염기성 물질을 이용하여 처리함으로써 패턴에서의 언더컷 발생을 막아 주게 된다. 그 결과, 건식 식각에 대한 내성을 확보할 수 있는 동시에 언더컷이 없는 수직 프로파일을 가지는 패턴을 형성할 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
Claims (11)
- 반도체 기판상에 피식각막을 형성하는 단계와,상기 피식각막 위에 포토레지스트 조성물 또는 비결정성 카본(amorphous carbon)으로 이루어지는 제1 마스크층을 형성하는 단계와,상기 제1 마스크층을 염기성 물질로 처리하는 단계와,상기 제1 마스크층 위에 실리콘(Si)을 함유하는 포토레지스트 조성물로 이루어지는 제2 마스크층을 형성하는 단계와,상기 제2 마스크층을 포토리소그래피 공정에 의해 패터닝하여 상기 제1 마스크층을 일부 노출시키는 제2 마스크 패턴을 형성하는 단계와,상기 제2 마스크 패턴을 식각 마스크로 하여 산소(O2)를 사용하는 건식 식각 방법에 의해 상기 제1 마스크층을 식각하여 상기 피식각막을 일부 노출시키는 제1 마스크 패턴을 형성하는 단계와,상기 제1 마스크 패턴을 식각 마스크로 하여 상기 피식각막을 건식 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
- 삭제
- 삭제
- 제1항에 있어서,상기 염기성 물질은 pH 8 ∼ 14인 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
- 제4항에 있어서,상기 염기성 물질은 암모늄염, 알칼리 금속염, 알칼리 토금속염, 또는 이들의 혼합물로 이루어지는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
- 제4항에 있어서,상기 염기성 물질은 R4N+X- (식중, X는 할로겐족 원소 또는 -OR'이고, R 및 R'은 각각 수소 원자 또는 C1 ∼ C20의 탄화수소임)로 표시되는 암모늄염으로 이루어지는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
- 제6항에 있어서,상기 염기성 물질은 2.38wt% TMAH (tetramethylammonium hydroxide) 수용액으로 이루어지는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
- 제1항에 있어서,상기 제1 마스크층을 염기성 물질로 처리한 후 상기 제2 마스크층을 형성하기 전에 상기 제1 마스크층 위에 존재하는 염기성 물질을 건조시키는 단계를 더 포 함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
- 제1항에 있어서,상기 제2 마스크 패턴을 형성하는 단계에서는 상기 제2 마스크층을 KrF, ArF, F2 엑시머 레이저, 또는 EUV (extreme ultraviolet)를 이용하여 노광하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
- 제1항에 있어서,상기 제2 마스크층은 포지티브형 (positive type) 또는 네가티브형 (negative type) 포토레지스트 조성물로 이루어지는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
- 제1항에 있어서,상기 제1 마스크 패턴은 라인 앤드 스페이스 패턴 (lines and spaces pattern), 콘택 패턴, 트렌치 패턴, 또는 아일랜드 패턴을 구성하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030085829A KR100564589B1 (ko) | 2003-11-28 | 2003-11-28 | 반도체 소자의 미세 패턴 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030085829A KR100564589B1 (ko) | 2003-11-28 | 2003-11-28 | 반도체 소자의 미세 패턴 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050052658A KR20050052658A (ko) | 2005-06-03 |
| KR100564589B1 true KR100564589B1 (ko) | 2006-03-29 |
Family
ID=37248517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030085829A KR100564589B1 (ko) | 2003-11-28 | 2003-11-28 | 반도체 소자의 미세 패턴 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100564589B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100694412B1 (ko) | 2006-02-24 | 2007-03-12 | 주식회사 하이닉스반도체 | 반도체소자의 미세패턴 형성방법 |
| US7745339B2 (en) | 2006-02-24 | 2010-06-29 | Hynix Semiconductor Inc. | Method for forming fine pattern of semiconductor device |
| KR100819647B1 (ko) * | 2006-06-27 | 2008-04-04 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
-
2003
- 2003-11-28 KR KR1020030085829A patent/KR100564589B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050052658A (ko) | 2005-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100688570B1 (ko) | 식각 마스크 패턴 형성용 코팅 조성물 및 이를 이용한반도체 소자의 미세 패턴 형성 방법 | |
| US7033735B2 (en) | Water soluble negative tone photoresist | |
| KR100293401B1 (ko) | 고커패시턴스축적절점구조물의제조방법 | |
| JP5379346B2 (ja) | デュアル・ダマシン構造を製作する方法 | |
| US4891303A (en) | Trilayer microlithographic process using a silicon-based resist as the middle layer | |
| KR100421034B1 (ko) | 레지스트 조성물과 이를 이용한 미세패턴 형성방법 | |
| US20040069745A1 (en) | Method for preventing the etch transfer of sidelobes in contact hole patterns | |
| US20050227492A1 (en) | Mask pattern for semiconductor device fabrication, method of forming the same, and method of fabricating finely patterned semiconductor device | |
| US7375172B2 (en) | Underlayer compositions containing heterocyclic aromatic structures | |
| KR20030001089A (ko) | 콘택 형성 방법 | |
| KR20040094706A (ko) | 이중 파장을 이용한 자기정렬 패턴 형성 방법 | |
| US6943124B1 (en) | Two step exposure to strengthen structure of polyimide or negative tone photosensitive material | |
| US8986918B2 (en) | Hybrid photoresist composition and pattern forming method using thereof | |
| KR20030002145A (ko) | 반도체소자의 패턴 형성 방법 | |
| US8334090B2 (en) | Mixed lithography with dual resist and a single pattern transfer | |
| KR100396193B1 (ko) | 패턴의 형성방법 | |
| KR100564589B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| US6569761B2 (en) | Method for shrinking critical dimension | |
| US20090220896A1 (en) | Pattern forming method | |
| KR101037491B1 (ko) | 반도체소자의 3층 레지스트 패턴 형성방법 | |
| KR20040051912A (ko) | 미세 패턴 형성방법 | |
| KR20000045425A (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR20030032179A (ko) | 레지스트 패턴의 형성방법 | |
| KR20080106696A (ko) | 탑코팅 패턴을 보조 식각마스크로 활용하는 반도체 소자의제조방법 | |
| KR20050063192A (ko) | 반도체소자의 2층 레지스트 패턴 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |