KR100694412B1 - 반도체소자의 미세패턴 형성방법 - Google Patents

반도체소자의 미세패턴 형성방법 Download PDF

Info

Publication number
KR100694412B1
KR100694412B1 KR1020060018145A KR20060018145A KR100694412B1 KR 100694412 B1 KR100694412 B1 KR 100694412B1 KR 1020060018145 A KR1020060018145 A KR 1020060018145A KR 20060018145 A KR20060018145 A KR 20060018145A KR 100694412 B1 KR100694412 B1 KR 100694412B1
Authority
KR
South Korea
Prior art keywords
layer
forming
mask layer
hard mask
semiconductor device
Prior art date
Application number
KR1020060018145A
Other languages
English (en)
Inventor
정재창
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060018145A priority Critical patent/KR100694412B1/ko
Priority to US11/672,680 priority patent/US7754591B2/en
Priority to CNB2007100792922A priority patent/CN100550289C/zh
Application granted granted Critical
Publication of KR100694412B1 publication Critical patent/KR100694412B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V33/00—Structural combinations of lighting devices with other articles, not otherwise provided for
    • F21V33/0064—Health, life-saving or fire-fighting equipment
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61L—METHODS OR APPARATUS FOR STERILISING MATERIALS OR OBJECTS IN GENERAL; DISINFECTION, STERILISATION OR DEODORISATION OF AIR; CHEMICAL ASPECTS OF BANDAGES, DRESSINGS, ABSORBENT PADS OR SURGICAL ARTICLES; MATERIALS FOR BANDAGES, DRESSINGS, ABSORBENT PADS OR SURGICAL ARTICLES
    • A61L9/00—Disinfection, sterilisation or deodorisation of air
    • A61L9/015—Disinfection, sterilisation or deodorisation of air using gaseous or vaporous substances, e.g. ozone
    • A61L9/02—Disinfection, sterilisation or deodorisation of air using gaseous or vaporous substances, e.g. ozone using substances evaporated in the air by heating or combustion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask

Abstract

본 발명은 반도체소자의 미세패턴 형성방법에 관한 것으로, 반도체소자의 고집적화에 따른 리소그래피의 해상도 증가 필요성에 따라 최소선폭 패턴보다 작은 크기의 패턴을 형성할 수 있도록 하기 위하여, 피식각층이 형성된 반도체기판 상부에 n 개의 하드마스크층 적층구조를 형성하고 상기 적층구조의 최상층인 제n층 하드마스크층을 패터닝한 다음, 상기 제n층 하드마스크층 사이에 에치 트리밍 공정을 이용하여 패터닝된 마스크층을 형성하고 상기 제n층 하드마스크층과 마스크층을 마스크로 하여 (n-1)층의 하드마스크층을 패터닝한 다음, 이들의 단계를 반복하여 상기 피식각층 상부의 제1하드마스크층까지 패터닝하고 상기 피식각층 상부의 구조물을 마스크로 하여 상기 피식각층을 패터닝함으로써 최소 피치 크기 보다 작은 크기의 미세패턴을 형성하고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체소자의 미세패턴 형성방법{Method for forming fine patterns of semiconductor devices}
도 1a 내지 도 1h 는 본 발명에 따른 반도체소자의 형성방법을 도시한 단면도.
본 발명은 반도체소자의 미세패턴 형성방법에 관한 것으로, 특히 한번의 리소그래피 공정으로 형성할 수 있는 최소 피치 크기 ( minimum pitch size ), 즉 선폭 및 스페이스로 이루어지는 최소 피치 크기를 감소시킬 수 있도록 미세패턴을 형성할 수 있도록 하는 기술에 관한 것이다.
일반적인 반도체소자의 미세패턴 형성방법은 다음과 같다.
먼저, 반도체기판 상에 피식각층을 형성하고 그 상부에 리소그래피 공정을 이용하여 감광막패턴을 형성한다. 이때, 상기 감광막패턴의 형성공정은 상기 피식각층 상부에 감광막을 도포하고 노광마스크를 이용한 노광 및 현상 공정으로 형성한 것이다.
여기서, 현재의 리소그래피 공정으로 형성할 수 있는 최소 선폭 F 만큼으로 형성된 것으로, 상기 감광막패턴은 1F 의 선폭과 1F 의 스페이스로 형성한 것이다.
그 다음, 상기 감광막패턴을 마스크로 하여 상기 피식각층을 식각하고 남아 있는 감광막패턴을 제거하여 미세한 피식각층 패턴을 형성한다.
그러나, 리소그래피 한계 이상의 해상도를 요구하는 반도체소자의 고집적화를 충족시킬 수 없어, 반도체소자의 고집적화를 어렵게 하는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 리소그래피 한계 이상의 피치를 갖는 미세패턴을 형성할 수 있도록 하는 반도체소자의 미세패턴 형성방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 미세패턴 형성방법은,
(a) 반도체기판 상부에 피식각층을 형성하는 단계;
(b) 상기 구조물 상에 제1층 하드마스크층 내지 제n층 하드마스크층 적층구조를 형성하는 단계;
(c) 상기 적층구조의 최상층인 제n층 하드마스크층을 패터닝하는 단계;
(d) 상기 제n층 하드마스크층 사이에 식각 공정을 이용하여 패터닝된 마스크층을 형성하는 단계;
(e) 상기 제n층 하드마스크층과 상기 마스크층을 마스크로 하여 제(n-1)층 하드마스크층을 패터닝하는 단계;
(f) 상기 (d) 및 (e) 단계를 반복하여 상기 피식각층 상부의 제1층 하드마스크층 및 마스크층을 패터닝하는 단계; 및
(g) 상기 피식각층 상부의 구조물을 마스크로 하여 상기 피식각층을 패터닝하는 단계를 포함하는 것을 특징으로 한다. ( 단, n 은 2 이상의 자연수 )
또한, 상기 (a) 의 피식각층은 워드라인, 비트라인 또는 금속배선 중에서 한가지인 것과,
상기 (a) 의 하드마스크층 적층구조는 폴리실리콘, 산화막, 질화막, 금속 및 이들의 조합으로 이루어지는 군에서 선택된 한 가지로 형성하되, 상기 (a) 의 하드마스크층의 적층구조는 이웃하는 하드마스크층 및 피식각층과 식각선택비 차이를 갖도록 적층한 것과,
상기 (c)에서 최상층인 제n층 하드마스크층은,
하부 구조물 상에 제n층 하드마스크층 물질을 형성하는 단계;
상기 제1층 하드마스크층 물질 상부에 감광막을 도포하는 단계;
상기 감광막 상측에 노광마스크를 위치시키고 이를 이용한 노광 및 현상 공정으로 감광막패턴을 형성하는 단계;
상기 감광막패턴을 마스크로 하여 상기 제1층 하드마스크층을 패터닝하는 단계; 및
상기 감광막패턴을 제거하는 단계를 더 포함하는 것과,
상기 노광 공정은 상기 노광마스크가 최소 선폭을 갖는 최소 피치 크기로 디자인된 경우 상기 노광마스크의 투광영역에 위치한 감광막으로부터 차광영역에 위 치한 감광막을 측면 노광하도록 노광에너지를 증가시키거나, 노광시간을 증가시켜 과도하게 노광하되, 상기 감광막패턴은 패턴의 최소 피치 크기의 1/2 보다 작은 선폭으로 형성하는 것과,
상기 감광막패턴은 패턴의 소정 피치 크기의 1/2 보다 작은 선폭으로 형성하는 것과,
상기 (d) 의 마스크층 형성공정은,
(1) 하부구조물과 식각선택비 차이를 갖는 마스크층을 전체표면상부에 형성하는 단계;
(2) 상기 마스크층을 평탄화식각하여 상기 제n층 하드마스크층의 상측 일부를 노출시키는 단계;
(3) 상기 마스크층을 마스크로 상기 제n층 하드마스크층 상측을 소정두께 식각하여 상기 제n층 하드마스크층 측면을 소정부분 노출시키는 단계; 및
(4) 식각 공정으로 상기 마스크층의 표면을 식각하여 상기 제n층 하드마스크층 사이의 중앙부에 마스크층을 패터닝하는 단계를 더 포함하는 것과,
상기 (1) 의 마스크층은 상기 하드마스크층과 식각선택비 차이를 갖는 유기막 또는 무기막으로 형성하는 것과, 상기 유기막은 감광막 또는 반사방지막 중에서 한가지로 형성하되, 스핀코팅 방법으로 형성하는 것과, 상기 무기막은 CVD 방법의 비정질 카본막으로 형성하는 것과,
상기 (2) 의 평탄화식각공정은 CMP 공정이나 에치백 공정으로 실시하되, 상기 에치백 공정은 질소, 산소, 아르곤, 수소 또는 이들의 조합으로 이루어지는 군 에서 선택된 한 가지 가스를 주식각가스로 사용하여 실시하는 것과,
상기 (3) 의 하드마스크층 식각공정은 CF4, Cl2, HBr 및 이들의 조합으로 이루어지는 군에서 한가지 가스를 주식각가스로 하여 실시하는 것과,
상기 (4) 의 식각 공정은 질소, 산소, 아르곤, 수소 또는 이들의 조합으로 이루어지는 군에서 선택된 하나의 가스를 주식각가스로 사용하여 실시하는 것과,
상기 (e) 의 단계는 세정공정을 더 포함하는 것을 특징으로 한다.
한편, 본 발명은 원리는,
소정 선폭의 제1패턴 상측을 저부로 하는 요부를 형성하도록 상기 제1패턴과 식각선택비 차이를 갖는 제2패턴을 제1패턴 사이에 형성함으로써 상기 제2패턴의 측면을 소정부분 노출시킨 다음, 상기 제1패턴과 제2패턴의 식각선택비 차이를 이용하여 제2패턴의 표면으로부터 식각함으로써 상기 제1패턴과 소정 거리 이격되도록 상기 제1패턴 사이에 선폭이 감소된 형태의 제2패턴을 형성하고, 이들을 마스크로 하여 하부구조물을 식각한 다음, 상기한 방법으로 식각된 하부구조물 패턴 사이에 이와 식각선택비 차이를 갖는 물질층 패턴을 형성하는 공정을 실시하고 상기한 공정들을 반복함으로써 리소그래피 한계 이상의 패턴을 형성할 수 있도록 하는 이때, 상기 제2패턴의 선폭은 식각조건에 따라 그 크기를 조절할 수 있다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하면 다음과 같다.
도 1a 내지 도 1h 는 본 발명에 따라 형성된 반도체소자의 미세패턴 형성방법을 도시한 것이다.
도 1a 를 참조하면, 소정의 하부구조물이 구비된 반도체기판(11) 상에 피식 각층(13)을 형성한다. 이때, 상기 피식각층(13)은 워드라인, 비트라인 또는 금속배선 중에서 적어도 한가지를 형성할 수 있는 물질로 형성한 것이다.
상기 피식각층(13) 상부에 제1하드마스크층(15) 및 제2하드마스크층(17)을 적층한다.
그 다음, 상기 제2하드마스크층(17) 상부에 패터닝된 제3하드마스크층(19)을 형성한다.
여기서, 상기 제1,2,3하드마스크층(15,17,19)은 폴리실리콘, 산화막, 질화막, 금속 및 이들의 조합으로 이루어지는 군에서 선택된 한 가지로 형성하되, 상기 피식각층(13) 및 제1,2,3하드마스크층(15,17,19) 적층구조는 이웃하는 층이 식각선택비 차이를 갖도록 서로 다른 물질로 형성한 것이다. 예를들면, 폴리실리콘, 산화막, 금속 및 질화막의 적층구조로 형성하는 것이다.
이때, 상기 제3하드마스크층(19)의 패터닝 공정은 다음과 같다.
먼저, 상기 피식각층 상부에 제3하드마스크층(19) 물질을 형성하고 그 상부에 감광막(미도시)을 도포한다.
그 다음, 상기 감광막 상측에 노광마스크를 위치시키고 이를 이용하여 노광 공정을 실시한다. 여기서, 상기 노광공정은 일반적인 노광공정을 이용하여 실시하되, 상기 패터닝된 제3하드마스크층(19)의 소정 피치 크기가 최소 피치 크기인 경우는, 상기 노광마스크의 투광영역에 위치한 감광막으로부터 차광영역에 위치한 감광막을 측면 노광할 수 있도록 노광에너지를 증가시키거나, 노광시간을 증가시켜 과도 노광을 실시한 것이다. 또한, 상기 노광공정은 필요에 따라 노광에너지 또는 노광시간을 조절하여 최소피치크기 내에서 패턴의 선폭을 조절할 수 있다.
그 다음, 상기 투광영역의 감광막과 차광영역의 노광된 부분을 현상하여 소정 피치 크기 내에 형성한다.
이때, 상기 감광막패턴 간의 스페이스는 소정 피치 크기의 1/2 보다 크게 형성되고, 상기 감광막패턴은 소정 피치 크기의 1/2 보다 작게 형성된다.
또한, 상기 감광막패턴은 상기 감광막패턴 간의 스페이스는 소정 피치 크기의 1/2 보다 작게 형성되고 상기 감광막패턴은 소정 피치 크기의 1/2 보다 크게 형성되거나, 동일한 선폭/스페이스로 형성할 수도 있다.
그 다음, 상기 감광막패턴을 마스크로 하여 상기 제3하드마스크층(19) 물질을 식각하고 상기 감광막패턴을 제거함으로써 제3하드마스크층(19)을 패터닝한다.
도 1b를 참조하면, 상기 구조물을 도포하도록 전면에 상기 제3하드마스크층(15)과 식각선택비 차이를 가지는 마스크층(21)을 형성한다.
여기서, 상기 마스크층(21)은 감광막이나 반사방지막 등과 같이 스핀코팅이 가능한 유기 고분자로 이루어진 유기막으로 형성한 것이다. 또한, 식각속도가 빠른 CVD 방법의 비정질 카본막으로 형성할 수도 있다.
도 1c를 참조하면, 상기 마스크층(21)을 평탄화식각하여 상기 제3하드마스크층(19)의 상측 일부를 노출시킨다. 여기서, 상기 평탄화식각공정은 상기 제3하드마스크층(19)과 마스크층(21)의 식각선택비 차이를 이용하여 실시한 것이다.
이때, 상기 평탄화식각공정은 CMP 공정이나 에치백 공정을 이용하여 실시한다. 여기서, 상기 에치백 공정은 질소, 산소, 아르곤, 수소 또는 이들의 조합으로 이루어지는 군에서 선택된 하나의 가스를 주식각가스로 하여 실시한 것이다.
그 다음, 상기 마스크층(21)을 마스크로 하여 상기 제3하드마스크층(19) 상측을 저부로 하는 요부가 형성되도록 상기 제3하드마스크층(19)을 소정두께 식각하여 상기 제2하드마스크층(17)의 측면을 소정부분 노출시킨다.
이때, 상기 식각공정은 CF4, Cl2, HBr 및 이들의 조합으로 이루어지는 군에서 선택된 한가지 가스를 주식각가스로 하여 실시한다.
도 1d 및 도 1e 를 참조하면, 상기 마스크층(21)의 측벽 및 상측으로부터 표면을 식각하여 상기 제3하드마스크층(19) 사이의 중앙부에 마스크층(21)패턴을 형성한다.
이때, 상기 식각공정은 구조물 간의 식각선택비 차이를 이용하여 실시한 것이다.
도 1f를 참조하면, 상기 제3하드마스크층(19) 및 마스크층(21)패턴을 마스크로 하여 상기 제2하드마스크층(17)을 식각하여 제2하드마스크층(17)패턴을 형성한다.
그리고, 세정 공정으로 상기 제3하드마스크층(19) 및 마스크층(21)패턴을 제거한다.
도 1g를 참조하면, 상기 도 1f 의 공정후에 상기 도 1b 내지 도 1e 의 공정과 동일한 방법의 식각 공정으로 상기 제2하드마스크층(17)패턴 사이에 마스크층 패턴(미도시)을 형성하고 이를 이용하여 제1하드마스크층(15)을 식각함으로써 제1하드마스크층(15)패턴을 형성한다.
그리고, 세정 공정으로 상기 제2하드마스크층(17) 및 마스크층 패턴을 제거한다.
도 1h를 참조하면, 상기 도 1g 의 공정후에 상기 도 1b 내지 도 1e 의 공정과 동일한 방법의 식각공정으로 상기 제1하드마스크층(15)패턴 사이에 마스크층 패턴(미도시)을 형성하고 이를 이용하여 피식각층(13)을 식각함으로써 피식각층(13) 패턴을 형성한다.
그리고, 세정 공정으로 상기 제1하드마스크층(15) 및 마스크층 패턴을 제거한다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 미세패턴 형성방법은, 다층의 하드마스크층과 표면을 식각하는 공정을 이용하여 소정 피치 크기 내에 적어도 두 개 이상의 소정 피치 크기를 갖도록 미세패턴을 형성함으로써 리소그래피 공정의 한계를 극복할 수 있도록 하고 그에 따른 반도체소자의 고집적화를 가능하게 하는 효과를 제공한다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (18)

  1. (a) 반도체기판 상부에 피식각층을 형성하는 단계;
    (b) 상기 구조물 상에 제1층 하드마스크층 내지 제n층 하드마스크층 적층구조를 형성하는 단계;
    (c) 상기 적층구조의 최상층인 제n층 하드마스크층을 패터닝하는 단계;
    (d) 상기 제n층 하드마스크층 사이에 식각 공정을 이용하여 패터닝된 마스크층을 형성하는 단계;
    (e) 상기 제n층 하드마스크층과 상기 마스크층을 마스크로 하여 제(n-1)층 하드마스크층을 패터닝하는 단계;
    (f) 상기 (d) 및 (e) 단계를 반복하여 상기 피식각층 상부의 제1층 하드마스크층 및 마스크층을 패터닝하는 단계; 및
    (g) 상기 피식각층 상부의 구조물을 마스크로 하여 상기 피식각층을 패터닝하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
    ( 단, n 은 2 이상의 자연수 )
  2. 제 1 항에 있어서,
    상기 (a) 의 피식각층은 워드라인, 비트라인 또는 금속배선 중에서 한가지인 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
  3. 제 1 항에 있어서,
    상기 (a) 의 하드마스크층 적층구조는 폴리실리콘, 산화막, 질화막, 금속 및 이들의 조합으로 이루어지는 군에서 선택된 한 가지로 형성하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
  4. 제 3 항에 있어서,
    상기 (a) 의 하드마스크층의 적층구조는 이웃하는 하드마스크층 및 피식각층과 식각선택비 차이를 갖도록 적층한 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
  5. 제 1 항에 있어서,
    상기 (c)에서 최상층인 제n층 하드마스크층은,
    하부 구조물 상에 제n층 하드마스크층 물질을 형성하는 단계;
    상기 제1층 하드마스크층 물질 상부에 감광막을 도포하는 단계;
    상기 감광막 상측에 노광마스크를 위치시키고 이를 이용한 노광 및 현상 공정으로 감광막패턴을 형성하는 단계;
    상기 감광막패턴을 마스크로 하여 상기 제1층 하드마스크층을 패터닝하다 단계; 및
    상기 감광막패턴을 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
  6. 제 5 항에 있어서,
    상기 노광 공정은 상기 노광마스크가 최소 선폭을 갖는 최소 피치 크기로 디자인된 경우 상기 노광마스크의 투광영역에 위치한 감광막으로부터 차광영역에 위치한 감광막을 측면 노광하도록 노광에너지를 증가시키거나, 노광시간을 증가시켜 과도하게 노광하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
  7. 제 6 항에 있어서,
    상기 감광막패턴은 패턴의 최소 피치 크기의 1/2 보다 작은 선폭으로 형성하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
  8. 제 5 항에 있어서,
    상기 감광막패턴은 패턴의 소정 피치 크기의 1/2 보다 작은 선폭으로 형성하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
  9. 제 1 항에 있어서,
    상기 (d) 의 마스크층 형성공정은,
    (1) 하부구조물과 식각선택비 차이를 갖는 마스크층을 전체표면상부에 형성하는 단계;
    (2) 상기 마스크층을 평탄화식각하여 상기 제n층 하드마스크층의 상측 일부 를 노출시키는 단계;
    (3) 상기 마스크층을 마스크로 상기 제n층 하드마스크층 상측을 소정두께 식각하여 상기 제n층 하드마스크층 측면을 소정부분 노출시키는 단계; 및
    (4) 식각 공정으로 상기 마스크층의 표면을 식각하여 상기 제n층 하드마스크층 사이의 중앙부에 마스크층을 패터닝하는 단계;
    를 더 포함하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
  10. 제 9 항에 있어서,
    상기 (1) 의 마스크층은 상기 하드마스크층과 식각선택비 차이를 갖는 유기막 또는 무기막으로 형성하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
  11. 제 10 항에 있어서,
    상기 유기막은 감광막 또는 반사방지막 중에서 한가지로 형성하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
  12. 제 10 항에 있어서,
    상기 유기막은 스핀코팅 방법으로 형성하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
  13. 제 10 항에 있어서,
    상기 무기막은 CVD 방법의 비정질 카본막으로 형성하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
  14. 제 9 항에 있어서,
    상기 (2) 의 평탄화식각공정은 CMP 공정이나 에치백 공정으로 실시하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
  15. 제 14 항에 있어서,
    상기 에치백 공정은 질소, 산소, 아르곤, 수소 또는 이들의 조합으로 이루어지는 군에서 선택된 한 가지 가스를 주식각가스로 사용하여 실시하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
  16. 제 9 항에 있어서,
    상기 (3) 의 하드마스크층 식각공정은 CF4, Cl2, HBr 및 이들의 조합으로 이루어지는 군에서 한가지 가스를 주식각가스로 하여 실시하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
  17. 제 9 항에 있어서,
    상기 (4) 의 식각 공정은 질소, 산소, 아르곤, 수소 또는 이들의 조합으로 이루어지는 군에서 선택된 하나의 가스를 주식각가스로 사용하여 실시하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
  18. 제 1 항에 있어서,
    상기 (e) 의 단계는 세정공정을 더 포함하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
KR1020060018145A 2006-02-24 2006-02-24 반도체소자의 미세패턴 형성방법 KR100694412B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060018145A KR100694412B1 (ko) 2006-02-24 2006-02-24 반도체소자의 미세패턴 형성방법
US11/672,680 US7754591B2 (en) 2006-02-24 2007-02-08 Method for forming fine pattern of semiconductor device
CNB2007100792922A CN100550289C (zh) 2006-02-24 2007-02-16 形成半导体器件的精细图案的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060018145A KR100694412B1 (ko) 2006-02-24 2006-02-24 반도체소자의 미세패턴 형성방법

Publications (1)

Publication Number Publication Date
KR100694412B1 true KR100694412B1 (ko) 2007-03-12

Family

ID=38103456

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060018145A KR100694412B1 (ko) 2006-02-24 2006-02-24 반도체소자의 미세패턴 형성방법

Country Status (3)

Country Link
US (1) US7754591B2 (ko)
KR (1) KR100694412B1 (ko)
CN (1) CN100550289C (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100861212B1 (ko) 2006-02-24 2008-09-30 주식회사 하이닉스반도체 반도체소자의 미세패턴 형성방법
US7745339B2 (en) 2006-02-24 2010-06-29 Hynix Semiconductor Inc. Method for forming fine pattern of semiconductor device
US7754591B2 (en) 2006-02-24 2010-07-13 Hynix Semiconductor Inc. Method for forming fine pattern of semiconductor device

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8852851B2 (en) 2006-07-10 2014-10-07 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
DE102007031757B4 (de) * 2007-07-07 2011-09-01 Karlsruher Institut für Technologie Vorrichtung zum plastischen Umformen eines Werkstücks
US7989307B2 (en) * 2008-05-05 2011-08-02 Micron Technology, Inc. Methods of forming isolated active areas, trenches, and conductive lines in semiconductor structures and semiconductor structures including the same
US10151981B2 (en) 2008-05-22 2018-12-11 Micron Technology, Inc. Methods of forming structures supported by semiconductor substrates
US8796155B2 (en) 2008-12-04 2014-08-05 Micron Technology, Inc. Methods of fabricating substrates
US8247302B2 (en) 2008-12-04 2012-08-21 Micron Technology, Inc. Methods of fabricating substrates
US8273634B2 (en) * 2008-12-04 2012-09-25 Micron Technology, Inc. Methods of fabricating substrates
US8268543B2 (en) 2009-03-23 2012-09-18 Micron Technology, Inc. Methods of forming patterns on substrates
US9330934B2 (en) 2009-05-18 2016-05-03 Micron Technology, Inc. Methods of forming patterns on substrates
US8518788B2 (en) 2010-08-11 2013-08-27 Micron Technology, Inc. Methods of forming a plurality of capacitors
US8455341B2 (en) 2010-09-02 2013-06-04 Micron Technology, Inc. Methods of forming features of integrated circuitry
US8334083B2 (en) 2011-03-22 2012-12-18 Tokyo Electron Limited Etch process for controlling pattern CD and integrity in multi-layer masks
US8575032B2 (en) 2011-05-05 2013-11-05 Micron Technology, Inc. Methods of forming a pattern on a substrate
US9076680B2 (en) 2011-10-18 2015-07-07 Micron Technology, Inc. Integrated circuitry, methods of forming capacitors, and methods of forming integrated circuitry comprising an array of capacitors and circuitry peripheral to the array
US8916054B2 (en) 2011-10-26 2014-12-23 International Business Machines Corporation High fidelity patterning employing a fluorohydrocarbon-containing polymer
US9177794B2 (en) 2012-01-13 2015-11-03 Micron Technology, Inc. Methods of patterning substrates
US8629048B1 (en) 2012-07-06 2014-01-14 Micron Technology, Inc. Methods of forming a pattern on a substrate
CN103839781B (zh) * 2012-11-21 2016-05-25 中芯国际集成电路制造(上海)有限公司 半导体精细图案的形成方法
CN106025068A (zh) * 2016-08-01 2016-10-12 安徽贝莱电子科技有限公司 一种栅极电极的加工工艺
WO2019098208A1 (ja) * 2017-11-17 2019-05-23 三井化学株式会社 半導体素子中間体、金属含有膜形成用組成物、半導体素子中間体の製造方法、半導体素子の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930001301A (ko) * 1991-06-10 1993-01-16 김광호 반도체 패턴 형성방법
JP2002217170A (ja) 2001-01-16 2002-08-02 Semiconductor Leading Edge Technologies Inc 微細パターンの形成方法、半導体装置の製造方法および半導体装置
JP2004303870A (ja) 2003-03-31 2004-10-28 Toshiba Corp 微細パターン形成方法
KR20050052658A (ko) * 2003-11-28 2005-06-03 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54155771A (en) 1978-05-29 1979-12-08 Nec Corp Pattern forming method
JPS58108229A (ja) 1981-12-21 1983-06-28 Hitachi Ltd ポリイミド系樹脂膜の選択エツチング方法
KR900002364B1 (ko) 1984-05-30 1990-04-12 후지쓰가부시끼가이샤 패턴 형성재의 제조방법
DE68915148T2 (de) 1988-02-17 1994-08-18 Tosoh Corp Fotoresist-zusammensetzung.
JPH02266517A (ja) 1989-04-06 1990-10-31 Rohm Co Ltd 半導体装置の製造方法
KR930000130B1 (ko) 1989-08-22 1993-01-09 미쯔비시 덴끼 가부시끼가이샤 각도 검출 장치
KR940010315B1 (ko) 1991-10-10 1994-10-22 금성 일렉트론 주식회사 반도체 소자의 미세 패턴 형성 방법
US5705503A (en) 1995-05-25 1998-01-06 Goodall; Brian Leslie Addition polymers of polycycloolefins containing functional substituents
KR0178475B1 (ko) 1995-09-14 1999-03-20 윤덕용 신규한 n-비닐락탐 유도체 및 그의 중합체
RU2194295C2 (ru) 1996-03-07 2002-12-10 З Би. Эф. Гудрич Кампэни Фоторезистная композиция и полимер
KR100197673B1 (en) 1996-12-20 1999-06-15 Hyundai Electronics Ind Copolymers containing n-vinyllactam derivatives, preparation methods thereof and photoresists therefrom
KR100265597B1 (ko) 1996-12-30 2000-09-15 김영환 Arf 감광막 수지 및 그 제조방법
KR100376984B1 (ko) 1998-04-30 2003-07-16 주식회사 하이닉스반도체 포토레지스트중합체및이를이용한미세패턴의형성방법
US6235447B1 (en) 1998-10-17 2001-05-22 Hyundai Electronics Industries Co., Ltd. Photoresist monomers, polymers thereof, and photoresist compositions containing the same
KR100400291B1 (ko) 1998-11-27 2004-02-05 주식회사 하이닉스반도체 신규의포토레지스트용단량체,그의공중합체및이를이용한포토레지스트조성물
KR100362937B1 (ko) 1998-12-31 2003-10-04 주식회사 하이닉스반도체 신규의포토레지스트가교제,이를포함하는포토레지스트중합체및포토레지스트조성물
JP3906037B2 (ja) 2001-04-20 2007-04-18 株式会社東芝 半導体装置の製造方法
US6696365B2 (en) * 2002-01-07 2004-02-24 Applied Materials, Inc. Process for in-situ etching a hardmask stack
KR100487537B1 (ko) * 2002-08-22 2005-05-03 삼성전자주식회사 포토마스크 제조방법
TWI335615B (en) * 2002-12-27 2011-01-01 Hynix Semiconductor Inc Method for fabricating semiconductor device using arf photolithography capable of protecting tapered profile of hard mask
KR100583103B1 (ko) * 2002-12-31 2006-05-23 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US7078351B2 (en) * 2003-02-10 2006-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Photoresist intensive patterning and processing
KR100540475B1 (ko) * 2003-04-04 2006-01-10 주식회사 하이닉스반도체 미세 패턴 형성이 가능한 반도체 장치 제조 방법
TWI312536B (en) * 2003-07-23 2009-07-21 Nanya Technology Corporatio Method for fabricating semiconductor device having stack-gate structure
US7291446B2 (en) * 2004-03-17 2007-11-06 Tokyo Electron Limited Method and system for treating a hard mask to improve etch characteristics
KR100694412B1 (ko) 2006-02-24 2007-03-12 주식회사 하이닉스반도체 반도체소자의 미세패턴 형성방법
KR100744683B1 (ko) 2006-02-27 2007-08-01 주식회사 하이닉스반도체 반도체 소자 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930001301A (ko) * 1991-06-10 1993-01-16 김광호 반도체 패턴 형성방법
JP2002217170A (ja) 2001-01-16 2002-08-02 Semiconductor Leading Edge Technologies Inc 微細パターンの形成方法、半導体装置の製造方法および半導体装置
JP2004303870A (ja) 2003-03-31 2004-10-28 Toshiba Corp 微細パターン形成方法
KR20050052658A (ko) * 2003-11-28 2005-06-03 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100861212B1 (ko) 2006-02-24 2008-09-30 주식회사 하이닉스반도체 반도체소자의 미세패턴 형성방법
US7745339B2 (en) 2006-02-24 2010-06-29 Hynix Semiconductor Inc. Method for forming fine pattern of semiconductor device
US7754591B2 (en) 2006-02-24 2010-07-13 Hynix Semiconductor Inc. Method for forming fine pattern of semiconductor device

Also Published As

Publication number Publication date
CN101026087A (zh) 2007-08-29
CN100550289C (zh) 2009-10-14
US7754591B2 (en) 2010-07-13
US20070202671A1 (en) 2007-08-30

Similar Documents

Publication Publication Date Title
KR100694412B1 (ko) 반도체소자의 미세패턴 형성방법
US9911646B2 (en) Self-aligned double spacer patterning process
US9831117B2 (en) Self-aligned double spacer patterning process
US8835321B2 (en) Method for forming fine patterns of a semiconductor device
US7314810B2 (en) Method for forming fine pattern of semiconductor device
US7745339B2 (en) Method for forming fine pattern of semiconductor device
US9153458B2 (en) Methods of forming a pattern on a substrate
US20110124196A1 (en) Method for forming fine pattern in semiconductor device
KR100942078B1 (ko) 반도체 소자의 미세 패턴 형성 방법
JP2008258565A (ja) 半導体素子の微細パターン形成方法
JP2009163203A (ja) 半導体素子のパターン形成方法
JP5014276B2 (ja) 半導体素子の微細パターン形成方法
US11854806B2 (en) Method for pattern reduction using a staircase spacer
US8597530B2 (en) Method of forming semiconductor device
US8227176B2 (en) Method for forming fine pattern in semiconductor device
KR20090049524A (ko) 스페이서를 이용한 반도체소자의 미세 패턴 형성 방법
KR20110119896A (ko) 비휘발성 메모리 장치 제조 방법
KR20070003336A (ko) 반도체 소자의 미세 패턴 형성 방법
JP2010199519A (ja) パターン形成方法
JP2008091720A (ja) 半導体装置の製造方法
KR20090000882A (ko) 반도체소자의 미세 패턴 형성방법
KR20090044834A (ko) 반도체 소자의 패턴 형성 방법
JP2006059944A (ja) 電子デバイス及び微細幅パターンの形成方法
KR20090125634A (ko) 스페이서를 이용한 반도체 소자의 패턴 형성방법
KR20090125636A (ko) 스페이서를 이용한 반도체 소자의 미세 패턴 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120222

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee