JP2008258565A - 半導体素子の微細パターン形成方法 - Google Patents

半導体素子の微細パターン形成方法 Download PDF

Info

Publication number
JP2008258565A
JP2008258565A JP2007261783A JP2007261783A JP2008258565A JP 2008258565 A JP2008258565 A JP 2008258565A JP 2007261783 A JP2007261783 A JP 2007261783A JP 2007261783 A JP2007261783 A JP 2007261783A JP 2008258565 A JP2008258565 A JP 2008258565A
Authority
JP
Japan
Prior art keywords
film
pattern
forming
etching
auxiliary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007261783A
Other languages
English (en)
Inventor
Woo Yung Jung
宇 榮 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2008258565A publication Critical patent/JP2008258565A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】微細パターンの形成工程を削減でき、量産時の製造コスト低減に有効な半導体素子の微細パターン形成方法を提供する。
【解決手段】半導体基板１００上に、図１Ｅまでの工程の第１補助パターン(108)、下部反射防止パターン(BARC; 106a)、第２補助パターン(112a)をエッチングマスクとしてハードマスク膜(104)をエッチングして所要のラインとスペーサを有するハードマスクパターン(104c)を形成する（図１Ｆ参照）。その後、第１補助パターン(108)などを除去し、ハードマスクパターン(104c)からなる微細パターンを形成する。続く図１Ｇの工程でハードマスクパターン(104c)をエッチングマスクとしてエッチング対象膜(102)をエッチングしてエッチング対象パターン(102a)を形成してからハードマスクパターン(104c)を除去する。第１，第２補助パターン(108，112a)の形成工程のみで微細パターンを形成することで、所要の臨界寸法(CD)を有する微細パターンを形成でき、工程を削減する。
【選択図】 図１Ｇ

Description

本発明は、半導体素子の微細パターン形成方法に関するものである。
素子の高集積化に伴って線幅もますます小さく縮小化される傾向にあり、それを実現するには種々の工程を要する。具体例を挙げれば、微細パターンを形成するためのハードマスクパターンを形成するためには、数工程からなるマスク形成工程とDEET(Double Exposure Etch Tech)方法またはスペーサ(spacer)形成工程などを実施する必要がある。
以上のような工程を実施する微細パターン形成方法は、全体的に工程数を増加させるだけでなく、素子量産時の製造コストを高くする原因となる。
そこで、本発明の目的は、微細パターンの形成工程を削減でき、量産時の製造コスト低減に有効な半導体素子の微細パターン形成方法を提供するものである。
本発明に係る代表的な半導体素子の微細パターン形成方法は、半導体基板上に、エッチング対象膜、ハードマスク膜、下部の反射防止膜及びシリコンが含まれた第１フォトレジストパターンを形成する工程と、前記第１フォトレジストパターンの表面に有機膜を形成する工程と、前記下部の反射防止膜と有機膜の上にシリコンが含まれた第２フォトレジスト膜を形成する工程と、前記第２フォトレジスト膜が前記第１フォトレジストパターンの間の前記下部の反射防止膜の上に残留され、第２フォトレジストパターンになるように第１エッチング工程を実施する工程と、前記第１フォトレジストパターンの上部と前記第１及び第２フォトレジストパターンの間の前記有機膜と前記有機膜の下部に形成された前記下部の反射防止膜を除去する工程と、前記第１及び第２フォトレジストパターンをエッチングマスクとする第２エッチング工程で前記ハードマスク膜をエッチングしてハードマスクパターンを形成する工程と、前記ハードマスクパターンをエッチングマスクとする第３のエッチング工程で前記エッチング対象膜をエッチングする工程と、を含むことを特徴とする。
本発明の半導体素子の微細パターン形成方法によれば、第１補助パターンと第２補助パターン形成工程のみで微細パターンを形成することで所要の臨界寸法を有する微細パターンを形成できる。また、微細パターンを形成するためにDEET方法やスペーサ形成工程の実施を不要とし、従来工程を大幅に削減でき、製造時間の短縮で製造コストの低減に有効である。さらに、第１補助パターンと第２補助パターンを同一のエッチング選択比を有する物質で形成することで、第１補助パターンと第２補助パターンを用いたエッチング工程時の均一のエッチングパターンが形成され、互いに異なる物質で形成された第１補助パターンと第２補助パターンを用いてエッチング工程を実施する場合に比べて、さらにエッチングが容易である。
以下、本発明に係る半導体素子の微細パターン形成方法についてその好適な実施形態を図面を参照して詳記する。
≪第１実施形態≫
図１（Ａ）〜（Ｇ）は、第１実施形態による半導体素子の微細パターン形成方法を工程順に示す素子断面図を示し、セルゲート領域に限定して各工程が実施される。
まず、図１（Ａ）に示す工程においては、半導体基板(100)の上部にエッチング対象膜(102)を形成する。このとき、エッチング対象膜(102)は、絶縁膜、導電膜または層間絶縁膜などの膜質からなる。エッチング対象膜(102)の上部にハードマスク膜(104)及び下部の反射防止膜(Bottom Anti Reflective Coating; BARC; 106)を形成する。ハードマスク膜(104)は、アモルファスカーボン(amorphous carbon)膜(104a)及びシリコン酸化窒化膜(SiON;104b)が積層された構造で形成し、下部の反射防止膜(BARC; 106)は、シリコン(Si)が含まれた下部の反射防止膜(BARC)でも形成することができる。
その後、下部の反射防止膜(BARC; 106)の上部に第１補助パターン(108)を形成する。第１補助パターン(108)は、フォトレジスト膜またはシリコン(Si)が含まれたフォトレジスト膜で形成する。また、第１補助パターン(108)の臨界寸法(Critical Dimension; CD)は、最終の工程で形成された微細パターンのピッチ(pitch)の半分程度になるようにする。
つぎに、図１（Ｂ）に示す工程においては、第１補助パターン(108)の表面に絶縁膜(110)を形成する。絶縁膜(110)は、シリコン(Si)が含まれた有機(Orgarnic)膜またはシリコン(Si)が含んでいない有機膜で形成する。ここで、シリコン(Si)が含んでいない有機膜は、アモルファスカーボン膜で形成することが望ましい。絶縁膜(110)の形成工程時の第１補助パターン(108)の表面にのみ形成されることができるが、下部の反射防止膜(BARC; 106)と第1の補助パターン(108)の上部の表面にも形成することができる。ここで、絶縁膜(110)は、後続の工程で形成される第２補助膜(112)と第１補助パターン(108)物質に対してエッチング選択比を有する物質を用いることにより後続の工程である絶縁膜(110)の除去工程時の第１補助パターン(108)及び第２補助パターン(112a)が損傷することなく十分に除去され得る。第１補助パターン(108)の側面に蒸着された絶縁膜(110)の厚さは、最終の工程で形成された微細パターンのピッチの半分程度になるようにする。
つぎに、図１（Ｃ）に示す工程においては、第１補助パターン(108)の間が満たされるように、下部の反射防止膜(BARC; 106)と絶縁膜(110)の上部に第２補助膜(112)を形成する。第２補助膜(112)は、フォトレジスト膜またはシリコン(Si)が含まれたフォトレジスト膜で形成する。これにより、第２補助膜(112)は絶縁膜(110)とエッチング選択比を有する。
つぎに、図１（Ｄ）に示す工程においては、エッチング工程で絶縁膜(110)の上部が露出されるまで第２補助膜(112)をエッチングして第２補助パターン(112a)を形成する。エッチング工程は、エッチバック(etchback)工程で実施する。第２補助膜(112)の除去工程時の絶縁膜(110)間に形成された第２補助膜(112)は、第１補助パターン(108)の高さまで残留するようにする。第２補助膜(112)エッチング工程時の第２補助膜(112)は、絶縁膜(110)に対しエッチング選択比を有する。これにより、第１補助パターン(108)と第2の補助パターン(112a)は、同一のエッチング選択比を有する物質で形成される。
つぎに、図１（Ｅ）に示す工程においては、第２補助膜(112)エッチング工程で露出された絶縁膜(110)と第１補助パターン(108)及び第２補助パターン(112a)の間に形成された絶縁膜(110)と絶縁膜(110)の下部に形成された下部の反射防止膜(BARC;106)を除去し、第１補助パターン(108)と第２補助パターン(112a)の下部にのみ下部の反射防止膜(BARC; 106)が残留するようにする。これにより、下部反射防止パターン(BARC; 106a)が形成される。絶縁膜(110)は、乾式エッチング工程で除去する。図１（Ｂ）の工程で示したように、絶縁膜(110)の形成工程時の絶縁膜(110)が下部の反射防止膜(BARC; 106)の上部にも形成される場合、絶縁膜(110)の除去工程時の絶縁膜(110)が第２補助パターン(112a)の下部にも残留する。
従って、絶縁膜(110)の除去工程時の絶縁膜(110)は、第１補助パターン(108)物質と第２補助パターン(112a)物質に対してエッチング選択比を有し、下部の反射防止膜(BARC; 106)とは、同一のエッチング選択比を有する。このように第１補助パターン(108)の間に第２補助パターン(112a)を形成することにより所望のピッチを有することができる。
つぎに、図１（Ｆ）に示す工程においては、第１補助パターン(108)、下部反射防止パターン(BARC; 106a)及び第２補助パターン(112a)をエッチングマスクとしてハードマスク膜(104)をエッチングして所望のライン(line)及びスペース(space)を有するハードマスクパターン(104c)を形成する。ハードマスク膜(104)は乾式エッチング工程で除去する。第１補助パターン(108)と第２補助パターン(112a)を同一のエッチング選択比を有する物質で形成することにより、ハードマスク膜(104)のエッチング工程時のエッチング工程が容易であり、均一のハードマスクパターン(104c)を形成することができる。言い換えれば、同一のエッチング選択比を有する物質で形成された第１補助パターン(108)と第２補助パターン(112a)を用いてハードマスク膜(104)をエッチングすることが互いに異なる物質で形成された第１補助パターン(108)と第2の補助パターン(112a)を用いてハードマスク膜(104)をエッチングすることより、さらにエッチング工程が容易である。
その後、第１補助パターン(108)、下部反射防止パターン(BARC; 106a)及び第２補助パターン(112a)を除去し、ハードマスクパターン(104c)からなる微細パターンを形成する。
つぎに、図１（Ｇ）に示す工程においては、所望のライン及びスペースを有するハードマスクパターン(104c)をエッチングマスクとしてエッチング対象膜(102)をエッチングしてエッチング対象パターン(102a)を形成する。その後、ハードマスクパターン(104c)を除去する。
上記のように、第１補助パターン(108)と第２補助パターン(112a)の形成工程のみで微細パターンを形成することにより、所望の臨界寸法(CD)を有する微細パターンを形成することができる。また、微細パターンを形成するために、これまで用いたDEET(DoubleExposure Etch Tech)方法やスペーサ形成工程を実施しないことにより、工程の段階を短縮することができる。これにより、素子の量産費用を減少させることができる。
また、第１補助パターン(108)と第２補助パターン(112a)を同一のエッチング選択比を有する物質で形成することにより、第１補助パターン(108)と第２補助パターン(112a)を用いたエッチング工程時の均一のエッチングパターンが形成され、互いに異なる物質で形成された第１補助パターン(108)と第２補助パターン(112a)を用いてエッチング工程を実施する時より、さらにエッチングが容易である。
≪第２実施形態≫
つぎに、ナンドフラッシュメモリ素子の製造方法に適用した場合の第２実施形態について説明する。
図２（Ａ）〜（Ｈ）は、この第２実施形態による半導体素子の微細パターン形成方法の工程順を示す断面図である。
まず、図２（Ａ）に示す工程において、セルゲート領域(A)、選択トランジスタ(selective transistor)領域(B)及び周辺回路領域(C)が定義された半導体基板(200)の上部にエッチング対象膜(202)を形成する。エッチング対象膜(202)は、タングステンシリサイド(WSix)膜で形成するが、タングステンシリサイド膜(WSix)膜と半導体基板(200)の間にはトンネル絶縁膜、フローティングゲート用の第１導電膜、誘電体膜及びコントロールゲート用の第2の導電膜が積層された構造で形成される。
その後、エッチング対象膜(202)の上部にハードマスク膜(204)及び下部の反射防止膜(BARC;206)を形成する。ハードマスク膜(204)は、アモルファスカーボン膜(204a)及びシリコン酸化窒化膜(SiON; 204b)が積層された構造で形成し、下部の反射防止膜(BARC; 206)はシリコン(Si)が含まれた下部の反射防止膜(BARC)でも形成することができる。
続いて、下部の反射防止膜(BARC; 206)の上部に第1の補助パターン(208)を形成する。その際、第１補助パターン(208)はフォトレジスト膜またはシリコン(Si)が含まれたフォトレジスト膜で形成する。第１補助パターン(208)の臨界寸法(CD)は最終の工程で形成された微細パターンのピッチの半分程度になるようにする。
つぎに、図１（Ｂ）に示す工程においては、下部の反射防止膜(BARC; 206)と第１補助パターン(208)の上部の表面に絶縁膜(210)を形成する。絶縁膜(210)は、シリコン(Si)が含まれた有機膜またはシリコン(Si)が含んでいない有機膜で形成する。ここで、シリコン(Si)が含んでいない有機膜は、アモルファスカーボン膜で形成することが望ましい。絶縁膜(210)の形成工程時の第1の補助パターン(208)の表面にのみ形成されることができるが、下部の反射防止膜(BARC; 206)と第１補助パターン(208)の上部の表面にも形成することができる。ここで、絶縁膜(210)は、後続の工程で形成される第2の補助膜(212)と第１補助パターン(208)物質に対してエッチング選択比を有する物質を用いることにより、後続の工程である絶縁膜(210)の除去工程時の第１補助パターン(208)及び第２補助パターン(212a)が損傷することなく十分に除去されることができる。第１補助パターン(208)の側面に蒸着された絶縁膜(210)の厚さは、最終の工程で形成された微細パターンのピッチの半分程度になるようにする。
つぎに、図１（Ｃ）に示す工程においては、第１補助パターン(208)の間が満たされるように、下部の反射防止膜(BARC; 206)と絶縁膜(210)の上部に第２補助膜(212)を形成する。第２補助膜(212)は、フォトレジスト膜またはシリコン(Si)が含まれたフォトレジスト膜で形成する。これにより、第２補助膜(212)は絶縁膜(210)とエッチング選択比を有する。
つぎに、図１（Ｄ）に示す工程においては、選択トランジスタ領域(B)と周辺回路領域(C)がオープンされるようにセルゲート領域(A)の第２補助膜(212)の上部にフォトレジストパターン(図示せず)を形成する。選択トランジスタ領域(B)と周辺回路領域(C)がオープンされるようにフォトレジストパターンを形成することは、選択トランジスタ領域(B)と周辺回路領域(C)には微細パターンが形成される必要がないため、フォトレジストパターンを用いて選択トランジスタ領域(B)と周辺回路領域(C)に形成された第２補助膜(212)を除去するためである。
その後、フォトレジストパターンをエッチングマスクとして選択トランジスタ領域(B)と周辺回路領域(C)に形成された第2の補助膜(212)をエッチングする。その際、エッチング工程時のハードマスク膜(204)の一つであるシリコン酸化窒化膜(SiON;204b)の上部が損失するのを防止するために、下部の反射防止膜(BARC; 206)をエッチング停止膜として第２補助膜(212)を乾式エッチング工程で除去する。その後、フォトレジストパターンを除去する。
つぎに、図１（Ｅ）に示す工程においては、エッチング工程で絶縁膜(210)の上部が露出されるまでセルゲート領域(A)に形成された第2の補助膜(212)をエッチングし、セルゲート領域(A)に第２補助パターン(212a)を形成する。この時、エッチング工程は、エッチバック工程で実施する。セルゲート領域(A)に形成された第２補助膜(212)エッチング工程時の絶縁膜(210)の間に形成された第２補助膜(212)は、第１補助パターン(208)の高さまで残留するようにし、選択トランジスタ領域(B)に形成された第2の補助膜(212)も絶縁膜(210)の上部が露出されるまで除去する。第２補助膜(212)エッチング工程時の第２補助膜(212)は、絶縁膜(210)に対してエッチング選択比を有する。従って、第１補助パターン(208)と第２補助パターン(212a)は、同一のエッチング選択比を有する物質で形成される。
つぎに、図１（Ｆ）に示す工程においては、第２補助膜(212)のエッチング工程で露出された絶縁膜(210)と第１補助パターン(208)及び第２補助パターン(212a)の間に形成された絶縁膜(210)と絶縁膜(210)の下部に形成された下部の反射防止膜(BARC;206)を除去し、第１補助パターン(208)と第２補助パターン(212a)の下部にのみ下部の反射防止膜(BARC; 206)が残留するようにする。これにより、下部反射防止パターン(BARC; 206a)が形成される。この時、絶縁膜(210)は、乾式エッチング工程で除去する。図２（Ｂ）の工程で示したように、絶縁膜(210)の形成工程時の絶縁膜(210)が下部の反射防止膜(BARC; 206)の上部にも形成される場合、絶縁膜(210)の除去工程時の絶縁膜(210)が第２補助パターン(212a)の下部にも残留する。
従って、絶縁膜(210)の除去工程時の絶縁膜(210)は、第１補助パターン(208)物質と第２補助パターン(212a)物質に対してエッチング選択比を有し、下部の反射防止膜(BARC; 206)とは同一のエッチング選択比を有する。このように第１補助パターン(208)の間に第２補助パターン(212a)を形成することにより、所望のピッチを有することができる。セルゲート領域(A)に形成された絶縁膜(210)及び下部の反射防止膜(BARC; 206)の除去工程時の選択トランジスタ領域(B)及び周辺回路領域(C)に形成された絶縁膜(210)及び下部の反射防止膜(BARC; 206)も除去する。
つぎに、図１（Ｇ）に示す工程においては、第１補助パターン(208)、下部反射防止パターン(BARC; 206a)及び第２補助パターン(212a)をエッチングマスクとしてハードマスク膜(204)をエッチングし、所望のライン及びスペースを有するハードマスクパターン(204c)を形成する。その際、ハードマスク膜(204)は、乾式エッチング工程で除去する。第１補助パターン(208)と第２補助パターン(212a)を同一のエッチング選択比を有する物質で形成することにより、ハードマスク膜(204)のエッチング工程時のエッチング工程が容易であり、均一のハードマスクパターン(204c)を形成することができる。言い換えれば、同一のエッチング選択比を有する物質で形成された第１補助パターン(208)と第２補助パターン(212a)を用いてハードマスク膜(204)をエッチングすることが互いに異なる物質で形成された第１補助パターン(208)と第2の補助パターン(212a)を用いてハードマスク膜(204)をエッチングすることより、さらにエッチング工程が容易である。
その後、第１補助パターン(208)、下部反射防止パターン(BARC; 206a)及び第２補助パターン(212a)を除去し、ハードマスクパターン(204c)からなる微細パターンを形成する。
そして、図２（Ｈ）の工程に示すように、所望のライン及びスペースを有するハードマスクパターン(204c)をエッチングマスクとしてエッチング対象膜(202)をエッチングしてエッチング対象パターン(202a)を形成する。その際、エッチング対象膜(202)のエッチング工程時のエッチング対象膜(202)と半導体基板(200)の間に形成されたトンネル絶縁膜、フローティングゲート用の第1の導電膜、誘電体膜及びコントロールゲート用の第２導電膜も共にエッチングされてゲートを形成する。その後、ハードマスクパターン(204c)を除去する。
以上説明したように、第２実施形態においては、第１補助パターン(208)と第２補助パターン(212a)の形成工程のみで微細パターンを形成することにより、所望の臨界寸法(CD)を有する微細パターンを形成することができる。また、微細パターンを形成するために、これまで用いたDEET方法やスペーサ形成工程を実施しないことにより、工程の段階を短縮することができる。これにより、素子の量産費用を減少させることができる。
また、第１補助パターン(208)と第２補助パターン(212a)を同一のエッチング選択比を有する物質で形成することにより、第１補助パターン(208)と第２補助パターン(212a)を用いたエッチング工程時の均一のエッチングパターンが形成され、互いに異なる物質で形成された第１補助パターン(208)と第２補助パターン(212a)を用いてエッチング工程を実施するときにさらにエッチングが容易となる。
本発明の技術思想は、上記望ましい実施形態によって具体的に記述されたが、それら実施形態はあくまで説明のためのものであり、その制限のためのものでないことに周知しなければならない。また、本発明の技術分野において通常の専門家であれば、本発明の技術思想の範囲内で多様な実施例が可能であることを理解することができるものである。
本発明の第１実施形態による半導体素子の微細パターン形成方法を説明するために示した断面図である。 本発明の第１実施形態による半導体素子の微細パターン形成方法を説明するために示した断面図である。 本発明の第１実施形態よる半導体素子の微細パターン形成方法を説明するために示した断面図である。 本発明の第１実施形態による半導体素子の微細パターン形成方法を説明するために示した断面図である。 本発明の第１実施形態による半導体素子の微細パターン形成方法を説明するために示した断面図である。 本発明の第１実施形態による半導体素子の微細パターン形成方法を説明するために示した断面図である。 本発明の第１実施例による半導体素子の微細パターン形成方法を説明するために示した断面図である。 本発明の第２実施形態による半導体素子の微細パターン形成方法を説明するために示した断面図である。 本発明の第２実施形態による半導体素子の微細パターン形成方法を説明するために示した断面図である。 本発明の第２実施形態による半導体素子の微細パターン形成方法を説明するために示した断面図である。 本発明の第２実施形態による半導体素子の微細パターン形成方法を説明するために示した断面図である。 本発明の第２実施形態よる半導体素子の微細パターン形成方法を説明するために示した断面図である。 本発明の第２実施形態による半導体素子の微細パターン形成方法を説明するために示した断面図である。 本発明の第２実施形態による半導体素子の微細パターン形成方法を説明するために示した断面図である。 本発明の第２実施形態による半導体素子の微細パターン形成方法を説明するために示した断面図である。
符号の説明
100, 200 半導体基板
102, 202 エッチング対象膜
102a, 202a エッチング対象パターン
104, 204 ハードマスク膜
104a, 204a アモルファスカーボン膜
104b, 204b シリコン酸化窒化膜
104c, 204c ハードマスクパターン
106, 206 下部の反射防止膜
106a, 206a 下部の反射防止膜パターン
108, 208 第１補助パターン
110, 210 絶縁膜
112, 212 第２補助膜
112a, 212a 第２補助パターン

Claims (52)

  1. 半導体基板上に、エッチング対象膜、ハードマスク膜、下部の反射防止膜及びシリコンが含まれた第１フォトレジストパターンを形成する工程と、
    前記第１フォトレジストパターンの表面に有機膜を形成する工程と、
    前記下部の反射防止膜と有機膜の上にシリコンが含まれた第２フォトレジスト膜を形成する工程と、
    前記第２フォトレジスト膜が前記第１フォトレジストパターンの間の前記下部の反射防止膜の上に残留され、第２フォトレジストパターンになるように第１エッチング工程を実施する工程と、
    前記第１フォトレジストパターンの上部と前記第１及び第２フォトレジストパターンの間の前記有機膜と前記有機膜の下部に形成された前記下部の反射防止膜を除去する工程と、
    前記第１及び第２フォトレジストパターンをエッチングマスクとする第２エッチング工程で前記ハードマスク膜をエッチングしてハードマスクパターンを形成する工程と、
    前記ハードマスクパターンをエッチングマスクとする第３のエッチング工程で前記エッチング対象膜をエッチングする工程と、
    を含むことを特徴とする半導体素子の微細パターン形成方法。
  2. セルゲート領域、選択トランジスタ領域及び周辺回路領域が定義された半導体基板の上部にエッチング対象膜、ハードマスク膜、下部の反射防止膜及びシリコンが含まれた第１のフォトレジストパターンを形成する工程と、
    前記第１フォトレジストパターンの表面に有機膜を形成する工程と、
    前記下部の反射防止膜と有機膜の上にシリコンが含まれた第２フォトレジスト膜を形成する工程と、
    前記選択トランジスタ領域及び周辺回路領域に形成された前記第２フォトレジスト膜を除去する工程と、
    前記セルゲート領域に形成された前記第２フォトレジスト膜が前記第１フォトレジストパターンの間の前記下部の反射防止膜の上に残留され、第２フォトレジストパターンになるように第１エッチング工程を実施する工程と、
    前記セルゲート領域で前記第１のフォトレジストパターンの上部と前記第１及び第２フォトレジストパターンの間の前記有機膜と前記有機膜の下部に形成された前記下部の反射防止膜を除去する工程と、
    前記第１及び第２フォトレジストパターンをエッチングマスクとする第２エッチング工程で前記ハードマスク膜をエッチングしてハードマスクパターンを形成する工程と、
    前記ハードマスクパターンをエッチングマスクとする第３エッチング工程で前記エッチング対象膜をエッチングする工程と、
    を含むことを特徴とする半導体素子の微細パターン形成方法。
  3. 前記エッチング対象膜は、絶縁膜、導電膜または層間絶縁膜の膜質からなる請求項１に記載の半導体素子の微細パターン形成方法。
  4. 前記エッチング対象膜は、タングステンシリサイド(WSix)膜で形成する請求項２に記載の半導体素子の微細パターン形成方法。
  5. 前記エッチング対象膜と半導体基板の間には、トンネル絶縁膜、フローティングゲート用の第１導電膜、誘電体膜及びコントロールゲート用の第２導電膜が積層された構造に形成される請求項２に記載の半導体素子の微細パターン形成方法。
  6. 前記ハードマスク膜は、アモルファスカーボン膜及びシリコン酸化窒化膜が積層された構造で形成する請求項１または２に記載の半導体素子の微細パターン形成方法。
  7. 前記第１フォトレジストパターンの臨界寸法は、最終の工程で形成された微細パターンのピッチの半分程度になるようにする請求項１または２に記載の半導体素子の微細パターン形成方法。
  8. 前記有機膜形成工程時の前記有機膜は、アモルファスカーボン膜で形成する請求項１または２に記載の半導体素子の微細パターン形成方法。
  9. 前記有機膜形成工程時の前記有機膜は、前記下部の反射防止膜の上部にも形成可能な請求項１または２に記載の半導体素子の微細パターン形成方法。
  10. 前記有機膜は、前記第２フォトレジスト膜と第１のフォトレジストパターン物質に対してエッチング選択比を有する物質で形成する請求項１または２に記載の半導体素子の微細パターン形成方法。
  11. 前記有機膜は、前記下部の反射防止膜と同一のエッチング選択比を有する請求項１または２に記載の半導体素子の微細パターン形成方法。
  12. 前記第１フォトレジストパターンの側面に蒸着された前記有機膜の膜厚は、最終の工程で形成された微細パターンのピッチの半分程度になるようにする請求項１または２に記載の半導体素子の微細パターン形成方法。
  13. 前記選択トランジスタ領域及び周辺回路領域に形成された前記第２フォトレジスト膜の除去工程時の前記下部の反射防止膜をエッチング停止膜として乾式エッチング工程で除去する請求項２に記載の半導体素子の微細パターン形成方法。
  14. 前記第２フォトレジスト膜は、エッチバック工程でエッチングする請求項１に記載の半導体素子の微細パターン形成方法。
  15. 前記セルゲート領域に形成された前記第２フォトレジスト膜のエッチング工程時の前記選択トランジスタ領域に残留する前記第２フォトレジスト膜も除去される請求項２に記載の半導体素子の微細パターン形成方法。
  16. 前記選択トランジスタ領域に残留する前記第２フォトレジスト膜は、エッチバック工程でエッチングする請求項１５に記載の半導体素子の微細パターン形成方法。
  17. 前記第１エッチング工程時の前記第２フォトレジストパターンは、前記第１フォトレジストパターンの高さまで残留する請求項１または２に記載の半導体素子の微細パターン形成方法。
  18. 前記有機膜は、乾式エッチング工程で除去する請求項１に記載の半導体素子の微細パターン形成方法。
  19. 前記有機膜の除去工程時の前記有機膜は、前記第１フォトレジストパターン物質と第２フォトレジスト膜に対してエッチング選択比を有する請求項１または２に記載の半導体素子の微細パターン形成方法。
  20. 前記セルゲート領域に形成された前記有機膜と下部の反射防止膜の除去工程時の前記選択トランジスタ領域及び周辺回路領域に形成された前記有機膜と下部の反射防止膜も除去される請求項２に記載の半導体素子の微細パターン形成方法。
  21. 前記選択トランジスタ領域及び周辺回路領域に形成された前記有機膜と下部の反射防止膜は乾式エッチング工程で除去する請求項２０に記載の半導体素子の微細パターン形成方法。
  22. 前記下部の反射防止膜の上部に形成された前記有機膜は、前記有機膜の除去工程時の前記第１フォトレジストパターンと第２フォトレジストパターンの下部に残留する請求項９に記載の半導体素子の微細パターン形成方法。
  23. 前記第２フォトレジストパターンは、前記第１フォトレジストパターンの間に形成される請求項１または２に記載の半導体素子の微細パターン形成方法。
  24. 前記第２エッチング工程は、乾式エッチング工程で実施する請求項１または２に記載の半導体素子の微細パターン形成方法。
  25. 前記第３エッチング工程時の前記エッチング対象膜と半導体基板の間に形成された前記トンネル絶縁膜、フローティングゲート用の第１導電膜、誘電体膜及びコントロールゲート用の第２導電膜も共にエッチングされてゲートを形成する請求項５に記載の半導体素子の微細パターン形成方法。
  26. 半導体基板上に、エッチング対象膜、ハードマスク膜、シリコンが含まれた下部の反射防止膜及び第１補助パターンを形成する工程と、
    前記第１補助パターンの表面にシリコンが含まれた有機膜を形成する工程と、
    前記シリコンが含まれた下部の反射防止膜とシリコンが含まれた有機膜の上に第２補助膜を形成する工程と、
    前記第２補助膜が前記第１補助パターンの間の前記シリコンが含まれた下部の反射防止膜の上に残留され、第２補助パターンになるように第１エッチング工程を実施する工程と、
    前記第１補助パターンの上部と前記第１及び第２補助パターンの間の前記シリコンが含まれた有機膜と前記シリコンが含まれた有機膜の下部に形成された前記シリコンが含まれた下部の反射防止膜を除去する工程と、
    前記第１及び第２補助パターンをエッチングマスクとする第のエッチング工程で前記ハードマスク膜をエッチングしてハードマスクパターンを形成する工程と、
    前記ハードマスクパターンをエッチングマスクとする第３エッチング工程で前記エッチング対象膜をエッチングする工程と、
    を含むことを特徴とする半導体素子の微細パターン形成方法。
  27. セルゲート領域、選択トランジスタ領域及び周辺回路領域が定義された半導体基板の上部にエッチング対象膜、ハードマスク膜、シリコンが含まれた下部の反射防止膜及び第１補助パターンを形成する工程と、
    前記第１補助パターンの表面にシリコンが含まれた有機膜を形成する工程と、
    前記シリコンが含まれた下部の反射防止膜とシリコンが含まれた有機膜の上に第２補助膜を形成する工程と、
    前記選択トランジスタ領域及び周辺回路領域に形成された前記第２補助膜を除去する工程と、
    前記セルゲート領域に形成された前記第２補助膜が前記第１補助パターンの間の前記シリコンが含まれた下部の反射防止膜の上に残留され、第２補助パターンになるように第１エッチング工程を実施する工程と、
    前記セルゲート領域で前記第１補助パターンの上部と前記第１及び第２補助パターンの間の前記シリコンが含まれた有機膜と前記シリコンが含まれた有機膜の下部に形成された前記シリコンが含まれた下部の反射防止膜を除去する工程と、
    前記第１及び第２補助パターンをエッチングマスクとする第２エッチング工程で前記ハードマスク膜をエッチングしてハードマスクパターンを形成する工程と、
    前記ハードマスクパターンをエッチングマスクとする第３エッチング工程で前記エッチング対象膜をエッチングする工程と、
    を含むことを特徴とする半導体素子の微細パターン形成方法。
  28. 前記エッチング対象膜は、絶縁膜、導電膜または層間絶縁膜の膜質からなる請求項２６に記載の半導体素子の微細パターン形成方法。
  29. 前記エッチング対象膜は、タングステンシリサイド(WSix)膜で形成する請求項２７に記載の半導体素子の微細パターン形成方法。
  30. 前記エッチング対象膜と半導体基板の間には、トンネル絶縁膜、フローティングゲート用の第１導電膜、誘電体膜及びコントロールゲート用の第２導電膜が積層された構造で形成される請求項２７に記載の半導体素子の微細パターン形成方法。
  31. 前記ハードマスク膜は、アモルファスカーボン(amorphous carbon)膜及びシリコン酸化窒化膜(SiON)が積層された構造で形成する請求項２６または２７に記載の半導体素子の微細パターン形成方法。
  32. 前記第１補助膜は、フォトレジスト膜で形成する請求項２６または２７に記載の半導体素子の微細パターン形成方法。
  33. 前記第１補助パターンの臨界寸法は、最終の工程で形成された微細パターンのピッチの半分程度になるようにする請求項２６または２７に記載の半導体素子の微細パターン形成方法。
  34. 前記シリコンが含まれた有機膜は、前記第２補助膜と第１補助パターン物質に対してエッチング選択比を有する物質で形成する請求項２６または２７に記載の半導体素子の微細パターン形成方法。
  35. 前記シリコンが含まれた有機膜形成工程時の前記シリコンが含まれた有機膜は、前記下部の反射防止膜の上部にも形成可能な請求項２６または２７に記載の半導体素子の微細パターン形成方法。
  36. 前記シリコンが含まれた有機膜は、前記シリコンが含まれた下部の反射防止膜と同一のエッチング選択比を有する請求項２６または２７に記載の半導体素子の微細パターン形成方法。
  37. 前記第１補助パターンの側面に蒸着された前記シリコンが含まれた有機膜の膜厚は、最終の工程で形成された微細パターンのピッチの半分程度になるようにする請求項２６または２７に記載の半導体素子の微細パターン形成方法。
  38. 前記第２補助膜は、フォトレジスト膜で形成する請求項２６または２７に記載の半導体素子の微細パターン形成方法。
  39. 前記選択トランジスタ領域及び周辺回路領域に形成された前記第２補助膜の除去工程時の前記シリコンが含まれた下部の反射防止膜をエッチング停止膜として乾式エッチング工程で除去する請求項２７に記載の半導体素子の微細パターン形成方法。
  40. 前記第２補助膜は、エッチバック(etchback)工程でエッチングする請求項２６に記載の半導体素子の微細パターン形成方法。
  41. 前記セルゲート領域に形成された前記第２補助膜エッチング工程時の前記選択トランジスタ領域に残留する前記第２補助膜も除去される請求項２７に記載の半導体素子の微細パターン形成方法。
  42. 前記選択トランジスタ領域に残留する前記第２補助膜は、エッチバック工程でエッチングする請求項４１に記載の半導体素子の微細パターン形成方法。
  43. 前記第１エッチング工程時の前記第２補助パターンは、前記第１補助パターンの高さまで残留する請求項２６または２７に記載の半導体素子の微細パターン形成方法。
  44. 前記シリコンが含まれた有機膜は、乾式エッチング工程で除去する請求項２６に記載の半導体素子の微細パターン形成方法。
  45. 前記シリコンが含まれた有機膜の除去工程時の前記シリコンが含まれた有機膜は前記第１補助パターン物質と第２補助パターンに対してエッチング選択比を有する請求項２６または２７に記載の半導体素子の微細パターン形成方法。
  46. 前記セルゲート領域に形成された前記シリコンが含まれた有機膜とシリコンが含まれた下部の反射防止膜の除去工程時の前記選択トランジスタ領域及び周辺回路領域に形成された前記シリコンが含まれた有機膜とシリコンが含まれた下部の反射防止膜も除去される請求項２７に記載の半導体素子の微細パターン形成方法。
  47. 前記選択トランジスタ領域及び周辺回路領域に形成された前記シリコンが含まれた有機膜とシリコンが含まれた下部の反射防止膜は、乾式エッチング工程で除去する請求項４６に記載の半導体素子の微細パターン形成方法。
  48. 前記シリコンが含まれた下部の反射防止膜の上部に形成された前記シリコンが含まれた有機膜は前記シリコンが含まれた有機膜の除去工程時の前記第１補助パターンと第２補助パターンの下部に残留する請求項３５に記載の半導体素子の微細パターン形成方法。
  49. 前記シリコンが含まれた下部の反射防止膜とシリコンが含まれた有機膜の除去工程時の前記シリコンが含まれた下部の反射防止膜とシリコンが含まれた有機膜は、同一のエッチング選択比を有する請求項２６または２７に記載の半導体素子の微細パターン形成方法。
  50. 前記第２補助パターンは、前記第１補助パターンの間に形成される請求項２６または２７に記載の半導体素子の微細パターン形成方法。
  51. 前記第２エッチング工程は、乾式エッチング工程で実施する請求項２６または２７に記載の半導体素子の微細パターン形成方法。
  52. 前記第３エッチング工程時の前記エッチング対象膜と半導体基板の間に形成された前記トンネル絶縁膜、フローティングゲート用の第１導電膜、誘電体膜及びコントロールゲート用の第２導電膜も共にエッチングされてゲートを形成する請求項３０に記載の半導体素子の微細パターン形成方法。
JP2007261783A 2007-04-06 2007-10-05 半導体素子の微細パターン形成方法 Pending JP2008258565A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070034202A KR100822621B1 (ko) 2007-04-06 2007-04-06 반도체 소자의 미세 패턴 형성방법

Publications (1)

Publication Number Publication Date
JP2008258565A true JP2008258565A (ja) 2008-10-23

Family

ID=39571643

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007261783A Pending JP2008258565A (ja) 2007-04-06 2007-10-05 半導体素子の微細パターン形成方法

Country Status (5)

Country Link
US (1) US7892981B2 (ja)
JP (1) JP2008258565A (ja)
KR (1) KR100822621B1 (ja)
CN (1) CN101281857B (ja)
TW (1) TWI345813B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012514339A (ja) * 2008-12-31 2012-06-21 サンディスク スリーディー，エルエルシー 柱状構造のためのレジストフィーチャおよび除去可能スペーサピッチを倍増するパターニング法
US8658526B2 (en) 2008-12-31 2014-02-25 Sandisk 3D Llc Methods for increased array feature density

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100834266B1 (ko) 2007-04-25 2008-05-30 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
KR100870326B1 (ko) 2007-04-25 2008-11-25 주식회사 하이닉스반도체 반도체 소자의 하드 마스크 패턴 형성방법
US8440569B2 (en) * 2007-12-07 2013-05-14 Cadence Design Systems, Inc. Method of eliminating a lithography operation
US7759201B2 (en) * 2007-12-17 2010-07-20 Sandisk 3D Llc Method for fabricating pitch-doubling pillar structures
KR100942078B1 (ko) * 2007-12-27 2010-02-12 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
US7713818B2 (en) * 2008-04-11 2010-05-11 Sandisk 3D, Llc Double patterning method
US7981592B2 (en) * 2008-04-11 2011-07-19 Sandisk 3D Llc Double patterning method
US7786015B2 (en) 2008-04-28 2010-08-31 Sandisk 3D Llc Method for fabricating self-aligned complementary pillar structures and wiring
KR100948480B1 (ko) 2008-06-27 2010-03-17 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
CN101770940B (zh) * 2008-12-31 2012-04-18 中芯国际集成电路制造(上海)有限公司 叠层底部抗反射结构及刻蚀方法
KR101044693B1 (ko) * 2009-01-21 2011-06-28 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US8026178B2 (en) 2010-01-12 2011-09-27 Sandisk 3D Llc Patterning method for high density pillar structures
KR102366801B1 (ko) 2015-03-31 2022-02-25 삼성전자주식회사 반도체 소자의 제조 방법
US10566194B2 (en) * 2018-05-07 2020-02-18 Lam Research Corporation Selective deposition of etch-stop layer for enhanced patterning
CN114686057B (zh) * 2020-12-28 2023-06-02 中国科学院微电子研究所 一种图形化用抗反射涂层组合物及图形化方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100475272B1 (ko) 2002-06-29 2005-03-10 주식회사 하이닉스반도체 반도체소자 제조방법
KR20050067488A (ko) * 2003-12-29 2005-07-04 주식회사 하이닉스반도체 포토레지스트의 손실을 감소시킨 반도체 소자 제조방법
US7560390B2 (en) * 2005-06-02 2009-07-14 Micron Technology, Inc. Multiple spacer steps for pitch multiplication
KR100642886B1 (ko) 2005-06-27 2006-11-03 주식회사 하이닉스반도체 반도체 소자의 미세패턴 형성방법
KR100640657B1 (ko) 2005-07-25 2006-11-01 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
US7759197B2 (en) * 2005-09-01 2010-07-20 Micron Technology, Inc. Method of forming isolated features using pitch multiplication
KR20070051196A (ko) * 2005-11-14 2007-05-17 삼성전자주식회사 반도체 장치의 패턴 형성 방법
US7488685B2 (en) * 2006-04-25 2009-02-10 Micron Technology, Inc. Process for improving critical dimension uniformity of integrated circuit arrays
KR100913005B1 (ko) 2006-10-31 2009-08-20 주식회사 하이닉스반도체 마스크 패턴 형성 방법
KR100822592B1 (ko) 2007-03-23 2008-04-16 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012514339A (ja) * 2008-12-31 2012-06-21 サンディスク スリーディー，エルエルシー 柱状構造のためのレジストフィーチャおよび除去可能スペーサピッチを倍増するパターニング法
US8637389B2 (en) 2008-12-31 2014-01-28 Sandisk 3D Llc Resist feature and removable spacer pitch doubling patterning method for pillar structures
US8658526B2 (en) 2008-12-31 2014-02-25 Sandisk 3D Llc Methods for increased array feature density

Also Published As

Publication number Publication date
US20080248654A1 (en) 2008-10-09
CN101281857A (zh) 2008-10-08
CN101281857B (zh) 2010-09-29
TW200841396A (en) 2008-10-16
KR100822621B1 (ko) 2008-04-16
TWI345813B (en) 2011-07-21
US7892981B2 (en) 2011-02-22

Similar Documents

Publication Publication Date Title
JP2008258565A (ja) 半導体素子の微細パターン形成方法
JP5013082B2 (ja) 半導体素子の微細パターン形成方法
KR100822622B1 (ko) 반도체 소자의 미세 패턴 형성방법
JP5014276B2 (ja) 半導体素子の微細パターン形成方法
US8110340B2 (en) Method of forming a pattern of a semiconductor device
KR100784062B1 (ko) 반도체 소자의 미세 패턴 형성방법
US7879729B2 (en) Method of forming a micro pattern of a semiconductor device
US7384874B2 (en) Method of forming hardmask pattern of semiconductor device
JP2009170661A (ja) 半導体装置の製造方法
JP2006190939A (ja) 半導体素子の製造方法
US8143163B2 (en) Method for forming pattern of semiconductor device
US20110300712A1 (en) Methods of Forming a Photoresist Pattern Using Plasma Treatment of Photoresist Patterns
US7955985B2 (en) Method of forming micro pattern of semiconductor device
JP2009124102A (ja) フラッシュメモリ素子の製造方法
KR20070113604A (ko) 반도체 소자의 미세패턴 형성방법
CN115206979A (zh) 存储器组件及其制造方法
KR20060118734A (ko) 플래시 메모리 소자의 제조 방법
KR20090055796A (ko) 반도체 소자의 제조 방법
JP2008218977A (ja) フラッシュメモリ素子の製造方法
KR20100039565A (ko) 반도체 소자의 제조 방법