KR101044693B1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR101044693B1
KR101044693B1 KR1020090005064A KR20090005064A KR101044693B1 KR 101044693 B1 KR101044693 B1 KR 101044693B1 KR 1020090005064 A KR1020090005064 A KR 1020090005064A KR 20090005064 A KR20090005064 A KR 20090005064A KR 101044693 B1 KR101044693 B1 KR 101044693B1
Authority
KR
South Korea
Prior art keywords
etching mask
etching
layer
film
pattern
Prior art date
Application number
KR1020090005064A
Other languages
English (en)
Other versions
KR20100085653A (ko
Inventor
안상준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090005064A priority Critical patent/KR101044693B1/ko
Publication of KR20100085653A publication Critical patent/KR20100085653A/ko
Application granted granted Critical
Publication of KR101044693B1 publication Critical patent/KR101044693B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/427—Stripping or agents therefor using plasma means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 공정 단계를 단순화하면서 노광 장비의 해상도보다 미세한 패턴을 형성할 수 있는 반도체 소자의 미세 패턴 형성 방법을 제공한다.
포토레지스트, 가교막, 미세 패턴, 실리콘 함유 감광막, 실리콘 함유 BARC막

Description

반도체 소자의 제조 방법{Method of manufacturing a semiconductor device}
본 발명은 반도체 소자의 미세 패턴 형성 방법에 관한 것으로, 노광 장비에서 구현할 수 있는 최소 폭보다 더 미세한 폭을 갖는 패턴을 형성할 수 있는 반도체 소자의 미세 패턴 형성 방법에 관한 것이다.
통상적인 반도체 소자의 패턴 형성 공정에서는, 패턴을 형성하기 위한 소정의 피식각막(예를 들어, 실리콘막, 절연막, 또는 도전막) 상에 포토레지스트 패턴을 형성한 후, 포토레지스트 패턴을 식각 마스크로 사용하는 식각 공정으로 피식각막을 식각하여 원하는 패턴을 형성한다.
반도체 소자의 고집적화에 따라 보다 작은 CD (Critical Dimension)의 디자인 룰(design rule)이 적용되고, 리소그래피 공정시 보다 작은 개구 사이즈(opening size)를 가지는 콘택홀 또는 보다 작은 폭을 가지는 스페이스를 갖춘 미세 패턴을 형성하는 기술이 요구되고 있다. 이에 따라, 보다 단파장의 에너지원인 ArF(193nm) 엑시머 레이저를 사용하는 리소그래피 기술들이 개발되고 있다.
하지만, 노광 장비의 개발 속도가 반도체 소자의 개발 속도보다 늦기 때문에 반도체 소자의 고집적화에 어려움이 있다. 이러한 이유로, 노광 장비의 해상력보다 미세한 패턴을 형성하는 방법이 연구되고 있으나, 공정 단계가 복잡해지고 재현성을 확보하지 못하는 문제점이 있다.
본 발명은 공정 단계를 단순화하면서 노광 장비의 해상도보다 미세한 패턴을 형성할 수 있는 반도체 소자의 미세 패턴 형성 방법을 제공한다.
본 발명의 실시예에 따른 반도체 소자의 제조 방법은 반도체 기판상에 피식각층 및 제1 식각 마스크 패턴들을 형성하는 단계와, 제1 식각 마스크 패턴들의 표면에 보조막을 형성하는 단계와, 보조막들 사이에 제2 식각 마스크 패턴들을 형성하는 단계와, 제1 및 제2 식각 마스크 패턴들 사이에서 피식각층의 식각 예정 영역들 상에 형성된 보조막을 제거하는 단계, 및 제1 및 제2 식각 마스크 패턴들 사이에 노출된 피식각층을 식각하는 단계를 포함한다.
상기에서, 피식각층은 층간 절연막과 하드 마스크막을 포함하며, 하드 마스크막은 스핀-온 방식의 카본막으로 형성될 수 있다. 제1 식각 마스크 패턴이 형성되기 전에 피식각층의 전체 상부에 보호막이 더 형성될 수 있다. 보호막은 실리콘 함유 BARC막으로 형성될 수 있다.
제1 식각 마스크 패턴들은 식각 예정 영역들의 식각 간격보다 2배 넓은 간격으로 형성되며, 제1 식각 마스크 패턴들은 실리콘이 함유된 포토레지스트 패턴으로 형성될 수 있다.
제1 식각 보조 패턴은 고분자 중합체인 레진과 빛을 받으면 산(H+)을 발생시키는 피에이지(PAG) 및 가교제를 포함하는 물질로 형성될 수 있다.
보조막을 형성하는 단계는 제1 식각 마스크 패턴을 포함한 반도체 기판 상에 케미컬 물질막을 형성하는 단계와, 케미컬 물질막을 블랭크 노광하는 단계, 및 블랭크 노광이 수행된 전체 구조물을 열처리하여 제1 식각 마스크 패턴의 표면에 보조막을 형성하는 단계를 포함한다. 케미컬 물질막은 산(H+)의 존재 하에서 포토레지스트 수지와 가교 결합을 형성할 수 있는 RELACS 물질로 형성되는 것이 바람직하다. 보조막은 제1 식각 마스크 패턴에서 발생된 산(H+)과 케미컬 물질막의 가교반응에 의해 형성되는 가교막으로 이루어진다.
제1 식각 마스크 패턴의 측벽에 형성된 보조막의 두께에 의해 식각 예정 영역의 식각 폭이 조절된다. 제1 식각 마스크 패턴의 측벽에 형성된 보조막의 두께에 의해 제2 식각 마스크 패턴의 폭이 조절된다.
제2 식각 마스크 패턴은 실리콘이 함유된 BARC막으로 형성될 수 있다.
보조막은 포토레지스트의 노광 공정 시 사용되는 현상액으로 제거되거나, O2 플라즈마를 이용한 식각 공정으로 제거될 수 있다. 보조막을 제거하는 단계는 식각 예정 영역들과 식각 예정 영역들 사이에 형성된 보조막을 노출시키는 포토레지스트 패턴을 형성하는 단계와, 보조막의 노출된 부분을 제거하는 단계, 및 포토레지스트 패턴을 제거하는 단계를 포함한다.
본 발명에 따르면, 미세 패턴을 형성하기 위한 공정 과정에서 식각 마스크막으로 실리콘 함유 반사방지막을 사용함으로써 비정질 카본 응력에 의한 크랙이 발생하는 문제를 해소하여 소자의 신뢰성을 향상시킬 수 있다.
본 발명은 식각 보조 패턴을 목표 패턴보다 넓은 간격으로 형성하고 식각 보조 패턴의 표면에 보조막을 형성한 후 보조막 사이의 공간에 또 다른 식각 마스크 패턴(Si BARC막 패턴)을 형성함으로써, 보조막 제거 후 잔류하는 식각 마스크 패턴들을 이용하여 보다 미세한 패터닝 공정을 실시할 수 있다. 또한, 보조막을 가교막으로 형성할 경우, 가교막의 두께 제어가 용이하므로 식각 마스크 패턴의 간격을 정확하게 제어할 수 있으며, 노광 장비의 해상도보다 더 미세한 패턴을 형성할 수 있다. 따라서, 공정의 신뢰성 및 재현성을 확보할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
한편, 어떤 막이 다른 막 또는 반도체 기판의 '상'에 있다라고 기재되는 경우에 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제3의 막이 개재되어질 수도 있다. 또한 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되었다. 도면 상에서 동일 부호는 동일한 요소를 지칭한다.
도 1a 내지 도 1h는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 도면들이다.
도 1a를 참조하면, 반도체 기판(101) 상에 피식각층(103, 105)가 형성된다. 피식각층은 층간 절연막(103), 하드 마스크막(105) 또는 이들 모두를 포함할 수 있다. 피식각층(103, 105) 상부에는 보호막(107) 및 제1 식각 마스크 패턴(109)이 형성된다.
하드 마스크막(105)은 실리콘질화막으로 형성할 수 있다. 특히, 하드 마스크막(105)은 카본막으로도 형성할 수 있으며, 구체적으로 스핀 온 방식을 적용하여 카본막으로 형성할 수 있다. 이때, 카본막은 비정질 상태로 형성한다.
보호막(107)은 제1 식각 마스크 패턴(109)을 형성하기 위한 증착 및 식각 공정 시 하드 마스크막(105)을 보호하기 위하여 형성되며, 생략 가능하다.
제1 식각 마스크 패턴(109)은 포토레지스트 패턴으로 형성할 수 있다. 즉, 제1 식각 마스크막으로써 포토레지스트막을 형성한 후 노광 및 현상 공정으로 실시하여 제1 식각 마스크 패턴(109)을 형성한다. 포토레지스트막은 실리콘 함유 포토레지스트를 코팅하여 형성할 수 있다. 특히, 후속 공정에서 보조막(도 1c의 113)을 형성하는 방법에 따라, 포토레지스트막은 고분자 중합체인 레진과 빛을 받으면 산(H+)을 발생시키는 피에이지(Photo Acid Generator; PAG) 및 가교제를 더 포함할 수 있다. 구체적으로, 포토레지스트막으로 사용되는 물질은 포토레지스트 조성물이면 어느 것이나 가능하나, 특히 광산발생제 또는 열산발생제를 포함하는 포토레지스트 조성물이 바람직하다. 포토레지스트 조성물 내의 베이스 수지는 사이클로 올레핀 백본(back one) 구조를 갖는 것으로서, 소정의 기능기(functional group) 예를 들어, 용해 억제기로 작용하는 산에 민감한 보호기 및 카르복실산 등의 기능기를 갖는 사이클로올레핀계 공단량체들이 부가 중합된 사이클로 올레핀 백본의 고리(ring) 구조가 깨지지 않고 주쇄 내에 유지되어 있는 반복 단위체를 포함하는 것이 바람직하며, 보다 바람직하게는 하부막과의 접착성 및 민감성 조절을 위한 히드록시 알킬 기능기를 갖는 사이클로 올레핀 공단량체를 포함하는 것이 좋다.
상기에서는 제1 식각 마스크 패턴(109)이 포토레지스트로 형성되는 경우를 예로써 설명하였으나, 고분자 중합체인 레진과 빛을 받으면 산(H+)을 발생시키는 피에이지(PAG,Photo Acid Generator) 및 가교제를 포함하는 다른 물질을 사용로 제1 식각 마스크 패턴(109)을 형성할 수도 있다.
한편, 하드 마스크막(105)이 카본막으로 형성되는 경우, 포토레지스트 패턴으로 이루어진 제1 식각 마스크 패턴(109)을 형성할 때 유사한 물질(예, 포토레지스트)로 이루어진 하드 마스크막(105)에 손상이 발생될 수 있다. 이 경우, 보호막(107)이 형성되는 것이 바람직하다. 또한, 제1 포토레지스트 패턴을 형성하기 위한 노광 공정 시 패터닝 특성을 향상시키기 위하여 난반사를 억제함과 동시에 하드 마스크막(105)의 손상을 방지하기 위하여, 보호막(107)은 실리콘 함유 BARC막으로 형성하는 것이 바람직하다. 보호막(107) 형성 시 실리콘 함유 BARC막을 사용함에 따라 비정질 카본의 응력에 의한 크랙 문제가 발생하지 않아 신뢰성 측면에서 효율적이다.
제1 식각 마스크 패턴(109)은 피식각층(103, 105)의 식각 예정 영역들 사이에 형성되며, 식각 예정 영역들의 식각 간격(목표 간격)보다 2배 넓은 간격으로 형성된다. 제1 식각 마스크 패턴(109)이 목표 간격보다 넓은 간격으로 형성되므로써, 목표 간격이 노광 장비의 해상 능력보다 좁더라도 제1 식각 마스크 패턴(109)을 형성하는데에는 어려움이 없다. 제1 식각 마스크 패턴(109)은 평행한 라인 형태로 도시되었으나, 식각 예정 영역의 형태에 따라 변경이 가능하다.
이어서, 후속 공정으로써 제1 식각 마스크 패턴(109)의 표면에 보조막(도 1d의 113)을 형성한다. 보조막은 제1 식각 마스크 패턴(109) 사이에 존재하는 공간의 간격을 조절하기 위해 형성된다. 구체적으로, 후속 공정에서 제1 식각 마스크 패턴(109) 사이에는 제1 식각 마스크 패턴(109)과 일정한 간격을 두고 제2 식각 마스크 패턴이 형성되는데, 보조막은 제1 식각 마스크 패턴(109)과 제2 식각 마스크 패턴의 간격을 조절할 뿐만 아니라, 제2 식각 마스크 패턴의 폭도 조절한다. 도 1b 내지 도 1d에서 보조막의 형성 방법에 대한 실시예을 설명하기로 한다. 아래에서 설명되는 보조막의 형성 방법은 보조막을 형성하는 방법 중 바람직한 실시예에 해당하며, 보조막을 형성하기 위한 방법을 한정하는 것은 아니다.
도 1b를 참조하면, 제1 식각 마스크 패턴(109)을 포함한 반도체 기판(101) 상부에 케미컬 물질막(111)을 형성한다. 케미컬 물질막(111)은 제1 식각 마스크 패턴(109) 사이의 공간을 완전히 채우면서 제1 식각 마스크 패턴(109)을 충분히 덮을 수 있는 두께로 형성한다. 케미컬 물질막(111)은 산(H+)의 존재 하에 포토레지스트 수지와 가교 결합을 형성할 수 있는 물질을 사용하여 형성한다. 예컨대, 케미컬 물질막(111)은 RELACS(Resist Enhancement Lithography Assisted by Chemical Shrink) 물질 등 포토레지스트 수지의 종류에 따라 적절한 물질을 이용할 수 있다. 특히, RELACS 물질은 클라리언트(Clariant)사에서 라이센스를 가지고 있는 물질이 상품화되어 있으며, 주로 콘택홀의 크기를 축소시키는 공정에 사용되고 있다.
도 1c를 참조하면, 케미컬 물질막(111)을 블랭크 노광(blank exposure)한다. 블랭크 노광이란 플러드 노광(flood exposure)이라고도 하는데, 레티클 없이 노광하는 공정을 의미한다. 블랭크 노광을 수행하면, 포토레지스트 패턴으로 이루어진 제1 식각 마스크 패턴(109)에 광이 조사되어 포토레지스트 패턴의 표면에 H+ 산이 발생하게 된다. 이는, 포토레지스트 패턴에 포함되어 있는 광산 발생제(Photo acid generator; PAC)가 상기 광과 반응함으로서 산(H+)을 발생시키기 때문이다. 포토레지스트 패턴의 표면에 발생하는 산(H+)이 증가할수록 포토레지스트 패턴의 표면에 형성되는 보조막(즉, 가교막)의 양도 증가하게 된다.
이때, 블랭크 노광 에너지는 포토레지스트 패턴의 문턱 노광에너지(Eth, threshold energy of PR) 및 동작 에너지(operation enegy) 사이의 값을 갖는 것이 바람직하다. 블랭크 노광 에너지는 포토레지스트 패턴의 물질 조성에 따라 달라지겠지만, 통상적으로는 10 내지 20mJ/㎠의 노광 에너지로 수행한다.
블랭크 노광이 수행된 포토레지스트 패턴을 포함한 반도체 기판(101)의 열처리 공정을 실시한다. 열처리 공정은 90℃ 내지 150℃에서 수행하는 것이 바람직하다. 열처리 공정을 수행하면, 블랭크 노광시 포토레지스트 패턴(109)에서 발생된 산(H+)이 케미컬 물질막(111) 쪽으로 확산되어 케미컬 물질막(111)과 포토레지스트 패턴(109) 사이에서 일부가 가교반응을 일으킨다. 가교 반응에 의해 포토레지스트 패턴(109)의 표면에는 가교막(113)(crosslinked layer)이 형성된다. 가교막(113)의 두께는 열처리 공정의 온도 및 시간과 블랭크 노광의 도즈(dose)량으로 조절할 수 있다. 이로써, 가교막으로 이루어진 보조막(113)이 제1 식각 마스크 패턴(109)의 표면에 형성된다. 보조막(113)의 두께에 따라 제1 식각 마스크 패턴(109) 사이에 존재하는 공간의 폭(W)이 조절된다.
도 1d를 참조하면, 케미컬 물질막을 제거한다. 이로써, 제1 식각 마스크 패턴(109)의 표면에 형성된 보조막(113)이 노출된다. 케미컬 물질막은 DI 워터(Deionized water)로 제거할 수 있다.
도 1e를 참조하면, 보조막(113)들 사이의 공간이 채워지도록 보조막(113) 상에 제2 식각 마스크막(115)을 형성한다. 이때, 제2 식각 마스크막(115)은 실리콘함유 BARC막으로 형성하는 것이 바람직하다. 이어서, 제2 식각 마스크막(115) 상에 포토레지스트 패턴(117)을 형성한다. 포토레지스트 패턴(117)은 피식각층(103, 105)의 식각 예정 영역들과 식각 예정 영역들 사이의 보조막(113)이 노출되도록 형성된다.
도 1f를 참조하면, 포토레지스트 패턴(117)을 식각 마스크로 사용하는 식각 공정으로 제2 식각 마스크막의 상부 표면 높이가 보조막(113)의 상부 표면 높이보다 낮아지도록 제2 식각 마스크막을 식각하여 제2 식각 마스크 패턴(115a)을 형성한다. 이 경우, 식각 예정 영역의 형태 또는 포토레지스트 패턴(117)의 형태에 따라 제2 식각 마스크 패턴(115a)은 분리된 형태로 형성될 수 있다.
도 1g를 참조하면, 제1 식각 마스크 패턴(109)의 표면에 형성된 보조막(113)을 제거한다. 보조막(113)이 가교막으로 형성된 경우 포토레지스트의 현상 공정 시 사용되는 현상액으로 제거될 수 있다. 이 경우, 포토레지스트 패턴(117)을 형성하기 위한 현상 공정을 실시할 때 가교막이 함께 제거될 수도 있다. 한편, 보조막(113)은 O2 플라즈마를 이용한 식각 공정으로 제거할 수 있다. 제1 식각 마스크 패턴(109)이 포토레지스트로 형성된 경우, 보조막(113)을 제거하기 위하여 O2 플라즈마를 이용한 식각 공정을 실시하면 제1 식각 마스크 패턴(109)과 포토레지스트 패턴(117)이 함께 제거될 수 있다. 이 때문에, 포토레지스트를 사용하는 경우 Si 함유 포토레지스트를 사용하는 것이 바람직하다. Si 함유 포토레지스트를 사용하면, O2 플라즈마를 이용한 식각 공정을 실시할 때 Si 성분과 산소 성분이 반응하여 포토레지스트의 표면이 SiO2막으로 변한다. 표면에 형성된 SiO2막이 식각 방지막 역 할을 하기 때문에, 포토레지스트가 O2 플라즈마를 이용한 식각 공정에 의해 제거되는 것을 방지할 수 있다.
이어서, 보호막(107)이 형성된 경우에는, 보조막(113)이 제거되면서 노출된 부분의 보호막(107)을 제거한다. 이때, 보호막(107)과 제2 식각 마스크 패턴(115a)이 동일한 물질로 형성된 경우, 보호막(107)이 제거되면서 제2 식각 마스크 패턴(115a)의 상부도 식각되어 제2 식각 마스크 패턴(115a)의 높이가 낮아질 수 있다. 이로써, 제1 및 제2 식각 마스크 패턴(109, 115a)을 포함하며 식각 예정 영역의 피식각층을 노출시키는 식각 마스크 패턴이 형성된다.
도 1h를 참조하면, 식각 마스크 패턴(109, 115a)을 이용한 식각 공정으로 피식각층을 식각한다. 피식각층에 하드 마스크막이 포함된 경우, 식각 공정에 의해 하드 마스크 패턴(105a)이 형성된다. 그리고, 층간 절연막(103)에는 개구부 또는 콘택홀(119)이 형성된다.
상기의 내용을 살펴보면, 제1 식각 마스크 패턴(109)의 간격은 식각 예정 영역의 식각 간격(즉, 목표 간격)의 2배가 된다. 따라서, 목표 간격이 노광 장비의 해상도보다 미세하다 해도 제1 식각 마스크 패턴(109)을 형성하는데 어려움이 없다. 그리고, 보조막(113)은 제1 식각 마스크 패턴(109)의 측벽에서 식각 예정 영역의 식각 폭에 해당하는 두께로 형성된다. 또한, 보조막(113)의 간격은 제2 식각 마스크 패턴(115a)의 폭을 조절한다. 여기서, 보조막(113)은 제1 식각 마스크 패턴(109)의 표면에 자기 정렬되어 형성되며, 보조막(113)의 두께는 해상도와 상관없 이 공정 조건(예, 시간, 에너지 등등)에 따라 결정된다. 따라서, 노광 장비의 해상도에 상관없이 보조막(113)을 미세하고 용이하게 형성할 수 있다. 또한, 제2 식각 마스크 패턴(115a)은 보조막(113) 사이의 공간에 자기 정렬되어 형성되므로, 노광 장비의 해상도에 상관없이 보다 더 미세하고 용이하게 형성될 수 있다. 여기서, 제2 식각 마스크 패턴(115a)의 간격도 목표 간격의 2배가 된다.
상기에서 서술한 방법이 플래시 메모리 소자의 콘택 플러그 형성 방법에 적용될 경우 다음과 같다.
도 2는 본 발명의 다른 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 도면들이다.
도 2를 참조하면, NAND 플래시 메모리 소자의 경우, 메모리 셀 영역에 드레인 셀렉트 라인(DSL)과 소오스 셀렉트 라인(미도시) 사이에 다수의 워드라인들(미도시)이 평행하게 배치된다. 그리고, 각각의 라인들 사이에 접합 영역들이 형성되며, 라인들 사이에서 접합 영역들을 소자 분리막에 의해 격리된다.
특히, 드레인 셀렉트 라인들(DSL) 사이에서 소자 분리막(102a)에 의해 격리되는 접합 영역들(102b), 즉 드레인 셀렉트 트랜지스터들의 드레인들(102b)에는 각각 콘택 플러그들(미도시)이 형성된다. 콘택 플러그들을 형성하기 위해서는 층간 절연막(103)을 형성한 후 접합 영역들(102b)을 노출시키는 콘택홀들(119)을 층간 절연막(103)에 형성해야 한다.
이렇게 드레인 콘택 플러그가 형성될 영역에 콘택홀을 형성하는 경우, 식각 예정 영역을 콘택홀(119)이 형성될 영역으로 설정한다. 그리고, 도 1a 내지 도 1h 에서 설명된 공정들을 적용하면, 콘택홀들(119)을 노광 장비의 해상도보다 더 미세한 간격(또는 사이즈)으로 형성할 수 있다.
뿐만 아니라, DRAM 공정이나 그 외의 반도체 소자의 제조 공정에도 적용될 수 있다.
도 1a 내지 도 1h는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 도면들이다.
도 2는 본 발명의 다른 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 도면들이다.
<도면의 주요 부분에 대한 부호의 설명>
101 : 반도체 기판 102a : 소자 분리막
102 : 접합 영역, 드레인 103 : 층간 절연막
105 : 하드 마스크막 105a : 하드 마스크 패턴
107 : 보호막 109 : 제1 식각 마스크 패턴
111 : 케미컬 물질막 113 : 보조막, 가교막
115 : 제2 식각 마스크막 115a : 제2 식각 마스크 패턴
117 : 포토레지스트 패턴 119 : 개구부
DSL : 드레인 셀렉트 라인

Claims (16)

  1. 반도체 기판상에 피식각층 및 제1 식각 마스크 패턴들을 형성하는 단계;
    상기 제1 식각 마스크 패턴들의 표면에 보조막을 형성하는 단계;
    상기 보조막 상에 제2 식각 마스크막을 형성하는 단계;
    상기 제2 식각 마스크막 상에 상기 피식각층의 식각 예정 영역들 및 상기 식각 예정 영역들 사이의 보조막을 노출시키는 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 식각 마스크로 상기 제2 식각 마스크막을 식각하여 상기 보조막들 사이에 제2 식각마스크 패턴들을 형성하는 단계;
    상기 포토레지스트 패턴을 식각 마스크로 상기 제1 및 제2 식각 마스크 패턴들 사이에서 상기 피식각층의 식각 예정 영역들 상에 형성된 상기 보조막을 제거하는 단계; 및
    상기 제1 및 제2 식각 마스크 패턴들 사이에 노출된 상기 피식각층을 식각하는 단계를 포함하는 반도체 소자의 제조 방법.
  2. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 피식각층은 층간 절연막과 하드 마스크막을 포함하는 반도체 소자의 제조 방법.
  3. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.
    제 2 항에 있어서,
    상기 하드 마스크막은 스핀-온 방식의 카본막으로 형성되는 반도체 소자의 제조 방법.
  4. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항 또는 제 3 항에 있어서,
    상기 제1 식각 마스크 패턴이 형성되기 전에 상기 피식각층의 전체 상부에 보호막이 더 형성되는 반도체 소자의 제조 방법.
  5. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.
    제 4 항에 있어서,
    상기 보호막은 실리콘 함유 BARC막으로 형성되는 반도체 소자의 제조 방법.
  6. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 제1 식각 마스크 패턴들은 상기 식각 예정 영역들의 식각 간격보다 2배 넓은 간격으로 형성되는 반도체 소자의 제조 방법.
  7. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 제1 식각 마스크 패턴들은 실리콘이 함유된 포토레지스트 패턴으로 형성되고, 상기 제2 식각 마스크막 상에 형성된 상기 포토레지스트 패턴은 실리콘이 함유된
    는 반도체 소자의 제조 방법.
  8. 청구항 8은(는) 설정등록료 납부시 포기되었습니다.
    상기 제1 식각 마스크 패턴은 고분자 중합체인 레진과 빛을 받으면 산(H+)을 발생시키는 피에이지(PAG) 및 가교제를 포함하는 물질로 형성되는 반도체 소자의 미세 패턴 형성 방법.
  9. 청구항 9은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서, 상기 보조막을 형성하는 단계는,
    상기 제1 식각 마스크 패턴을 포함한 상기 반도체 기판 상에 케미컬 물질막을 형성하는 단계;
    상기 케미컬 물질막을 블랭크 노광하는 단계; 및
    상기 블랭크 노광이 수행된 전체 구조물을 열처리하여 상기 제1 식각 마스크 패턴의 표면에 상기 보조막을 형성하는 단계를 포함하는 반도체 소자의 제조 방법.
  10. 청구항 10은(는) 설정등록료 납부시 포기되었습니다.
    제 9 항에 있어서,
    상기 케미컬 물질막은 산(H+)의 존재 하에서 포토레지스트 수지와 가교 결합을 형성할 수 있는 RELACS 물질로 형성되는 반도체 소자의 미세 패턴 형성 방법.
  11. 청구항 11은(는) 설정등록료 납부시 포기되었습니다.
    상기 보조막은 상기 제1 식각 마스크 패턴에서 발생된 산(H+)과 상기 케미컬 물질막의 가교반응에 의해 형성되는 가교막으로 이루어진 반도체 소자의 미세 패턴 형성 방법.
  12. 청구항 12은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 제1 식각 마스크 패턴의 측벽에 형성된 상기 보조막의 두께에 의해 상기 식각 예정 영역의 식각 폭이 조절되는 반도체 소자의 제조 방법.
  13. 청구항 13은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 제1 식각 마스크 패턴의 측벽에 형성된 상기 보조막의 두께에 의해 상기 제2 식각 마스크 패턴의 폭이 조절되는 반도체 소자의 제조 방법.
  14. 청구항 14은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    제2 식각 마스크 패턴은 실리콘이 함유된 BARC막으로 형성되는 반도체 소자의 제조 방법.
  15. 청구항 15은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항 또는 제9항에 있어서,
    상기 보조막은 포토레지스트의 노광 공정 시 사용되는 현상액으로 제거되거나, O2 플라즈마를 이용한 식각 공정으로 제거되는 반도체 소자의 미세 패턴 형성 방법.
  16. 청구항 16은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 피식각층의 식각 예정 영역들은 홀 형태를 갖는
    반도체 소자의 제조 방법.
KR1020090005064A 2009-01-21 2009-01-21 반도체 소자의 제조 방법 KR101044693B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090005064A KR101044693B1 (ko) 2009-01-21 2009-01-21 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090005064A KR101044693B1 (ko) 2009-01-21 2009-01-21 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20100085653A KR20100085653A (ko) 2010-07-29
KR101044693B1 true KR101044693B1 (ko) 2011-06-28

Family

ID=42644539

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090005064A KR101044693B1 (ko) 2009-01-21 2009-01-21 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR101044693B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060047051A (ko) * 2004-11-15 2006-05-18 삼성전자주식회사 포토레지스트 패턴 형성 방법
KR100822622B1 (ko) * 2007-04-20 2008-04-16 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
KR100822621B1 (ko) * 2007-04-06 2008-04-16 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060047051A (ko) * 2004-11-15 2006-05-18 삼성전자주식회사 포토레지스트 패턴 형성 방법
KR100822621B1 (ko) * 2007-04-06 2008-04-16 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
KR100822622B1 (ko) * 2007-04-20 2008-04-16 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법

Also Published As

Publication number Publication date
KR20100085653A (ko) 2010-07-29

Similar Documents

Publication Publication Date Title
US7175944B2 (en) Prevention of photoresist scumming
US8153350B2 (en) Method and material for forming high etch resistant double exposure patterns
JP5313030B2 (ja) 酸拡散を利用するダブルパターニング工程による半導体素子の微細パターン形成方法
US8173358B2 (en) Method of forming fine patterns of a semiconductor device
KR100840138B1 (ko) 스핀-온 광패턴가능 층간 유전체 재료들의 사용 및 유전체재료들을 사용하는 중간 반도체 장치 구조
US9406526B2 (en) Method for patterning contact openings on a substrate
US9323155B2 (en) Double patterning strategy for contact hole and trench in photolithography
KR102005640B1 (ko) 사면 오염으로부터 웨이퍼를 보호하는 반도체 방법
TWI488218B (zh) 於微影應用中之輻射敏感材料線條細窄化之方法
TW201911374A (zh) 半導體結構的形成方法
JP2004247399A (ja) 半導体装置の製造方法
KR100843899B1 (ko) 반도체 소자의 제조방법
US20070264598A1 (en) Method of forming a fine pattern
US20110059407A1 (en) Double patterning strategy for forming fine patterns in photolithography
KR101044693B1 (ko) 반도체 소자의 제조 방법
KR100953036B1 (ko) 반도체 소자의 미세 패턴 형성 방법
US20010055730A1 (en) Method of manufacturing a semiconductor devices, embedding material for use therewith, and semiconductor device
KR20100074639A (ko) 반도체 소자의 미세 패턴 형성 방법
KR100827488B1 (ko) 반도체 소자의 금속 배선 패턴 형성 방법
KR20010037049A (ko) 실리레이션을 이용한 리소그라피 방법
KR20060054681A (ko) 포토레지스트 패턴 및 박막 패턴 형성방법
KR20110108712A (ko) 반도체 장치의 콘택 홀 제조 방법
TW201824344A (zh) 微影方法
KR20080060549A (ko) 반도체 소자의 트렌치 형성 방법
JP2006186020A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee