JP2006186020A

JP2006186020A - 半導体装置の製造方法

Info

Publication number: JP2006186020A
Application number: JP2004376186A
Authority: JP
Inventors: Etsuro Kawaguchi; 悦郎川口; Takuya Hagiwara; 琢也萩原
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2004-12-27
Filing date: 2004-12-27
Publication date: 2006-07-13

Abstract

【課題】微細パターン形成する工程を備えた半導体装置の製造方法を提供する。
【解決手段】被加工膜の上に、酸を含有する下層膜を形成する工程と、
前記下層膜の上にレジストを塗布する工程と、前記レジストに露光及び現像を行い、レジストパターンを形成する工程と、前記レジストパターンをマスクとして、下層膜をエッチングすることにより、前記下層膜を貫通して前記被加工膜に至る開口を形成する工程と、前記開口の内壁に露出する前記下地層の側壁にパターンシュリンク材を塗布する工程と、熱処理により前記酸を前記パターンシュリンク材中に拡散させて架橋領域層を形成する工程と、前記架橋領域層が形成されない前記パターンシュリンク材を除去する工程と、前記架橋領域層と、前記レジストパターンと、前記下層膜と、をマスクとして、前記被加工膜をエッチングする工程と、を備えたことを特徴とする半導体装置の製造方法を提供する。
【選択図】図１

Description

本発明は、半導体装置の製造方法に関し、特にパターンシュリンク材を用いて微細パターンを形成する工程を含む半導体装置の製造方法に関する。

半導体デバイスの高集積化に対応するため、リソグラフィ工程においては、レジストパターンの微細化が進んでいる。パターン微細化を目的として、例えば、露光光源の短波長化や露光レンズの高ＮＡ化など、解像性能を向上させる技術開発が行われている。ところが、ホールパターンの形成に関しては、ラインパターンほど解像性能が得られない。そこで、高集積微細パターンを形成するには、解像性能以上にホールパターンを微細化するプロセス技術が必要となる。

この解決手法の一つとして、酸によるいわゆる架橋反応を利用するパターン形成方法がある（例えば、特許文献１及び２）。
図１８及び図１９は、このプロセスの要部を説明するための工程断面図である。
すなわち、まず、半導体基板１上に、被加工膜２が形成され、酸１４を含有したレジスト１５が塗布される（図１８（ａ））。次に、マスク７を介して、光１０により露光され（図１８（ｂ））、例えば、寸法幅Ａを有するレジストパターン１５が形成される（図１８（ｃ））。

続いて、高エッチング耐性を有するパターンシュリンク材６が塗布され、パターン部が埋め込まれる（図１８（ｄ））。一定温度での熱処理により、レジスト１５中の酸１４がパターンシュリンク材６に拡散される架橋反応が生じる（図１９（ａ））。その後、リンス処理により、架橋領域層１９以外のパターンシュリンク材を剥離することにより、通常リソグラフィ後形成可能な寸法幅Ａからさらに縮小された寸法幅Ｂを有するパターンを形成できる（図１９（ｂ））。レジスト１５及び架橋領域層１９が充分な厚みを確保でき、かつエッチング耐性に優れたレジストを用いることにより、その後被加工膜２の加工を行う際にも、パターン側壁の荒れの発生もなく、縮小された寸法幅Ｂが維持されたパターンが被加工膜２に形成される（図１９（ｃ））。
特開２００１−２２８６１６号公報特開２００１−６６７８２号公報

ところで、現在、リソグラフィ工程においては、開口サイズが５０ナノメータ程度のビアホールやトレンチなどのように、パターンのさらなる微細化が要求されており、このためにＦ２露光（フッ素エキシマレーザ露光）などの短波長光源による露光技術が用いられるようになってきている。このＦ２露光に対応する新たなレジスト開発が進んでいるが、従来のＫｒＦレジストなどと比べると、Ｆ２露光用レジストは、エッチング耐性や透明性がやや劣る。また、目標とする５０ナノメータ程度の微細寸法でパターン倒れを起こさせないことや、解像性を確保することなどを考慮した場合、１００〜２００ナノメータ程度と非常に薄いレジスト膜厚が要求される。

これらＦ２露光などに用いられるレジストのように、エッチング耐性が充分ではなく膜厚を大きくできない場合、単層レジストでは下地膜の加工が困難である。この解決策のひとつとして、２層構造によりエッチングマスクとする方法が考えられる。
図２０は、本発明者が本発明に至る過程で検討した微細パターン形成プロセスの要部を説明するための工程断面図である。
すなわちまず、半導体基板１上に、被加工膜２、下層膜１３をこの順序に積層し、Ｓｉを含有したレジスト５をその上層にコートする（図２０（ａ））。次に、光露光により、寸法幅Ａのレジストパターンを形成する（図２０（ｂ））。

下層膜１３の材料としては、膜厚の大きい被加工膜２に対して高い選択比が取れて、かつ優れたエッチング耐性を有する材料を用いることが望ましい。例えば、有機樹脂を用いることなどが好ましい。パターニングされたレジスト５をマスクとして、有機樹脂膜の加工特性に優れるＯ_２プラズマを用いたプラズマ処理を行う。こうすると、上層のレジスト５に含有されるＳｉと、エッチングガス中のＯ_２とが反応して、上層のレジスト表面にＳｉＯ_２などが堆積した硬化層８が形成される。この硬化層８が形成される結果、エッチング耐性が大幅に向上する。すなわち、上層のレジスト５と下層膜１３との間に高い選択比が得られ、たとえレジスト５が薄くても、厚い下層膜１３が良好に加工できる。

これに続く被加工膜２の加工に際しても、下層膜１３との間に高い選択比を得ることができ、かつ下層膜１３の膜厚は大きいので、所定の寸法幅Ａが良好に形成できる（図２０（ｄ））。
以上説明したように、２層構造によるエッチングプロセスは、レジストが薄い場合においても、微細パターン形成が可能な有効なプロセスである。

しかしながら、図１８及び図１９を参照しつつ説明した架橋反応を利用するプロセスにおいて、このような２層構造プロセスをそのまま適用することは、困難である。その理由は、レジスト５の表面に、硬化層と架橋領域層をともに形成することが困難なためである。この結果、架橋領域層はエッチングプロセス中にすべて削られてパターンシュリンク効果が得られない。

本発明の目的は、パターンシュリンク材を用いた２層積層プロセスにより微細パターン形成する工程を備えた半導体装置の製造方法を提供することにある。

上記目的を達成するために、本発明の一態様によれば、
被加工膜の上に、酸を含有する下層膜を形成する工程と、
前記下層膜の上にレジストを塗布する工程と、
前記レジストに露光及び現像を行い、レジストパターンを形成する工程と、
前記レジストパターンをマスクとして、下層膜をエッチングすることにより、前記下層膜を貫通して前記被加工膜に至る開口を形成する工程と、
前記開口の内壁に露出する前記下地層の側壁にパターンシュリンク材を塗布する工程と、
熱処理により前記酸を前記パターンシュリンク材中に拡散させて架橋領域層を形成する工程と、
前記架橋領域層が形成されない前記パターンシュリンク材を除去する工程と、
前記架橋領域層と、前記レジストパターンと、前記下層膜と、をマスクとして、前記被加工膜をエッチングする工程と、
を備えたことを特徴とする半導体装置の製造方法が提供される。

ここで、前記レジストはシリコンを含有し、前記下層膜のエッチングは、酸素ガスを含むエッチングガスを用いて実施されるものとすることができる。
また、前記レジストパターンの表面にシリコンと酸素との化合物からなる層が形成されるものとすることができる。
また、前記レジストを塗布する工程の前に、前記下層膜にキュア処理またはポストベーク処理をする工程をさらに備えたものとすることができる。
また、前記下層膜は、有機樹脂からなるものとすることができる。

本発明によれば、パターンシュリンク材を用いた２層積層プロセスにより微細パターンを形成する工程を備えた半導体装置の製造方法を提供することができる。

以下、図面を参照しつつ本発明の実施の形態について説明する。
図１乃至図９は、本発明の第１の実施の形態にかかる半導体装置の製造方法を説明するための模式工程断面図である。

図１は、半導体基板１の上に、被加工膜２、酸を含有した下層膜３がこの順序に積層された断面構造を模式的に表す。下層膜３の上には、シリコン（Ｓｉ）を含有したレジスト５が塗布されている。被加工膜２としては、例えば、プラズマＣＶＤ法により堆積された約４００ｎｍ厚のＴＥＯＳ膜（TetraEthOxySilane：Ｓｉ（ＯＣ_２Ｈ_５）_４）を用いることができる。
下層膜３としては、酸４を含有した有機樹脂膜を、被加工膜２に対して充分なエッチングマスクとなる厚みとして約３００ｎｍ塗布し、約１３０℃で約６０秒のベーキングを施すことにより形成する。

続いて、この下層膜３に、キュア処理を行い、膜表面を変質させる。この処理により、後に塗布される上層膜（例えばレジスト５）との間で、溶解反応が生じることを防ぐことができるとともに、下層膜３中の酸４が上層膜へ拡散することも防ぐことができる。このキュア処理は、適切なポストベーキング処理であっても良い。

次に、下層膜３の上に、Ｆ２露光用のＳｉ含有ポジレジストを、微細パターン形成可能な厚みの約１２０ｎｍ塗布し、約１００℃で約９０℃のベーキングを行い上層膜であるレジスト５を形成する。
図２は、露光工程を表す。マスク７を通して光１０を露光後、約１１０℃で約６０秒のポストベーキングを行う。

図３は、現像後得られたパターンの断面を模式的に例示する。現像工程において、例えばＴＭＡＨ２．３８％現像液を用いることにより、所望の寸法幅Ａを有する上層膜であるレジスト５のパターンが得られる。

図４は、この工程により形成されたパターン内部が埋め込まれた断面を模式的に例示する。パターニングされたレジスト５をマスクに、下層膜３に開口２０が設けられる。開口２０が完全に埋め込まれるように、酸を含有したパターンシュリンク材６が、約４００ｎｍの厚みで塗布される。このパターンシュリンク材としては、例えば、エッチング耐性に優れるアクリレート系の水溶性ポリマーなどを用いることができる。

図５は、熱処理工程を説明する模式図である。約１３０℃で約６０秒の熱処理を行うことができる。この熱処理により、矢印の向きに熱拡散された酸４が、パターンシュリンク材と架橋反応を生じ、開口２０において下層膜３がパターンシュリンク材６と接触する領域に架橋領域層９が形成される。なお、図１８及び図１９において説明した従来例においては、下層膜は存在せず、架橋領域層１９は、パターンシュリンク材６と酸１４含有のレジスト１５との境界面においてのみ形成されている点で、具体例とは異なる。

また、架橋領域層９の幅はベーキング温度及びベーキング時間により制御できるので、シュリンク後の寸法を適正に調整することができる。

図６は、パターンシュリンク材を剥離後の断面を例示する。パターンシュリンク材６は水溶性であるので、純水リンス処理によって、残渣なく剥離ができる。この結果、下層膜３とほぼ同程度の厚みを有する架橋領域層９が、所望の寸法幅Ｂで残される。

図７は、被加工膜２のエッチング後の断面が模式的に例示する。このエッチングは、架橋領域層９、下層膜３、レジスト５をマスクとして、Ｃ_４Ｆ_８／Ａｒ／Ｏ_２のガス系を用いて行うことができる。
図８は、下層膜２のエッチング終了時の断面を模式的に例示する。
エッチングが完了時においても、下層膜３及び架橋領域層９が残っているので、被加工膜２には寸法幅Ｂが維持される。

図９は、レジスト５、下層膜３、架橋領域層９が、酸化プラズマによるアッシング処理により除去され、所望の寸法幅Ｂが得られた断面を例示する。

以上説明したように、第１の実施形態においては、２層積層プロセスの下層膜３に酸４を添加し、レジスト５のパターニング後に下層膜３に架橋反応を生じさせる。この結果、エッチング耐性に優れた２層積層構造により、パターンシュリンクができて、半導体装置の微細化、特に、ビアホールの微細化が可能となる。

次に、本発明の第２の実施の形態にかかる半導体装置の製造方法について説明する。

図１０乃至図１６は、本実施形態の半導体装置の製造方法の工程断面図である。
これらの図面については、図１乃至図９に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明は省略する。また、図１乃至図３に関して前述した工程は、本実施形態においても同様に実施できるので、詳細な説明は省略する。

本実施形態においても、半導体基板１上に被加工膜２が形成され、その上に、酸４を含有した下層膜３とレジスト５が２層構造をなしている。

図１０は、ドライエッチング工程後の断面図である。
Ｎ_２／Ｏ_２系のガスを用いて、Ｏ_２プラズマエッチング処理を行い、レジスト５をマスクとして下層膜３の加工を行う。Ｏ_２プラズマエッチング処理により、下層膜３がエッチングされる工程中に、レジスト５に含有されているＳｉとＯ_２ガスが反応して、レジスト５の表面には、ＳｉＯ_２を主成分とする硬化層８が形成される。ここで形成されたＳｉＯ_２はエッチング耐性が大きく、下層膜３とのエッチング選択比を大きくすることができる。この結果、下層膜３に良好なパターンを形成できる。

図１１は、パターン内部が埋め込まれた断面図である。第１の実施形態と同様に、下層膜３には開口２０が設けられ、開口２０が完全に埋め込まれるように、酸４を含有したパターンシュリンク材６が、約４００ｎｍの厚みで塗布される。

図１２は、熱処理工程を説明するための模式断面図である。約１３０℃で約６０秒の熱処理を実施することができる。この処理により、矢印の向きに熱拡散された酸４が、パターンシュリンク材６と架橋反応を生じ、開口２０において下層膜３がパターンシュリンク材６と接触する領域に架橋領域層９が形成される。レジスト５にも酸は含有される場合があるが、その表面にはＳｉＯ_２硬化層８が存在するために、酸がパターンシュリンク材６に拡散することはない。この結果、架橋反応はパターンシュリンク材６が、下層膜３と接する領域でのみ生じる。なお、図１８及び図１９に関して前述した従来例においては、下層膜は存在せず、架橋領域層１９は、パターンシュリンク材と酸含有のレジスト１５との境界面においてのみ形成されている点で、本具体例とは大きく異なる。

図１３は、パターンシュリンク材を剥離後の断面を例示する。
パターンシュリンク材は水溶性であるので、純水リンス処理で、残渣なく剥離ができる。この結果、下層膜３とほぼ同程度の厚みを有する架橋領域層９が、所望の寸法幅Ｂで残される。

図１４は、被加工膜２のエッチング後の断面を模式的に例示する。このエッチングは、架橋領域層９、下層膜３、硬化層８で表面を覆われたレジスト５をマスクとして、Ｃ_４Ｆ_８／Ａｒ／Ｏ_２のガス系を用いて行うことができる。

図１５は、下層膜３のエッチング終了時の断面を模式的に例示する。
高選択比を有する硬化層８が存在するため、エッチング完了時においても、下層膜３及び架橋領域層９がより厚く残っているので、寸法幅Ｂが維持された良好な加工膜２が得られる。

図１６は、レジスト５、下層膜３、架橋領域層９、硬化層８が、酸素プラズマによるアッシング処理により除去され、所望の寸法幅Ｂが得られた断面を例示する。

以上説明したように、第２の実施形態においても、第１の実施形態と同様に、２層積層プロセスの下層膜３に酸４を添加させることによって、レジスト５のパターニング後に下層膜３に架橋反応を生じさせる。さらに、第２の実施例においては、下層膜４のプラズマエッチング処理工程中に、レジスト５の表面に高選択比を有する硬化層８が形成されることから、よりエッチング耐性に優れた２層積層構造が形成される。この結果、パターンシュリンクがより良好に行えて、半導体装置の微細化、特にはビアホールの微細化が可能となる。

ここで、本発明者が、本発明にいたる過程で検討した比較例について説明する。
図１７は、この比較例の工程途中の模式断面図を例示する。
半導体基板１の上に、被加工膜２、下層膜１３が積層されている。続いて、下層膜のベーキング、キュアが行われる。次に、酸１４を含有するレジスト１５が塗布され、露光され、所定の寸法幅を有するレジスト開口が形成される。この構造は図２０（ｂ）に例示した２層構造とほぼ同じであるである。続いて、パターンシュリンク材６を、レジスト開口を埋め込むように塗布する。このあと、約１３０℃で約６０秒の熱処理を行い、パターンシュリンク材６とレジスト１５の境界面にＳｉＯ_２を主成分とする架橋領域層１９が形成される。架橋領域層１９の形成により、パターンシュリンクの条件は整っているが、下層膜１３及び被加工膜２のエッチングに対して、高選択比を有する、例えばＳｉＯ_２からなる硬化層は形成困難である。

すなわち、プラズマ処理でＳｉＯ_２を含む硬化層を形成するのに必要なＳｉが、パターンシュリンク材及び架橋領域層には含まれないので、Ｏ_２プラズマを用いた加工処理時に、架橋領域層表面に高エッチング耐性を有する硬化層が形成されない。この結果、架橋領域層１９はエッチングプロセス中にすべて削られてパターンシュリンク効果が得られない。シュリンク材６にＳｉを含有させ、架橋領域層形成後の剥離も容易である材料の開発は、きわめて困難と考えられる。この結果、せっかく２層構造としてもエッチング耐性に改善効果は不十分である。

これに対して、第１及び第２の実施形態においては、被加工膜２の加工に対して充分なマスクとなる厚みを有した下層膜３が設けられ、開口２０において下層膜３がパターンシュリンク材６と接触する領域に架橋領域層９が設けられるので、パターンシュリンクが可能となる。

以上説明したように、本発明によれば、Ｆ２のようなより短波長光源を用いる場合においても、パターンシュリンク材を用いて解像性能以上に微細なパターン、特にホールパターン、の形成が可能となる。この結果として、５０ｎｍ程度の微細寸法を有する高集積半導体装置が実現可能となる。

以上、具体例を参照しつつ本発明の実施の形態について説明した。
しかし、本発明は、これらの具体例に限定されるものではない。例えば、本発明にかかる半導体装置の製造方法において採用する材料や薬剤、半導体の構造、処理条件などについては、当業者が公知の範囲から適宜選択したものも本発明の範囲に包含される。

本発明の第１の実施の形態にかかる半導体装置の製造方法を例示する工程断面図である。本発明の第１の実施の形態にかかる半導体装置の製造方法を例示する工程断面図である。本発明の第１の実施の形態にかかる半導体装置の製造方法を例示する工程断面図である。本発明の第１の実施の形態にかかる半導体装置の製造方法を例示する工程断面図である。本発明の第１の実施の形態にかかる半導体装置の製造方法を例示する工程断面図である。本発明の第１の実施の形態にかかる半導体装置の製造方法を例示する工程断面図である。本発明の第１の実施の形態にかかる半導体装置の製造方法を例示する工程断面図である。本発明の第１の実施の形態にかかる半導体装置の製造方法を例示する工程断面図である。本発明の第１の実施の形態にかかる半導体装置の製造方法を例示する工程断面図である。本発明の第２の実施の形態にかかる半導体装置の製造方法を例示する工程断面図である。本発明の第２の実施の形態にかかる半導体装置の製造方法を例示する工程断面図である。本発明の第２の実施の形態にかかる半導体装置の製造方法を例示する工程断面図である。本発明の第２の実施の形態にかかる半導体装置の製造方法を例示する工程断面図である。本発明の第２の実施の形態にかかる半導体装置の製造方法を例示する工程断面図である。本発明の第２の実施の形態にかかる半導体装置の製造方法を例示する工程断面図である。本発明の第２の実施の形態にかかる半導体装置の製造方法を例示する工程断面図である。本発明者が、本発明に至る過程で検討した比較例にかかる半導体装置の製造方法を表す模式図である。架橋反応を利用した従来の微細パターン形成プロセスを模式的に表す工程断面図である。架橋反応を利用した従来の微細パターン形成プロセスを模式的に表す工程断面図である。本発明者が、本発明に至る過程で検討した比較例にかかる半導体装置の製造方法を表す工程断面図である。

符号の説明

１半導体基板
２被加工膜
３下層膜
４酸（下層膜に含有される）
５レジスト（Ｓｉ含有）
６パターンシュリンク材
７マスク
８硬化層
９架橋領域層（下層膜）
１０露光
１３下層膜
１４酸（レジストに含有される）
１５レジスト（酸含有）
１９架橋領域層（レジスト）
２０開口

Claims

被加工膜の上に、酸を含有する下層膜を形成する工程と、
前記下層膜の上にレジストを塗布する工程と、
前記レジストに露光及び現像を行い、レジストパターンを形成する工程と、
前記レジストパターンをマスクとして、下層膜をエッチングすることにより、前記下層膜を貫通して前記被加工膜に至る開口を形成する工程と、
前記開口の内壁に露出する前記下地層の側壁にパターンシュリンク材を塗布する工程と、
熱処理により前記酸を前記パターンシュリンク材中に拡散させて架橋領域層を形成する工程と、
前記架橋領域層が形成されない前記パターンシュリンク材を除去する工程と、
前記架橋領域層と、前記レジストパターンと、前記下層膜と、をマスクとして、前記被加工膜をエッチングする工程と、
を備えたことを特徴とする半導体装置の製造方法。
前記レジストはシリコンを含有し、
前記下層膜のエッチングは、酸素ガスを含むエッチングガスを用いて実施されることを特徴とする請求項１記載の半導体装置の製造方法。
前記レジストパターンの表面にシリコンと酸素との化合物からなる層が形成されることを特徴とする請求項２記載の半導体装置の製造方法。
前記レジストを塗布する工程の前に、前記下層膜にキュア処理またはポストベーク処理をする工程をさらに備えたことを特徴とする請求項１〜３のいずれか１つに記載の半導体装置の製造方法。
前記下層膜は、有機樹脂からなることを特徴とする請求項１〜４のいずれか１つに記載の半導体装置の製造方法。