JP2006186020A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006186020A JP2006186020A JP2004376186A JP2004376186A JP2006186020A JP 2006186020 A JP2006186020 A JP 2006186020A JP 2004376186 A JP2004376186 A JP 2004376186A JP 2004376186 A JP2004376186 A JP 2004376186A JP 2006186020 A JP2006186020 A JP 2006186020A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- film
- lower layer
- pattern
- layer film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
【課題】 微細パターン形成する工程を備えた半導体装置の製造方法を提供する。
【解決手段】 被加工膜の上に、酸を含有する下層膜を形成する工程と、
前記下層膜の上にレジストを塗布する工程と、前記レジストに露光及び現像を行い、レジストパターンを形成する工程と、前記レジストパターンをマスクとして、下層膜をエッチングすることにより、前記下層膜を貫通して前記被加工膜に至る開口を形成する工程と、前記開口の内壁に露出する前記下地層の側壁にパターンシュリンク材を塗布する工程と、熱処理により前記酸を前記パターンシュリンク材中に拡散させて架橋領域層を形成する工程と、前記架橋領域層が形成されない前記パターンシュリンク材を除去する工程と、前記架橋領域層と、前記レジストパターンと、前記下層膜と、をマスクとして、前記被加工膜をエッチングする工程と、を備えたことを特徴とする半導体装置の製造方法を提供する。
【選択図】 図1
【解決手段】 被加工膜の上に、酸を含有する下層膜を形成する工程と、
前記下層膜の上にレジストを塗布する工程と、前記レジストに露光及び現像を行い、レジストパターンを形成する工程と、前記レジストパターンをマスクとして、下層膜をエッチングすることにより、前記下層膜を貫通して前記被加工膜に至る開口を形成する工程と、前記開口の内壁に露出する前記下地層の側壁にパターンシュリンク材を塗布する工程と、熱処理により前記酸を前記パターンシュリンク材中に拡散させて架橋領域層を形成する工程と、前記架橋領域層が形成されない前記パターンシュリンク材を除去する工程と、前記架橋領域層と、前記レジストパターンと、前記下層膜と、をマスクとして、前記被加工膜をエッチングする工程と、を備えたことを特徴とする半導体装置の製造方法を提供する。
【選択図】 図1
Description
本発明は、半導体装置の製造方法に関し、特にパターンシュリンク材を用いて微細パターンを形成する工程を含む半導体装置の製造方法に関する。
半導体デバイスの高集積化に対応するため、リソグラフィ工程においては、レジストパターンの微細化が進んでいる。パターン微細化を目的として、例えば、露光光源の短波長化や露光レンズの高NA化など、解像性能を向上させる技術開発が行われている。ところが、ホールパターンの形成に関しては、ラインパターンほど解像性能が得られない。そこで、高集積微細パターンを形成するには、解像性能以上にホールパターンを微細化するプロセス技術が必要となる。
この解決手法の一つとして、酸によるいわゆる架橋反応を利用するパターン形成方法がある(例えば、特許文献1及び2)。
図18及び図19は、このプロセスの要部を説明するための工程断面図である。
すなわち、まず、半導体基板1上に、被加工膜2が形成され、酸14を含有したレジスト15が塗布される(図18(a))。次に、マスク7を介して、光10により露光され(図18(b))、例えば、寸法幅Aを有するレジストパターン15が形成される(図18(c))。
図18及び図19は、このプロセスの要部を説明するための工程断面図である。
すなわち、まず、半導体基板1上に、被加工膜2が形成され、酸14を含有したレジスト15が塗布される(図18(a))。次に、マスク7を介して、光10により露光され(図18(b))、例えば、寸法幅Aを有するレジストパターン15が形成される(図18(c))。
続いて、高エッチング耐性を有するパターンシュリンク材6が塗布され、パターン部が埋め込まれる(図18(d))。一定温度での熱処理により、レジスト15中の酸14がパターンシュリンク材6に拡散される架橋反応が生じる(図19(a))。その後、リンス処理により、架橋領域層19以外のパターンシュリンク材を剥離することにより、通常リソグラフィ後形成可能な寸法幅Aからさらに縮小された寸法幅Bを有するパターンを形成できる(図19(b))。レジスト15及び架橋領域層19が充分な厚みを確保でき、かつエッチング耐性に優れたレジストを用いることにより、その後被加工膜2の加工を行う際にも、パターン側壁の荒れの発生もなく、縮小された寸法幅Bが維持されたパターンが被加工膜2に形成される(図19(c))。
特開2001−228616号公報
特開2001−66782号公報
ところで、現在、リソグラフィ工程においては、開口サイズが50ナノメータ程度のビアホールやトレンチなどのように、パターンのさらなる微細化が要求されており、このためにF2露光(フッ素エキシマレーザ露光)などの短波長光源による露光技術が用いられるようになってきている。このF2露光に対応する新たなレジスト開発が進んでいるが、従来のKrFレジストなどと比べると、F2露光用レジストは、エッチング耐性や透明性がやや劣る。また、目標とする50ナノメータ程度の微細寸法でパターン倒れを起こさせないことや、解像性を確保することなどを考慮した場合、100〜200ナノメータ程度と非常に薄いレジスト膜厚が要求される。
これらF2露光などに用いられるレジストのように、エッチング耐性が充分ではなく膜厚を大きくできない場合、単層レジストでは下地膜の加工が困難である。この解決策のひとつとして、2層構造によりエッチングマスクとする方法が考えられる。
図20は、本発明者が本発明に至る過程で検討した微細パターン形成プロセスの要部を説明するための工程断面図である。
すなわちまず、半導体基板1上に、被加工膜2、下層膜13をこの順序に積層し、Siを含有したレジスト5をその上層にコートする(図20(a))。次に、光露光により、寸法幅Aのレジストパターンを形成する(図20(b))。
図20は、本発明者が本発明に至る過程で検討した微細パターン形成プロセスの要部を説明するための工程断面図である。
すなわちまず、半導体基板1上に、被加工膜2、下層膜13をこの順序に積層し、Siを含有したレジスト5をその上層にコートする(図20(a))。次に、光露光により、寸法幅Aのレジストパターンを形成する(図20(b))。
下層膜13の材料としては、膜厚の大きい被加工膜2に対して高い選択比が取れて、かつ優れたエッチング耐性を有する材料を用いることが望ましい。例えば、有機樹脂を用いることなどが好ましい。パターニングされたレジスト5をマスクとして、有機樹脂膜の加工特性に優れるO2プラズマを用いたプラズマ処理を行う。こうすると、上層のレジスト5に含有されるSiと、エッチングガス中のO2とが反応して、上層のレジスト表面にSiO2などが堆積した硬化層8が形成される。この硬化層8が形成される結果、エッチング耐性が大幅に向上する。すなわち、上層のレジスト5と下層膜13との間に高い選択比が得られ、たとえレジスト5が薄くても、厚い下層膜13が良好に加工できる。
これに続く被加工膜2の加工に際しても、下層膜13との間に高い選択比を得ることができ、かつ下層膜13の膜厚は大きいので、所定の寸法幅Aが良好に形成できる(図20(d))。
以上説明したように、2層構造によるエッチングプロセスは、レジストが薄い場合においても、微細パターン形成が可能な有効なプロセスである。
以上説明したように、2層構造によるエッチングプロセスは、レジストが薄い場合においても、微細パターン形成が可能な有効なプロセスである。
しかしながら、図18及び図19を参照しつつ説明した架橋反応を利用するプロセスにおいて、このような2層構造プロセスをそのまま適用することは、困難である。その理由は、レジスト5の表面に、硬化層と架橋領域層をともに形成することが困難なためである。この結果、架橋領域層はエッチングプロセス中にすべて削られてパターンシュリンク効果が得られない。
本発明の目的は、パターンシュリンク材を用いた2層積層プロセスにより微細パターン形成する工程を備えた半導体装置の製造方法を提供することにある。
上記目的を達成するために、本発明の一態様によれば、
被加工膜の上に、酸を含有する下層膜を形成する工程と、
前記下層膜の上にレジストを塗布する工程と、
前記レジストに露光及び現像を行い、レジストパターンを形成する工程と、
前記レジストパターンをマスクとして、下層膜をエッチングすることにより、前記下層膜を貫通して前記被加工膜に至る開口を形成する工程と、
前記開口の内壁に露出する前記下地層の側壁にパターンシュリンク材を塗布する工程と、
熱処理により前記酸を前記パターンシュリンク材中に拡散させて架橋領域層を形成する工程と、
前記架橋領域層が形成されない前記パターンシュリンク材を除去する工程と、
前記架橋領域層と、前記レジストパターンと、前記下層膜と、をマスクとして、前記被加工膜をエッチングする工程と、
を備えたことを特徴とする半導体装置の製造方法が提供される。
被加工膜の上に、酸を含有する下層膜を形成する工程と、
前記下層膜の上にレジストを塗布する工程と、
前記レジストに露光及び現像を行い、レジストパターンを形成する工程と、
前記レジストパターンをマスクとして、下層膜をエッチングすることにより、前記下層膜を貫通して前記被加工膜に至る開口を形成する工程と、
前記開口の内壁に露出する前記下地層の側壁にパターンシュリンク材を塗布する工程と、
熱処理により前記酸を前記パターンシュリンク材中に拡散させて架橋領域層を形成する工程と、
前記架橋領域層が形成されない前記パターンシュリンク材を除去する工程と、
前記架橋領域層と、前記レジストパターンと、前記下層膜と、をマスクとして、前記被加工膜をエッチングする工程と、
を備えたことを特徴とする半導体装置の製造方法が提供される。
ここで、前記レジストはシリコンを含有し、前記下層膜のエッチングは、酸素ガスを含むエッチングガスを用いて実施されるものとすることができる。
また、前記レジストパターンの表面にシリコンと酸素との化合物からなる層が形成されるものとすることができる。
また、前記レジストを塗布する工程の前に、前記下層膜にキュア処理またはポストベーク処理をする工程をさらに備えたものとすることができる。
また、前記下層膜は、有機樹脂からなるものとすることができる。
また、前記レジストパターンの表面にシリコンと酸素との化合物からなる層が形成されるものとすることができる。
また、前記レジストを塗布する工程の前に、前記下層膜にキュア処理またはポストベーク処理をする工程をさらに備えたものとすることができる。
また、前記下層膜は、有機樹脂からなるものとすることができる。
本発明によれば、パターンシュリンク材を用いた2層積層プロセスにより微細パターンを形成する工程を備えた半導体装置の製造方法を提供することができる。
以下、図面を参照しつつ本発明の実施の形態について説明する。
図1乃至図9は、本発明の第1の実施の形態にかかる半導体装置の製造方法を説明するための模式工程断面図である。
図1乃至図9は、本発明の第1の実施の形態にかかる半導体装置の製造方法を説明するための模式工程断面図である。
図1は、半導体基板1の上に、被加工膜2、酸を含有した下層膜3がこの順序に積層された断面構造を模式的に表す。下層膜3の上には、シリコン(Si)を含有したレジスト5が塗布されている。被加工膜2としては、例えば、プラズマCVD法により堆積された約400nm厚のTEOS膜(TetraEthOxySilane:Si(OC2H5)4)を用いることができる。
下層膜3としては、酸4を含有した有機樹脂膜を、被加工膜2に対して充分なエッチングマスクとなる厚みとして約300nm塗布し、約130℃で約60秒のベーキングを施すことにより形成する。
下層膜3としては、酸4を含有した有機樹脂膜を、被加工膜2に対して充分なエッチングマスクとなる厚みとして約300nm塗布し、約130℃で約60秒のベーキングを施すことにより形成する。
続いて、この下層膜3に、キュア処理を行い、膜表面を変質させる。この処理により、後に塗布される上層膜(例えばレジスト5)との間で、溶解反応が生じることを防ぐことができるとともに、下層膜3中の酸4が上層膜へ拡散することも防ぐことができる。このキュア処理は、適切なポストベーキング処理であっても良い。
次に、下層膜3の上に、F2露光用のSi含有ポジレジストを、微細パターン形成可能な厚みの約120nm塗布し、約100℃で約90℃のベーキングを行い上層膜であるレジスト5を形成する。
図2は、露光工程を表す。マスク7を通して光10を露光後、約110℃で約60秒のポストベーキングを行う。
図2は、露光工程を表す。マスク7を通して光10を露光後、約110℃で約60秒のポストベーキングを行う。
図3は、現像後得られたパターンの断面を模式的に例示する。現像工程において、例えばTMAH2.38%現像液を用いることにより、所望の寸法幅Aを有する上層膜であるレジスト5のパターンが得られる。
図4は、この工程により形成されたパターン内部が埋め込まれた断面を模式的に例示する。パターニングされたレジスト5をマスクに、下層膜3に開口20が設けられる。開口20が完全に埋め込まれるように、酸を含有したパターンシュリンク材6が、約400nmの厚みで塗布される。このパターンシュリンク材としては、例えば、エッチング耐性に優れるアクリレート系の水溶性ポリマーなどを用いることができる。
図5は、熱処理工程を説明する模式図である。約130℃で約60秒の熱処理を行うことができる。この熱処理により、矢印の向きに熱拡散された酸4が、パターンシュリンク材と架橋反応を生じ、開口20において下層膜3がパターンシュリンク材6と接触する領域に架橋領域層9が形成される。なお、図18及び図19において説明した従来例においては、下層膜は存在せず、架橋領域層19は、パターンシュリンク材6と酸14含有のレジスト15との境界面においてのみ形成されている点で、具体例とは異なる。
また、架橋領域層9の幅はベーキング温度及びベーキング時間により制御できるので、シュリンク後の寸法を適正に調整することができる。
図6は、パターンシュリンク材を剥離後の断面を例示する。パターンシュリンク材6は水溶性であるので、純水リンス処理によって、残渣なく剥離ができる。この結果、下層膜3とほぼ同程度の厚みを有する架橋領域層9が、所望の寸法幅Bで残される。
図7は、被加工膜2のエッチング後の断面が模式的に例示する。このエッチングは、架橋領域層9、下層膜3、レジスト5をマスクとして、C4F8/Ar/O2のガス系を用いて行うことができる。
図8は、下層膜2のエッチング終了時の断面を模式的に例示する。
エッチングが完了時においても、下層膜3及び架橋領域層9が残っているので、被加工膜2には寸法幅Bが維持される。
図8は、下層膜2のエッチング終了時の断面を模式的に例示する。
エッチングが完了時においても、下層膜3及び架橋領域層9が残っているので、被加工膜2には寸法幅Bが維持される。
図9は、レジスト5、下層膜3、架橋領域層9が、酸化プラズマによるアッシング処理により除去され、所望の寸法幅Bが得られた断面を例示する。
以上説明したように、第1の実施形態においては、2層積層プロセスの下層膜3に酸4を添加し、レジスト5のパターニング後に下層膜3に架橋反応を生じさせる。この結果、エッチング耐性に優れた2層積層構造により、パターンシュリンクができて、半導体装置の微細化、特に、ビアホールの微細化が可能となる。
次に、本発明の第2の実施の形態にかかる半導体装置の製造方法について説明する。
図10乃至図16は、本実施形態の半導体装置の製造方法の工程断面図である。
これらの図面については、図1乃至図9に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明は省略する。また、図1乃至図3に関して前述した工程は、本実施形態においても同様に実施できるので、詳細な説明は省略する。
これらの図面については、図1乃至図9に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明は省略する。また、図1乃至図3に関して前述した工程は、本実施形態においても同様に実施できるので、詳細な説明は省略する。
本実施形態においても、半導体基板1上に被加工膜2が形成され、その上に、酸4を含有した下層膜3とレジスト5が2層構造をなしている。
図10は、ドライエッチング工程後の断面図である。
N2/O2系のガスを用いて、O2プラズマエッチング処理を行い、レジスト5をマスクとして下層膜3の加工を行う。O2プラズマエッチング処理により、下層膜3がエッチングされる工程中に、レジスト5に含有されているSiとO2ガスが反応して、レジスト5の表面には、SiO2を主成分とする硬化層8が形成される。ここで形成されたSiO2はエッチング耐性が大きく、下層膜3とのエッチング選択比を大きくすることができる。この結果、下層膜3に良好なパターンを形成できる。
N2/O2系のガスを用いて、O2プラズマエッチング処理を行い、レジスト5をマスクとして下層膜3の加工を行う。O2プラズマエッチング処理により、下層膜3がエッチングされる工程中に、レジスト5に含有されているSiとO2ガスが反応して、レジスト5の表面には、SiO2を主成分とする硬化層8が形成される。ここで形成されたSiO2はエッチング耐性が大きく、下層膜3とのエッチング選択比を大きくすることができる。この結果、下層膜3に良好なパターンを形成できる。
図11は、パターン内部が埋め込まれた断面図である。第1の実施形態と同様に、下層膜3には開口20が設けられ、開口20が完全に埋め込まれるように、酸4を含有したパターンシュリンク材6が、約400nmの厚みで塗布される。
図12は、熱処理工程を説明するための模式断面図である。約130℃で約60秒の熱処理を実施することができる。この処理により、矢印の向きに熱拡散された酸4が、パターンシュリンク材6と架橋反応を生じ、開口20において下層膜3がパターンシュリンク材6と接触する領域に架橋領域層9が形成される。レジスト5にも酸は含有される場合があるが、その表面にはSiO2硬化層8が存在するために、酸がパターンシュリンク材6に拡散することはない。この結果、架橋反応はパターンシュリンク材6が、下層膜3と接する領域でのみ生じる。なお、図18及び図19に関して前述した従来例においては、下層膜は存在せず、架橋領域層19は、パターンシュリンク材と酸含有のレジスト15との境界面においてのみ形成されている点で、本具体例とは大きく異なる。
図13は、パターンシュリンク材を剥離後の断面を例示する。
パターンシュリンク材は水溶性であるので、純水リンス処理で、残渣なく剥離ができる。この結果、下層膜3とほぼ同程度の厚みを有する架橋領域層9が、所望の寸法幅Bで残される。
パターンシュリンク材は水溶性であるので、純水リンス処理で、残渣なく剥離ができる。この結果、下層膜3とほぼ同程度の厚みを有する架橋領域層9が、所望の寸法幅Bで残される。
図14は、被加工膜2のエッチング後の断面を模式的に例示する。このエッチングは、架橋領域層9、下層膜3、硬化層8で表面を覆われたレジスト5をマスクとして、C4F8/Ar/O2のガス系を用いて行うことができる。
図15は、下層膜3のエッチング終了時の断面を模式的に例示する。
高選択比を有する硬化層8が存在するため、エッチング完了時においても、下層膜3及び架橋領域層9がより厚く残っているので、寸法幅Bが維持された良好な加工膜2が得られる。
高選択比を有する硬化層8が存在するため、エッチング完了時においても、下層膜3及び架橋領域層9がより厚く残っているので、寸法幅Bが維持された良好な加工膜2が得られる。
図16は、レジスト5、下層膜3、架橋領域層9、硬化層8が、酸素プラズマによるアッシング処理により除去され、所望の寸法幅Bが得られた断面を例示する。
以上説明したように、第2の実施形態においても、第1の実施形態と同様に、2層積層プロセスの下層膜3に酸4を添加させることによって、レジスト5のパターニング後に下層膜3に架橋反応を生じさせる。さらに、第2の実施例においては、下層膜4のプラズマエッチング処理工程中に、レジスト5の表面に高選択比を有する硬化層8が形成されることから、よりエッチング耐性に優れた2層積層構造が形成される。この結果、パターンシュリンクがより良好に行えて、半導体装置の微細化、特にはビアホールの微細化が可能となる。
ここで、本発明者が、本発明にいたる過程で検討した比較例について説明する。
図17は、この比較例の工程途中の模式断面図を例示する。
半導体基板1の上に、被加工膜2、下層膜13が積層されている。続いて、下層膜のベーキング、キュアが行われる。次に、酸14を含有するレジスト15が塗布され、露光され、所定の寸法幅を有するレジスト開口が形成される。この構造は図20(b)に例示した2層構造とほぼ同じであるである。続いて、パターンシュリンク材6を、レジスト開口を埋め込むように塗布する。このあと、約130℃で約60秒の熱処理を行い、パターンシュリンク材6とレジスト15の境界面にSiO2を主成分とする架橋領域層19が形成される。架橋領域層19の形成により、パターンシュリンクの条件は整っているが、下層膜13及び被加工膜2のエッチングに対して、高選択比を有する、例えばSiO2からなる硬化層は形成困難である。
図17は、この比較例の工程途中の模式断面図を例示する。
半導体基板1の上に、被加工膜2、下層膜13が積層されている。続いて、下層膜のベーキング、キュアが行われる。次に、酸14を含有するレジスト15が塗布され、露光され、所定の寸法幅を有するレジスト開口が形成される。この構造は図20(b)に例示した2層構造とほぼ同じであるである。続いて、パターンシュリンク材6を、レジスト開口を埋め込むように塗布する。このあと、約130℃で約60秒の熱処理を行い、パターンシュリンク材6とレジスト15の境界面にSiO2を主成分とする架橋領域層19が形成される。架橋領域層19の形成により、パターンシュリンクの条件は整っているが、下層膜13及び被加工膜2のエッチングに対して、高選択比を有する、例えばSiO2からなる硬化層は形成困難である。
すなわち、プラズマ処理でSiO2を含む硬化層を形成するのに必要なSiが、パターンシュリンク材及び架橋領域層には含まれないので、O2プラズマを用いた加工処理時に、架橋領域層表面に高エッチング耐性を有する硬化層が形成されない。この結果、架橋領域層19はエッチングプロセス中にすべて削られてパターンシュリンク効果が得られない。シュリンク材6にSiを含有させ、架橋領域層形成後の剥離も容易である材料の開発は、きわめて困難と考えられる。この結果、せっかく2層構造としてもエッチング耐性に改善効果は不十分である。
これに対して、第1及び第2の実施形態においては、被加工膜2の加工に対して充分なマスクとなる厚みを有した下層膜3が設けられ、開口20において下層膜3がパターンシュリンク材6と接触する領域に架橋領域層9が設けられるので、パターンシュリンクが可能となる。
以上説明したように、本発明によれば、F2のようなより短波長光源を用いる場合においても、パターンシュリンク材を用いて解像性能以上に微細なパターン、特にホールパターン、の形成が可能となる。この結果として、50nm程度の微細寸法を有する高集積半導体装置が実現可能となる。
以上、具体例を参照しつつ本発明の実施の形態について説明した。
しかし、本発明は、これらの具体例に限定されるものではない。例えば、本発明にかかる半導体装置の製造方法において採用する材料や薬剤、半導体の構造、処理条件などについては、当業者が公知の範囲から適宜選択したものも本発明の範囲に包含される。
しかし、本発明は、これらの具体例に限定されるものではない。例えば、本発明にかかる半導体装置の製造方法において採用する材料や薬剤、半導体の構造、処理条件などについては、当業者が公知の範囲から適宜選択したものも本発明の範囲に包含される。
1 半導体基板
2 被加工膜
3 下層膜
4 酸(下層膜に含有される)
5 レジスト(Si含有)
6 パターンシュリンク材
7 マスク
8 硬化層
9 架橋領域層(下層膜)
10 露光
13 下層膜
14 酸(レジストに含有される)
15 レジスト(酸含有)
19 架橋領域層(レジスト)
20 開口
2 被加工膜
3 下層膜
4 酸(下層膜に含有される)
5 レジスト(Si含有)
6 パターンシュリンク材
7 マスク
8 硬化層
9 架橋領域層(下層膜)
10 露光
13 下層膜
14 酸(レジストに含有される)
15 レジスト(酸含有)
19 架橋領域層(レジスト)
20 開口
Claims (5)
- 被加工膜の上に、酸を含有する下層膜を形成する工程と、
前記下層膜の上にレジストを塗布する工程と、
前記レジストに露光及び現像を行い、レジストパターンを形成する工程と、
前記レジストパターンをマスクとして、下層膜をエッチングすることにより、前記下層膜を貫通して前記被加工膜に至る開口を形成する工程と、
前記開口の内壁に露出する前記下地層の側壁にパターンシュリンク材を塗布する工程と、
熱処理により前記酸を前記パターンシュリンク材中に拡散させて架橋領域層を形成する工程と、
前記架橋領域層が形成されない前記パターンシュリンク材を除去する工程と、
前記架橋領域層と、前記レジストパターンと、前記下層膜と、をマスクとして、前記被加工膜をエッチングする工程と、
を備えたことを特徴とする半導体装置の製造方法。 - 前記レジストはシリコンを含有し、
前記下層膜のエッチングは、酸素ガスを含むエッチングガスを用いて実施されることを特徴とする請求項1記載の半導体装置の製造方法。 - 前記レジストパターンの表面にシリコンと酸素との化合物からなる層が形成されることを特徴とする請求項2記載の半導体装置の製造方法。
- 前記レジストを塗布する工程の前に、前記下層膜にキュア処理またはポストベーク処理をする工程をさらに備えたことを特徴とする請求項1〜3のいずれか1つに記載の半導体装置の製造方法。
- 前記下層膜は、有機樹脂からなることを特徴とする請求項1〜4のいずれか1つに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004376186A JP2006186020A (ja) | 2004-12-27 | 2004-12-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004376186A JP2006186020A (ja) | 2004-12-27 | 2004-12-27 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006186020A true JP2006186020A (ja) | 2006-07-13 |
Family
ID=36738926
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004376186A Withdrawn JP2006186020A (ja) | 2004-12-27 | 2004-12-27 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006186020A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011258769A (ja) * | 2010-06-09 | 2011-12-22 | Sumitomo Electric Ind Ltd | 半導体光デバイスの製造方法 |
TWI826500B (zh) * | 2018-08-21 | 2023-12-21 | 日商東京威力科創股份有限公司 | 遮罩之形成方法 |
-
2004
- 2004-12-27 JP JP2004376186A patent/JP2006186020A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011258769A (ja) * | 2010-06-09 | 2011-12-22 | Sumitomo Electric Ind Ltd | 半導体光デバイスの製造方法 |
TWI826500B (zh) * | 2018-08-21 | 2023-12-21 | 日商東京威力科創股份有限公司 | 遮罩之形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4427562B2 (ja) | パターン形成方法 | |
US6566280B1 (en) | Forming polymer features on a substrate | |
US8268535B2 (en) | Pattern formation method | |
JP4016009B2 (ja) | パターン形成方法及び半導体装置の製造方法 | |
JP2007300125A (ja) | 半導体素子の微細パターンの形成方法 | |
JP4302065B2 (ja) | パターン形成方法 | |
KR100843899B1 (ko) | 반도체 소자의 제조방법 | |
KR100796509B1 (ko) | 반도체 소자의 제조방법 | |
JP2011238795A (ja) | パターン形成方法 | |
US6465360B2 (en) | Method for fabricating an ultra small opening | |
US20070264598A1 (en) | Method of forming a fine pattern | |
JP2009139695A (ja) | 半導体装置の製造方法 | |
JP2006186020A (ja) | 半導体装置の製造方法 | |
US7064075B2 (en) | Method for manufacturing semiconductor electronics devices | |
JP2008066467A (ja) | パターン形成方法 | |
JP2006140222A (ja) | パターン形成方法、下層膜形成組成物、及び半導体装置の製造方法 | |
US7858516B2 (en) | Method for forming fine pattern of semiconductor device | |
US7387869B2 (en) | Method of forming pattern for semiconductor device | |
JP2008135649A (ja) | 半導体装置の製造方法 | |
KR100827488B1 (ko) | 반도체 소자의 금속 배선 패턴 형성 방법 | |
KR20100074622A (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
JP2010118501A (ja) | 半導体装置の製造方法 | |
KR100866681B1 (ko) | 반도체 소자의 패턴 형성방법 | |
JP2010010270A (ja) | 半導体装置の製造方法 | |
KR100467496B1 (ko) | 반도체 소자 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080304 |