KR20100074622A - 반도체 소자의 미세 패턴 형성 방법 - Google Patents

반도체 소자의 미세 패턴 형성 방법 Download PDF

Info

Publication number
KR20100074622A
KR20100074622A KR1020080133110A KR20080133110A KR20100074622A KR 20100074622 A KR20100074622 A KR 20100074622A KR 1020080133110 A KR1020080133110 A KR 1020080133110A KR 20080133110 A KR20080133110 A KR 20080133110A KR 20100074622 A KR20100074622 A KR 20100074622A
Authority
KR
South Korea
Prior art keywords
photoresist
pattern
forming
film
hard mask
Prior art date
Application number
KR1020080133110A
Other languages
English (en)
Other versions
KR101080908B1 (ko
Inventor
정우영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080133110A priority Critical patent/KR101080908B1/ko
Publication of KR20100074622A publication Critical patent/KR20100074622A/ko
Application granted granted Critical
Publication of KR101080908B1 publication Critical patent/KR101080908B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은, 반도체 기판 상에 하드 마스크막을 형성하는 단계, 하드 마스크막의 상부에 제1 포토레지스트 패턴을 형성하는 단계, 제1 포토레지스트 패턴의 표면을 따라 가교층을 형성하는 단계, 가교층 및 하드 마스크막의 상부에 제3 포토레지스트막을 형성하는 단계, 가교층의 상부에 형성된 제2 포토레지스트막을 제거하여 제3 포토레지스트막을 제3 포토레지스트 패턴으로 형성하는 제1 현상 공정을 실시하는 단계, 가교층을 제거하여 제1 포토레지스트 패턴을 노출시키는 제2 현상 공정을 실시하는 단계, 제1 및 제3 포토레지스트 패턴에 따라 하드 마스크막을 패터닝하는 단계를 포함하는 반도체 소자의 미세 패턴 형성 방법으로 이루어진다.
가교층, RELACS, 포토레지스트막, 패드, 현상공정

Description

반도체 소자의 미세 패턴 형성 방법{Method of forming micro patterns in semiconductor device}
본 발명은 반도체 소자의 미세 패턴 형성 방법에 관한 것으로, 특히 서로 다른 폭의 패턴들을 동시에 형성하기 위한 반도체 소자의 미세 패턴 형성 방법에 관한 것이다.
반도체 소자는 게이트 라인들 및 금속배선들과 같은 다수개의 패턴들을 포함한다. 이들 패턴들은 전달하는 전압 또는 기능에 따라 각각 서로 다른 폭을 가지며 서로 다른 간격으로 형성된다. 플래시 소자의 경우, 워드라인(word line) 및 셀렉트 라인(select line)을 포함하는데, 셀렉트 라인은 워드라인보다 더 높은 레벨의 전압을 전달하기 때문에 더 넓은 폭으로 형성한다. 또한, 하부구조(예를 들면, 하부 금속배선)와 상부구조(예를 들면, 상부 금속배선)와의 접합 마진(margin)을 확보하기 위해서 하부 및 상부구조의 폭보다 더 넓은 패드(pad)를 형성하기도 한다.
한편, 반도체 소자의 집적도가 증가함에 따라 반도체 소자에 포함되는 패턴 들(예를 들면, 게이트 라인, 금속배선 및 패드)의 폭도 더욱 좁은 폭이 요구되고 있다. 하지만, 패턴을 형성하기 위한 노광공정 시 광원의 해상도 한계로 인하여 더욱 조밀한 패턴을 형성하기가 어려워지고 있다.
본 발명이 해결하고자 하는 과제는, 서로 다른 포토레지스트막들을 반응시켜 그 계면에서 가교층이 형성되도록 하는 RELACS(Resolution Enhancement Lithography Assisted by Chemical Shrink) 방법을 적용하여 서로 다른 폭을 갖는 패턴들을 형성할 수 있다.
본 발명의 일 실시 예에 따른 반도체 소자의 미세 패턴 형성 방법은, 반도체 기판 상에 하드 마스크막을 형성한다. 하드 마스크막의 상부에 제1 포토레지스트 패턴을 형성한다. 제1 포토레지스트 패턴의 표면을 따라 가교층을 형성한다. 가교층 및 하드 마스크막의 상부에 제3 포토레지스트막을 형성한다. 가교층의 상부에 형성된 제2 포토레지스트막을 제거하여 제3 포토레지스트막을 제3 포토레지스트 패턴으로 형성하는 제1 현상 공정을 실시한다. 가교층을 제거하여 제1 포토레지스트 패턴을 노출시키는 제2 현상 공정을 실시한다. 제1 및 제3 포토레지스트 패턴에 따라 하드 마스크막을 패터닝하는 단계를 포함하는 반도체 소자의 미세 패턴 형성 방법으로 이루어진다.
가교층을 형성하는 단계는, 제1 포토레지스트 패턴 및 하드 마스크막의 상부에 제2 포토레지스트막을 형성한다. 제1 포토레지스트 패턴과 제2 포토레지스트막의 경계면에 가교층을 형성하기 위해 베이킹 공정을 실시한다. 제2 포토레지스트막 을 제거하는 단계를 포함한다.
제1 포토레지스트 패턴은 실리콘(silicon; Si)이 함유된 포토레지스트막으로 형성하며, 제2 포토레지스트막은 RELACS(Resolution Enhancement Lithography Assisted by Chemical Shrink)용 물질로 형성한다.
가교층은 제1 포토레지스트 패턴으로부터 빠져나오는 프로톤(proton)이 제2 포토레지스트막과 반응하여 형성된다.
베이킹 공정은 제1 포토레지스트 패턴을 증류수(DI water)보다 현상액(develper)에 의한 식각 속도가 더 빠르게 한다. 또한, 베이킹 공정은 제1 포토레지스트 패턴의 PAG(Photo Acid Generator; 광산발생제)를 제거한다. 그리고, 제1 현상 공정과 제2 현상 공정은 동일한 현상(develop) 공정으로 실시한다.
본 발명의 다른 실시 예에 따른 반도체 소자의 미세 패턴 형성 방법은, 반도체 기판의 상부에 하드 마스크막을 형성한다. 하드 마스크막의 상부에 제1 포토레지스트 패턴들을 형성한다. 제1 포토레지스트 패턴들의 표면을 따라 가교층을 형성한다. 제1 포토레지스트 패턴들의 사이에 제2 포토레지스트 패턴을 형성한다. 가교층을 제거한다. 제1 포토레지스트 패턴 및 제2 포토레지스트 패턴에 따라 하드 마스크막을 패터닝하는 단계를 포함하는 반도체 소자의 미세 패턴 형성 방법으로 이루어진다.
제2 포토레지스트 패턴을 형성하는 단계는, 제1 포토레지스트 패턴들 및 하드 마스크막의 상부에 제2 포토레지스트막을 형성하고, 제2 포토레지스트막에 노광영역을 형성하기 위한 노광공정을 실시한 후, 노광영역을 제거하기 위한 현상공정 을 실시하는 단계를 더 포함한다.
가교층을 제거하는 단계는 현상공정을 이어서 진행하여 실시하며, 제2 포토레지스트 패턴은 워드라인(word line)용 패턴, 셀렉트 라인(select line)용 패턴 및 패드(pad)용 패턴을 포함한다.
본 발명은, 서로 다른 포토레지스트막들을 반응시켜 그 계면에서 가교층이 형성되도록 하는 RELACS(Resolution Enhancement Lithography Assisted by Chemical Shrink) 방법을 적용함으로써, 서로 다른 폭을 갖는 패턴들을 동시에 형성할 수 있다. 또한, 노광 장치의 교체 없이 광원의 한계보다 더 조밀한 폭 또는 간격의 패턴들을 형성할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1a 내지 도 1k는 본 발명에 따른 반도체 소자의 미세 패턴 형성 방법을 설명하기 위한 단면도이다.
도 1a를 참조하면, 플래시 소자를 예를 들어 설명하면 다음과 같다.
반도체 기판(100)의 상부에 식각 대상막(102)을 형성한다. 식각 대상막(102)은 게이트 적층막, 금속막 또는 절연막으로 형성할 수 있다. 이 중에서, 식각 대상막(102)으로 게이트 적층막을 형성하는 경우를 예를 들어 설명하도록 한다.
식각 대상막(102)의 상부에 제1 하드 마스크막(104) 및 제1 포토레지스트막(106)을 순차적으로 형성한다. 제1 하드 마스크막(104)은 SOC(spin on carbon)막으로 형성할 수 있다. 제1 포토레지스트막(106)은 실리콘(silicon; Si)이 함유된 포토레지스트막으로 형성하는 것이 바람직하다.
도 1b를 참조하면, 제1 포토레지스트막(도 1a의 106)의 상부에 제2 하드 마스트 패턴(108)을 형성하고, 제2 하드 마스크 패턴(108)에 따라 식각 공정을 실시하여 제1 포토레지스트 패턴(106a)을 형성한다. 제1 포토레지스트 패턴(106a)은 최종적으로 형성할 패턴의 피치(pitch)보다 넓은 폭으로 형성하며, 바람직하게는 두 배 넓은 폭으로 형성한다. 특히, 제1 포토레지스트 패턴(106a)은 후속 조밀한 패턴들이 형성될 영역 및 넓은 폭의 패턴들이 형성될 영역을 고려하여 패턴의 폭을 조절하는 것이 바람직하며, 이에 대하여는 후술(도 1g 이하 참조)하도록 한다.
도 1c를 참조하면, 제2 하드 마스크 패턴(도 1b의 108)을 제거한 후, 제1 포토레지스트 패턴(106a) 및 노출된 제1 하드 마스크막(104)의 상부에 희생막을 형성하기 위한 제2 포토레지스트막(110)을 형성한다. 바람직하게는, 제2 포토레지스트막(110)은 RELACS(Resolution Enhancement Lithography Assisted by Chemical Shrink)용 물질로 형성한다.
도 1d를 참조하면, 제1 포토레지스트 패턴(106a)과 제2 포토레지스트막(110)이 접하는 경계면에 희생막용 가교층(112)을 형성하기 위하여 베이킹(baking) 공정을 실시한다. 구체적으로 설명하면, 베이킹 공정을 실시하면 제1 포토레지스트 패턴(106a)에서 PAG(Photo Acid Generator; 광산발생제)가 빠져나간다. PAG가 빠져나가면 제1 포토레지스트 패턴(106a)은 현상액에 의한 제거가 어려워지는 특성을 가지게 된다. 또한, 제1 포토레지스트 패턴(106a)으로부터 프로톤(proton)이 빠져나오는데, 프로톤(proton)이 제2 포토레지스트막(110)과 반응하여 가교층(112)이 형성된다. 즉, 제1 포토레지스트 패턴(106a)의 크기는 유지하면서 제1 포토레지스트 패턴(106a)과 접하는 제2 포토레지스트막(110)으로 가교층(112)이 형성된다. 특히, 가교층(112)은 제1 포토레지스트 패턴(106a)으로 부터 빠져나온 PAG가 함유되기 때문에 증류수(DI water) 및 현상액으로 제거하기가 어렵다. 하지만, 산소(O2) 가스를 사용한 건식식각 공정을 실시하면 가교층(112)을 용이하게 제거할 수 있다.
도 1e를 참조하면, 제2 포토레지스트막(도 1d의 110)을 제거한다. 제2 포토레지스트막(도 1d의 110)의 제거 공정은 습식 식각 공정으로 실시하며, 바람직하게는, 증류수(DI water)를 식각액으로 사용한다. 증류수를 사용하면 가교층(112)은 제거되지 않고 제2 포토레지스트막(도 1d의 110)만 선택적으로 제거할 수 있다.
도 1f를 참조하면, 가교층(112)이 모두 덮이도록 제1 하드 마스크막(104)의상부에 제3 포토레지스트막(114)을 형성한다. 바람직하게는, 제3 포토레지스트막(114)은 실리콘(silicon; Si)이 함유된 포토레지스트막으로 형성한다.
도 1g를 참조하면, 제2 포토레지스트막(114)에 노광영역(114a)을 형성하기 위한 노광공정을 실시한다. 노광공정은 가교층(112)의 상부에 노광영역(114a)을 형성하기 위한 개구부 패턴을 가지는 레티클(116)을 로딩(loading)한 후, 광원을 조사한다. 그러면, 레티클(116)의 개구부 패턴에 따라 제3 포토레지스트막(114)에 입사된 광원에 의하여 가교층(112) 상부의 제3 포토레지스트막(114)에 노광영역(114a)이 형성된다. 이때, 제1 포토레지스트 패턴(106a) 및 가교층(112)이 형성되지 않은 영역(W)에 패드(pad)용 마스크 패턴을 형성할 수 있도록 레티클(16)의 패턴을 형성할 수도 있다.
도 1h를 참조하면, 노광영역(도 1g의 114a)을 제거하기 위한 현상공정을 실시한다. 현상공정은 현상액(developer)을 사용하는 일종의 습식 식각 공정이다. 현상 공정을 수행함으로써 노광영역(도 1g의 114a)이 제거된 영역으로 가교층(112)이 노출되며, 제3 포토레지스트 패턴(114b) 중 패드용 제3 포토레지스트 패턴(114b)의 폭에 따라 제1 하드 마스크막(104)의 일부도 노출될 수 있다.
도 1i를 참조하면, 현상공정을 계속 수행하여 가교층(112)을 제거한다. 가교층(112)은 상술한 바와 같이 제1 포토레지스트 패턴(106a)으로부터 빠져나온 PAG를 포함하기 때문에 현상액으로 제거하기가 어렵다. 특히, 가교층(112)이 제거되면서 제1 포토레지스트 패턴(106a)이 노출되는데, 상술한 바와 같이 제1 포토레지스트 패턴(106a)은 PAG가 빠져나가 현상액에 의해 쉽게 제거되지 않는다. 하지만, 산소(O2) 가스를 사용한 건식식각 공정을 실시하면 가교층(112)을 용이하게 제거할 수 있다. 이로 인해, 제1 하드 마스크막(104)의 상부에 폭이 서로 다른 제1 패턴(1P;), 제2 패턴(2P) 및 제3 패턴(P3)을 형성할 수 있다. 플래시 소자를 예를 들면, 제1 패턴(1P)은 워드라인(word line)용, 제2 패턴(2P)은 셀렉트 라인(select line)용, 제3 패턴(3P)은 패드(pad)용 마스크 패턴으로 사용할 수 있다.
도 1j를 참조하면, 제1 포토레지스트 패턴(106a) 및 제3 포토레지스트 패턴(114b)에 따라 식각 공정을 실시하여 제1 하드 마스크 패턴(104a)을 형성한다.
도 1k를 참조하면, 제1 포토레지스트 패턴(도 1j의 106a), 제3 포토레지스트 패턴(도 1j의 114b) 및 제1 하드 마스크 패턴(104a)에 따라 식각 공정을 실시하여 식각 대상 패턴(102a)을 형성한다. 식각 대상 패턴(102a)은 제1 폭으로 형성된 제1 패턴(1P; 예컨대, 워드라인), 제1 폭보다 넓은 제2 폭으로 형성된 제2 패턴(2P; 예컨대, 셀렉트 라인), 그리고 제2 폭보다 넓은 제3 폭으로 형성된 제3 패턴(3P; 예컨대; 패드)을 포함할 수 있다.
상술한 바와 같이, 가교층(도 1d의 112)을 사용하여 노광 장비의 한계 해상도보다 조밀한 패턴을 형성할 수 있으며, 서로 다른 폭(width)을 갖는 다수개의 패턴들을 동시에 형성할 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1a 내지 도 1k는 본 발명에 따른 반도체 소자의 미세 패턴 형성 방법을 설명하기 위한 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 반도체 기판 102 : 식각 대상막
102a : 식각 대상 패턴 104 : 제1 하드 마스크막
104a : 제1 하드 마스크 패턴 106 : 제1 포토레지스트막
106a : 제1 포토레지스트 패턴 108 : 제2 하드 마스크 패턴
110 : 제2 포토레지스트막 112 : 가교층
114 : 제3 포토레지스트막 114a : 노광영역
114b : 제3 포토레지스트 패턴 116 : 레티클

Claims (13)

  1. 반도체 기판 상에 하드 마스크막을 형성하는 단계;
    상기 하드 마스크막의 상부에 제1 포토레지스트 패턴을 형성하는 단계;
    상기 제1 포토레지스트 패턴의 표면을 따라 가교층을 형성하는 단계;
    상기 가교층 및 상기 하드 마스크막의 상부에 제3 포토레지스트막을 형성하는 단계;
    상기 가교층의 상부에 형성된 상기 제2 포토레지스트막을 제거하여 상기 제3 포토레지스트막을 제3 포토레지스트 패턴으로 형성하는 현상 공정을 실시하는 단계;
    상기 가교층을 제거하여 상기 제1 포토레지스트 패턴을 노출시키기 위한 식각공정을 실시하는 단계; 및
    상기 제1 및 제3 포토레지스트 패턴에 따라 상기 하드 마스크막을 패터닝하는 단계를 포함하는 반도체 소자의 미세 패턴 형성 방법.
  2. 제 1 항에 있어서, 상기 가교층을 형성하는 단계는,
    상기 제1 포토레지스트 패턴 및 상기 하드 마스크막의 상부에 제2 포토레지스트막을 형성하는 단계;
    상기 제1 포토레지스트 패턴과 상기 제2 포토레지스트막의 경계면에 상기 가교층을 형성하기 위해 베이킹 공정을 실시하는 단계; 및
    상기 제2 포토레지스트막을 제거하는 단계를 포함하는 반도체 소자의 미세 패턴 형성 방법.
  3. 제 2 항에 있어서,
    상기 제1 포토레지스트 패턴은 실리콘(silicon; Si)이 함유된 포토레지스트막으로 형성하는 반도체 소자의 미세 패턴 형성 방법.
  4. 제 2 항에 있어서,
    상기 제2 포토레지스트막은 RELACS(Resolution Enhancement Lithography Assisted by Chemical Shrink)용 물질로 형성하는 반도체 소자의 미세 패턴 형성 방법.
  5. 제 2 항에 있어서,
    상기 가교층은 상기 제1 포토레지스트 패턴으로부터 빠져나오는 프로톤(proton)이 상기 제2 포토레지스트막과 반응하여 형성되는 반도체 소자의 미세 패턴 형성 방법.
  6. 제 2 항에 있어서,
    상기 베이킹 공정은 상기 제1 포토레지스트 패턴이 증류수(DI water)보다 현상액(develper)에 의해 더 빠르게 식각되도록 하는 반도체 소자의 미세 패턴 형성 방법.
  7. 제 2 항에 있어서,
    상기 베이킹 공정은 상기 제1 포토레지스트 패턴의 PAG(Photo Acid Generator; 광산발생제)를 제거하는 반도체 소자의 미세 패턴 형성 방법.
  8. 제 1 항에 있어서,
    상기 식각공정은 산소(O2) 가스를 사용하여 실시하는 반도체 소자의 미세 패턴 형성 방법.
  9. 반도체 기판의 상부에 하드 마스크막을 형성하는 단계;
    상기 하드 마스크막의 상부에 제1 포토레지스트 패턴들을 형성하는 단계;
    상기 제1 포토레지스트 패턴들의 표면을 따라 가교층을 형성하는 단계;
    상기 제1 포토레지스트 패턴들의 사이에 제2 포토레지스트 패턴을 형성하는 단계;
    상기 가교층을 제거하는 단계; 및
    상기 제1 포토레지스트 패턴 및 상기 제2 포토레지스트 패턴에 따라 상기 하드 마스크막을 패터닝하는 단계를 포함하는 반도체 소자의 미세 패턴 형성 방법.
  10. 제 9 항에 있어서, 상기 제2 포토레지스트 패턴을 형성하는 단계는,
    상기 제1 포토레지스트 패턴들 및 상기 하드 마스크막의 상부에 제2 포토레지스트막을 형성하는 단계;
    상기 제2 포토레지스트막에 노광영역을 형성하기 위한 노광공정을 실시하는 단계; 및
    상기 노광영역을 제거하기 위한 현상공정을 실시하는 단계를 더 포함하는 반도체 소자의 미세 패턴 형성 방법.
  11. 제 10 항에 있어서,
    상기 가교층을 제거하는 단계는 건식식각 공정으로 수행하는 반도체 소자의 미세 패턴 형성 방법.
  12. 제 11 항에 있어서,
    상기 건식식각 공정은 산소(O2) 가스를 사용하여 수행하는 반도체 소자의 미세 패턴 형성 방법.
  13. 제 9 항에 있어서,
    상기 제2 포토레지스트 패턴은 워드라인(word line)용 패턴, 셀렉트 라인(select line)용 패턴 및 패드(pad)용 패턴을 포함하는 반도체 소자의 미세 패턴 형성 방법.
KR1020080133110A 2008-12-24 2008-12-24 반도체 소자의 미세 패턴 형성 방법 KR101080908B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080133110A KR101080908B1 (ko) 2008-12-24 2008-12-24 반도체 소자의 미세 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080133110A KR101080908B1 (ko) 2008-12-24 2008-12-24 반도체 소자의 미세 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR20100074622A true KR20100074622A (ko) 2010-07-02
KR101080908B1 KR101080908B1 (ko) 2011-11-09

Family

ID=42637118

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080133110A KR101080908B1 (ko) 2008-12-24 2008-12-24 반도체 소자의 미세 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR101080908B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024096229A1 (ko) * 2022-11-02 2024-05-10 한국과학기술원 포토리소그라피 패터닝 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8795540B2 (en) * 2011-12-22 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Selective bias compensation for patterning steps in CMOS processes

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003234279A (ja) 2002-02-08 2003-08-22 Sony Corp レジストパターンの形成方法、半導体装置の製造方法およびレジストパターンの形成装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024096229A1 (ko) * 2022-11-02 2024-05-10 한국과학기술원 포토리소그라피 패터닝 방법

Also Published As

Publication number Publication date
KR101080908B1 (ko) 2011-11-09

Similar Documents

Publication Publication Date Title
JP4890524B2 (ja) リソグラフィパターンの形成方法
US7851135B2 (en) Method of forming an etching mask pattern from developed negative and positive photoresist layers
US8012675B2 (en) Method of patterning target layer on substrate
KR100843553B1 (ko) 유기 전자 소자의 유기 물질층 패터닝 방법과 상기 방법을이용하여 제작된 유기 박막 트랜지스터 및 유기 전계 발광디바이스
US20130107237A1 (en) Method of slimming radiation-sensitive material lines in lithographic applications
JP2009218574A (ja) パターン形成方法、半導体装置の製造方法及び半導体装置の製造装置
JP2004247399A (ja) 半導体装置の製造方法
KR20110112727A (ko) 더블 패터닝을 이용한 반도체소자의 패턴형성방법
KR101080908B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR100919366B1 (ko) 반도체 소자의 패턴 형성 방법
KR100870264B1 (ko) 반도체 소자의 미세 패턴 형성방법
JP2011238795A (ja) パターン形成方法
US20090061635A1 (en) Method for forming micro-patterns
JP2010156819A (ja) 半導体装置の製造方法
KR100972674B1 (ko) 반도체 소자의 패턴 형성 방법
US20040152329A1 (en) Method for manufacturing semiconductor electronic devices
US8138059B2 (en) Semiconductor device manufacturing method
KR20130006736A (ko) 반도체 소자의 콘택홀 형성용 마스크 제조방법
KR100827488B1 (ko) 반도체 소자의 금속 배선 패턴 형성 방법
KR100989481B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100870326B1 (ko) 반도체 소자의 하드 마스크 패턴 형성방법
JP2008135649A (ja) 半導体装置の製造方法
KR101001483B1 (ko) 반도체 소자의 패턴 형성 방법
KR950014945B1 (ko) 반도체소자의 미세패턴 형성방법
JP2006186020A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee