KR20130006736A - 반도체 소자의 콘택홀 형성용 마스크 제조방법 - Google Patents

반도체 소자의 콘택홀 형성용 마스크 제조방법 Download PDF

Info

Publication number
KR20130006736A
KR20130006736A KR1020110017899A KR20110017899A KR20130006736A KR 20130006736 A KR20130006736 A KR 20130006736A KR 1020110017899 A KR1020110017899 A KR 1020110017899A KR 20110017899 A KR20110017899 A KR 20110017899A KR 20130006736 A KR20130006736 A KR 20130006736A
Authority
KR
South Korea
Prior art keywords
forming
photoresist
photoresist pattern
pattern
layer
Prior art date
Application number
KR1020110017899A
Other languages
English (en)
Inventor
임희열
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110017899A priority Critical patent/KR20130006736A/ko
Priority to US13/333,680 priority patent/US20120220129A1/en
Publication of KR20130006736A publication Critical patent/KR20130006736A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/66—Containers specially adapted for masks, mask blanks or pellicles; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/80—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명은 감광막패턴 형성 후 프리징(Freezing)에 의한 충분한 보호막을 형성하고, 원치 않는 비정상적인 패턴의 형성을 방지하는 반도체 소자의 콘택홀 형성용 마스크 제조방법을 제공하기 위한 것으로, 본 발명은 피식각층 상에 제1감광막을 코팅하는 단계; 상기 제1감광막을 라인/스페이스 타입으로 패터닝하되 제1방향으로 연장된 라인과 양끝단에 일정 너비를 갖는 패드를 제외한 영역의 상기 제1감광막을 모두 제거하여 제1감광막패턴을 형성하는 단계; 상기 제1감광막패턴에 프리징(Freezing)을 진행하여 제1감광막패턴의 표면에 보호막을 형성하는 단계; 상기 보호막을 포함하는 피식각층 상에 상기 제1방향에 수직하는 제2방향으로 연장된 라인타입의 제2감광막패턴을 형성하는 단계를 포함하여, 제1감광막패턴을 라인 및 패드로 형성하되, 라인 및 패드를 제외한 모든 영역의 감광막을 제거함으로써 잔류하는 제1감광막패턴 전체가 광산발생지역이 되도록 하여 프리징 공정시 제1감광막패턴의 표면 전체에 보호막 형성이 가능하도록 하는 효과, 제2감광막패턴 형성시 노광에 의해 제1감광막패턴이 영향을 받지 않으므로 비정상적인 홀 패턴이 형성되는 것을 방지하는 효과가 있다.

Description

반도체 소자의 콘택홀 형성용 마스크 제조방법{MATHOD FOR FABRICATING MASK FOR FORMING CONTACT HOLE OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자의 콘택홀 형성용 마스크 제조방법에 관한 것이다.
최근 반도체 소자의 집적도가 증가함에 따라 웨이퍼 상에 미세패턴을 형성하기 위한 여러가지 리소그라피(Lithography) 방법들이 제안되고 있으며, 그 중 하나는 더블 패터닝(Double Patterning) 기술을 이용한 방법이다. 더블 패터닝 기술은 극 자외선(EUV) 노광기술과 함께 40nm 노드 이하의 패턴 형성에 적용 가능할 것으로 기대되고 있으며, 식각을 수행하는 횟수에 따라 LELE(Litho-Etch-Litho-Etch) 방법과 LFLE(Litho-Freezing-Litho-Etch) 방법으로 구분된다. LELE 방법은 식각 단계가 2번 수행되어야 하는 반면에, LFLE 방법의 경우 1회의 식각단계만 수행해도 된다는 점에서 최근 관심이 집중되고 있다.
LFLE 방법의 더블 패터닝을 이용한 반도체 소자의 패턴 형성방법을 개략적으로 설명하면, 먼저 패턴대상막 위해 제1감광막을 도포한다. 그리고, 제1감광막에 포토마스크를 이용한 노광 및 현상을 수행하여 패턴대상막의 일부를 노출시키는 제1감광막패턴을 형성한다. 다음으로, 전면에 프리징(Freezing) 물질막을 도포한 후, 베이크(Bake)를 수행한다. 이 과정에 의해 제1감광막 패턴의 표면 위에는 단단한 폴리머막이 형성된다. 그리고, 프리징 물질막을 제거한 후에, 전면에 제2감광막을 도포한다. 그리고, 포토마스크를 이용한 노광 및 현상을 수행하여 제1감광막패턴 사이에 배치되는 제2감광막패턴을 형성한다. 다음으로, 제1감광막패턴 및 제2감광막패턴을 이용한 식각을 수행하여 패턴대상막의 노출부분을 제거함으로써 미세 피치의 홀 패턴을 형성할 수 있다.
위와 같이, LFLE 방법은 제1감광막패턴의 표면에 단단한 폴리머막이 형성되어, 제2감광막패턴을 형성하기 위한 노광공정시 영향을 받지 않는다.
그러나, 종래 기술은 셀 지역의 끝단 부분에서 노광되지 않고 남아있는 넓은지역에서는 상대적으로 노광에 의해 분해되는 물질(PAG)이 없어 충분한 보호막을 형성하기 어렵고, 따라서 제1감광막패턴 형성시 비노광부위는 제2감광막패턴을 형성하기 위한 감광막의 노광공정시 노광이 되면서 비정상적인 패턴이 형성된다.
도 1은 종래 기술에 따른 LFLE 방법시 문제점을 설명하기 위한 탑뷰(Top View)이다.
도 1을 참조하면, 셀지역의 끝단부분에 비정상적인 홀 패턴이 형성된 것을 확인할 수 있다. 이는, 제1감광막패턴 형성시 노광되지 않은 셀 지역의 끝단부분에 충분한 보호막이 형성되지 못하여, 제2감광막패턴을 형성하기 위한 노광공정시 함께 노광되면서 발생된 것이다.
위와 같은, 비정상적인 홀 패턴은 후속 식각공정시 원치 않은 하부막까지 식각하게 되어 반도체 소자의 특성에 큰 악영향을 미치는 문제점이 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 감광막패턴 형성 후 프리징(Freezing)에 의한 충분한 보호막을 형성하기 위한 반도체 소자의 콘택홀 형성용 마스크 제조방법을 제공하는데 그 목적이 있다.
또한, 원치 않는 비정상적인 패턴의 형성을 방지하는 반도체 소자의 콘택홀 형성용 마스크 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 실시예에 따른 반도체 소자의 콘택홀 형성용 마스크 제조방법은 피식각층 상에 제1감광막을 코팅하는 단계; 상기 제1감광막을 라인/스페이스 타입으로 패터닝하되 제1방향으로 연장된 라인과 양끝단에 일정 너비를 갖는 패드를 제외한 영역의 상기 제1감광막을 모두 제거하여 제1감광막패턴을 형성하는 단계; 상기 제1감광막패턴에 프리징(Freezing)을 진행하여 제1감광막패턴의 표면에 보호막을 형성하는 단계; 상기 보호막을 포함하는 피식각층 상에 상기 제1방향에 수직하는 제2방향으로 연장된 라인타입의 제2감광막패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
특히, 상기 보호막을 형성하는 단계는, 상기 제1감광막패턴을 포함하는 상기 피식각층 상에 프리징물질막을 형성하는 단계; 베이크를 통해 상기 제1감광막패턴의 표면에 보호막을 형성하는 단계; 및 상기 보호막이 형성되지 않은 상기 프리징물질막을 제거하는 단계를 포함하는 것을 특징으로 한다.
특히, 상기 패드의 너비는 적어도 프리징 물질막의 침투범위의 두배 이하가 되도록 조절하는 것을 특징으로 한다.
또한, 상기 프리징물질막은 액상 형태의 폴리머를 포함하는 것을 특징으로 한다.
또한, 상기 제1 및 제2감광막패턴을 식각배리어로 상기 피식각층을 식각하여 콘택홀을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
상술한 본 발명의 실시예에 따른 반도체 소자의 콘택홀 형성용 마스크 제조방법은 제1감광막패턴을 라인 및 패드로 형성하되, 라인 및 패드를 제외한 모든 영역의 감광막을 제거함으로써 잔류하는 제1감광막패턴 전체를 광산발생지역이 되도록 하여 프리징 공정시 제1감광막패턴의 표면 전체에 보호막 형성이 가능하도록 하는 효과가 있다.
따라서, 제2감광막패턴 형성시 노광에 의해 제1감광막패턴이 영향을 받지 않으므로 비정상적인 홀 패턴이 형성되는 것을 방지하는 효과가 있다.
도 1은 종래 기술에 따른 LFLE 방법시 문제점을 설명하기 위한 탑뷰(Top View),
도 2a 내지 도 2c는 본 발명에 따른 반도체 소자의 콘택홀 형성용 마스크 제조방법을 설명하기 위한 사시도,
도 3a 내지 도 3c는 본 발명에 따른 반도체 소자의 콘택홀 형성용 마스크 제조방법을 설명하기 위한 평면도,
도 4a 내지 도 4c는 본 발명에 따른 반도체 소자의 콘택홀 형성용 마스크 제조방법을 설명하기 위한 공정단면도.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부 도면을 참조하여 설명하기로 한다.
본 발명은 감광막패턴 후 프리징이 온전히 되지 않아 후속 노광공정에서 원하지 않는 지역에 노광이 적용되어 원치않는 홀 패턴이 형성되는 것을 방지하기 위한 발명이다. 프리징(Freezing)은 노광(Expose)이 되더라도 현상(Develop)이 되지 않도록 하는 것으로, 자세하게는 감광막의 분자사이의 공간에 프리징 물질이 침투하여 표면에 보호막을 형성함으로써 노광시 빛이나, 2차 감광막의 용매(Solvent)로 부터 보호하는 것이다.
한편, 감광막패턴 형성시 노광을 받지 않는 넓은 지역에서는 상대적으로 노광에 의해 분해되는 물질(광산발생제, PAG(Photo Acid Generator))이 없어서 감광막 내부에 프리징 물질이 침투할 수 있는 공간이 부족하게 되면서 충분한 보호막을 형성하기가 어렵다.
따라서, 본 발명은 감광막패턴의 끝단에 비노광부분을 노광이 되도록 패드를 형성하여 프리징 물질의 침투를 가능케 함으로써 충분한 보호막을 형성하며, 이에 대하여는 도 2a 내지 도 4c를 통해 자세히 설명하기로 한다.
도 2a 내지 도 2c는 본 발명에 따른 반도체 소자의 콘택홀 형성용 마스크 제조방법을 설명하기 위한 사시도이다. 도 3a 내지 도 3c는 본 발명에 따른 반도체 소자의 콘택홀 형성용 마스크 제조방법을 설명하기 위한 평면도이다. 도 4a 내지 도 4c는 본 발명에 따른 반도체 소자의 콘택홀 형성용 마스크 제조방법을 설명하기 위한 공정단면도로 도 3a 내지 도 3c를 A-A' 방향에서 바라본 단면도이며, 도 4c에서는 A-A' 방향에서 바라본 단면도를 (a)라하고, B-B' 방향에서 바라본 단면도를 (b)라고 하기로 한다. 도 2a 내지 도 2c는 X축 방향과 Y축 방향으로 나눌 수 있으며, 설명의 편의를 위해 X축 방향은 제1방향, Y축 방향은 제2방향이라고 가정한다. 또한, 이해를 돕기위해 도 2a 내지 도 2c, 도 3a 내지 도 3c 및 도 4a 내지 도 4c를 함께 도시하여 설명하기로 한다.
도 2a, 3a 및 도 4a에 도시된 바와 같이, 피식각층(11) 상에 제1감광막패턴(12A, 12B)을 형성한다. 피식각층(11)은 패턴대상층 또는 하드마스크층일 수 있다. 또한, 제1감광막패턴(12A, 12B)을 형성하기 전에 피식각층(11) 상에 반사방지를 위한 반사방지층을 형성할 수 있다.
제1감광막패턴(12A, 12B)은 피식각층(11) 상에 제1감광막을 코팅(Coating)하고, 노광(Exposure) 및 현상(Develop)을 통해 패터닝하여 형성한다. 제1감광막패턴(12A, 12B)은 라인/스페이스 타입(Line/Space Type)으로 형성하되, 제1방향(X축 방향)으로 연장된 라인(12A) 및 스페이스가 반복되도록 형성한다.
특히, 제1감광막패턴(12A, 12B)은 양끝단의 마지막 라인을 중간에 반복적으로 형성되는 라인(12A)들에 비해 두껍도록 패터닝하여 패드(12B)를 형성하며, 패드(12B) 및 라인(12A)을 제외한 나머지 제1감광막이 모두 제거되도록 패터닝하는 것이 바람직하다. 즉, 라인(12A) 및 패드(12B)를 형성하고, 이 외에 모든 영역의 감광막을 제거함으로써 잔류하는 제1감광막패턴(12A, 12B) 전체가 광산발생지역이 되도록 하여 후속 프리징 공정시 제1감광막패턴(12A, 12B)의 표면 전체에 보호막 형성이 가능하도록 한다.
예컨대, 패드(12B)의 너비(W)는 프리징 물질(Freezing Metarial)의 침투가 가능한 너비로 결정할 수 있는데, 프리징 물질의 경화 침투 범위가 200㎚～400㎚라고 할 때, 패드(12B)의 너비는 양쪽에서 프리징 물질이 침투하므로 프리징 물질의 경화 침투 범위의 두배 즉, 400㎚～800㎚의 너비로 형성할 수 있다.
도 2b, 3b 및 도 4b에 도시된 바와 같이, 제1감광막패턴(12A, 12B, 도 2a 참조)을 포함하는 기판(11) 상부에 프리징 물질막(14)을 형성한다. 프리징 물질막(14)은 레진(resin)과 크로스-링커(cross-linker)로 구성된 프리징 에이전트(freezing agent)를 코팅함으로써 형성할 수 있다. 예컨대, 프리징 에이전트는 액상의 폴리머일 수 있다.
이어서, 베이크(Bake) 공정을 진행한다. 베이크 공정에 의해, 프리징 물질막(14)에 포함되어 있는 폴리머들이 제1감광막패턴(12A, 12B)의 산(acid) 성분과 크로스링킹(crosslinking) 화학적 반응을 하며, 이에 따라 제1감광막패턴(12A, 12B)의 표면에 단단한 폴리머(13A, 13B)가 형성된다. 폴리머(13A, 13B)는 후속 제2감광막패턴 형성시 노광에 영향을 받지 않으며, 이하 폴리머(13A, 13B)를 '보호막(13A, 13B)'이라고 한다.
특히, 제1감광막패턴의 양 끝단에 광산발생제의 형성으로 프리징 물질막(14)이 침투할 수 있는 너비의 패드(12B)를 형성함으로써 제1감광막패턴 전체에 있어서 경화가 진행되어, 보호막(13A, 13B)을 형성한다.
도 2c, 3c 및 도 4c에 도시된 바와 같이, 현상공정을 진행하여 프리징 물질막(14, 도 2b 참조)을 제거한다. 프리징 물질막(14)이 제거됨에 따라, 피식각층(11) 상에는 단단한 폴리머로 형성된 보호막(13A, 13B)이 노출된다.
이어서, 보호막(13A, 13B)을 포함하는 피식각층(11) 상에 제2감광막패턴(15)을 형성한다. 제2감광막패턴(15)은 보호막(13A, 13B)을 포함하는 피식각층(11) 상에 제2감광막을 코팅(Coating)하고, 라인/스페이스 타입(Line/Space Type)으로 노광 및 현상하여 패터닝한다. 특히, 제2감광막패턴(15)은 제1방향(X축 방향)에 수직하는 제2방향(Y축 방향)으로 연장된 라인 및 스페이스가 반복되도록 형성한다.
제2감광막패턴(15)을 형성하기 위한 노광 공정시 하부 보호막(13A, 13B)이 노광에 의한 이상 패턴의 형성을 방지하며, 따라서 비정상적인 홀 패턴이 형성되는 것을 방지하고, 비정상적인 홀 패턴에 의해 피식각층(11)이 식각되는 것 역시 방지할 수 있다.
후속 공정으로, 표면에 보호막(13A, 13B)이 형성된 제1감광막패턴 및 제2감광막패턴(15)을 식각배리어로 피식각층(11)을 식각하여 홀 패턴(Hole Pattern)을 형성한다.
본 발명의 기술 사상은 상기 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
11 : 피식각층 12A, 12B : 제1감광막패턴(라인, 패드)
13A, 13B : 보호막 14 : 프리징 물질막
15 : 제2감광막패턴

Claims (5)

  1. 피식각층 상에 제1감광막을 코팅하는 단계;
    상기 제1감광막을 라인/스페이스 타입으로 패터닝하되 제1방향으로 연장된 라인과 양끝단에 일정 너비를 갖는 패드를 제외한 영역의 상기 제1감광막이 모두 제거된 제1감광막패턴을 형성하는 단계;
    상기 제1감광막패턴에 프리징(Freezing)을 진행하여 제1감광막패턴의 표면에 보호막을 형성하는 단계;
    상기 보호막을 포함하는 피식각층 상에 상기 제1방향에 수직하는 제2방향으로 연장된 라인타입의 제2감광막패턴을 형성하는 단계
    를 포함하는 반도체 소자의 콘택홀 형성용 마스크 제조방법.
  2. 제1항에 있어서,
    상기 보호막을 형성하는 단계는,
    상기 제1감광막패턴을 포함하는 상기 피식각층 상에 프리징물질막을 형성하는 단계;
    베이크를 통해 상기 제1감광막패턴의 표면에 보호막을 형성하는 단계; 및
    상기 보호막으로 형성되지 않은 상기 프리징물질막을 제거하는 단계
    를 포함하는 반도체 소자의 콘택홀 형성용 마스크 제조 방법.
  3. 제2항에 있어서,
    상기 프리징물질막은 액상 형태의 폴리머를 포함하는 반도체 소자의 콘택홀 형성용 마스크 제조 방법.
  4. 제3항에 있어서,
    상기 패드의 너비는 적어도 프리징 물질막의 침투범위의 두배 이하가 되도록 조절하는 반도체 소자의 콘택홀 형성용 마스크 제조방법.
  5. 제1항에 있어서,
    상기 제1 및 제2감광막패턴을 식각배리어로 상기 피식각층을 식각하여 콘택홀을 형성하는 단계를 더 포함하는 반도체 소자의 콘택홀 형성용 마스크 제조 방법.
KR1020110017899A 2011-02-28 2011-02-28 반도체 소자의 콘택홀 형성용 마스크 제조방법 KR20130006736A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110017899A KR20130006736A (ko) 2011-02-28 2011-02-28 반도체 소자의 콘택홀 형성용 마스크 제조방법
US13/333,680 US20120220129A1 (en) 2011-02-28 2011-12-21 Method for forming mask for forming contact holes of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110017899A KR20130006736A (ko) 2011-02-28 2011-02-28 반도체 소자의 콘택홀 형성용 마스크 제조방법

Publications (1)

Publication Number Publication Date
KR20130006736A true KR20130006736A (ko) 2013-01-18

Family

ID=46719281

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110017899A KR20130006736A (ko) 2011-02-28 2011-02-28 반도체 소자의 콘택홀 형성용 마스크 제조방법

Country Status (2)

Country Link
US (1) US20120220129A1 (ko)
KR (1) KR20130006736A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6097652B2 (ja) * 2013-07-31 2017-03-15 富士フイルム株式会社 パターン形成方法、パターン、並びに、これらを用いたエッチング方法、及び、電子デバイスの製造方法
WO2015095394A1 (en) * 2013-12-17 2015-06-25 Texas Instruments Incorporated Elongated contacts using litho-freeze-litho-etch process

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7981592B2 (en) * 2008-04-11 2011-07-19 Sandisk 3D Llc Double patterning method

Also Published As

Publication number Publication date
US20120220129A1 (en) 2012-08-30

Similar Documents

Publication Publication Date Title
US7566525B2 (en) Method for forming an anti-etching shielding layer of resist patterns in semiconductor fabrication
KR101800996B1 (ko) 기판 상의 콘택 개구 패터닝 방법
US8012675B2 (en) Method of patterning target layer on substrate
US9646845B2 (en) Method of forming a mask for substrate patterning
CN114585969A (zh) 形成窄沟槽的方法
TW201723669A (zh) 使用極紫外光微影技術之基板圖案化方法
KR20110112727A (ko) 더블 패터닝을 이용한 반도체소자의 패턴형성방법
KR20130006736A (ko) 반도체 소자의 콘택홀 형성용 마스크 제조방법
US20120214103A1 (en) Method for fabricating semiconductor devices with fine patterns
KR101080908B1 (ko) 반도체 소자의 미세 패턴 형성 방법
JP2013115198A (ja) パターン形成方法
KR101159689B1 (ko) 반도체 소자의 오버레이 버니어 형성 방법
KR100972674B1 (ko) 반도체 소자의 패턴 형성 방법
KR100576835B1 (ko) 두 번의 포토 공정들 동안 이용되는 포토 마스크들 및그의 사용방법들
KR20140096750A (ko) 노광 방법 및 이를 이용한 패턴 형성 방법
KR100948480B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR100472733B1 (ko) 반도체장치의포토레지스트패턴형성방법
JP4267298B2 (ja) 半導体素子の製造方法
KR20120090208A (ko) 반도체 장치의 패턴 형성방법
KR20110108712A (ko) 반도체 장치의 콘택 홀 제조 방법
KR20110109727A (ko) 반도체 소자의 미세 패턴 제조 방법
KR100559516B1 (ko) 반도체 소자의 이온 주입 방법
KR100880234B1 (ko) Ｏｐｃ 마스크 제조방법
KR20120126716A (ko) 반도체 소자의 패턴 형성 방법
KR20120098017A (ko) 반도체 장치 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid