JP2010010270A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2010010270A JP2010010270A JP2008165724A JP2008165724A JP2010010270A JP 2010010270 A JP2010010270 A JP 2010010270A JP 2008165724 A JP2008165724 A JP 2008165724A JP 2008165724 A JP2008165724 A JP 2008165724A JP 2010010270 A JP2010010270 A JP 2010010270A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- manufacturing
- chemically amplified
- exposing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims description 33
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 33
- 231100000572 poisoning Toxicity 0.000 abstract description 10
- 230000000607 poisoning effect Effects 0.000 abstract description 10
- 239000000126 substance Substances 0.000 abstract 1
- 239000011229 interlayer Substances 0.000 description 37
- 230000009977 dual effect Effects 0.000 description 6
- 230000035945 sensitivity Effects 0.000 description 6
- 150000001412 amines Chemical class 0.000 description 5
- 239000010410 layer Substances 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 239000011148 porous material Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- -1 amine compounds Chemical class 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000006386 neutralization reaction Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000001878 scanning electron micrograph Methods 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 229910020177 SiOF Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 150000007530 organic bases Chemical class 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- SCPYDCQAZCOKTP-UHFFFAOYSA-N silanol Chemical compound [SiH3]O SCPYDCQAZCOKTP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】レジストポイゾニングの発生を抑制する信頼性の高い半導体装置を実現する。
【解決手段】ビアホール111を形成した後に溝114を形成する工程において、ビアホール111の形成領域に露光を行う工程と、配線溝の形成領域に露光を行う工程が含まれる。すなわち、ビアホール111を形成した後にビアホール111内に化学増幅型レジスト108が埋設されても、その後再びビアホール111の形成領域に露光が行われるため、ビアホール111の内部に十分な露光がされるようになる。これにより、ビアホール111内の感光領域、すなわち領域112および領域113が現像液で除去され、ビアホール111の内壁面の少なくとも一部が露出し、所望の構造の溝114が得られる。
【選択図】図2
【解決手段】ビアホール111を形成した後に溝114を形成する工程において、ビアホール111の形成領域に露光を行う工程と、配線溝の形成領域に露光を行う工程が含まれる。すなわち、ビアホール111を形成した後にビアホール111内に化学増幅型レジスト108が埋設されても、その後再びビアホール111の形成領域に露光が行われるため、ビアホール111の内部に十分な露光がされるようになる。これにより、ビアホール111内の感光領域、すなわち領域112および領域113が現像液で除去され、ビアホール111の内壁面の少なくとも一部が露出し、所望の構造の溝114が得られる。
【選択図】図2
Description
本発明は、半導体装置の製造方法に関する。
近年、半導体装置において、デュアルダマシンプロセスに関し、特に上下層の配線接続を行うビアを先に形成するいわゆるビアファースト法によるビア及び配線溝のパターンが形成されている。
ビアファースト法を用いて配線構造を形成する場合、レジスト材料として、化学増幅型レジストが使用される。このとき、配線パターンの露光/現像時に光学的な解像性の起因ではなく、化学増幅型レジストを阻害する外的因子、例えば基板からのアミンまたはそれに類した化合物が化学増幅型レジスト中へ拡散することなどにより、化学増幅型レジストの解像不良が起こる。これを、レジストポイゾニングという。
レジストポイゾニングが起こると、層間絶縁膜を所望の形状に加工することができず、EM(Electro Migration)やSIV(Stress Induced Void)などの配線不良を引き起こす場合があり、形成された半導体チップの信頼性が低下するといった問題があった。
ここで、このレジストポイゾニングが発生する様子について、以下に説明する。図7(a)〜図8(b)は、化学増幅型レジストを用いたビアファースト法により配線およびビアを形成する際に、レジストポイゾニングが起こる様子を示す工程断面図である。
まず、下層配線層401上に第一エッチングストッパ膜402、第一層間絶縁膜403、第二エッチングストッパ膜404、第二層間絶縁膜405、および第三層間絶縁膜406を積層する。つづいて、既知のリソグラフィー技術およびエッチング技術により、第三層間絶縁膜406、第二層間絶縁膜405、第二エッチングストッパ膜404、および第一層間絶縁膜403にビアホール411を形成する(図7(a))。
つづいて、第三層間絶縁膜406および第一エッチングストッパ膜402上に反射防止膜407を形成する(図7(b))。このとき、ビアホール411内の一部が反射防止膜407により埋められる。
つづいて、反射防止膜407上に化学増幅型レジスト408を塗布する(図7(c))。このとき、ビアホール411内部、上面およびその周囲が化学増幅型レジスト408により覆われる。
つづいて、化学増幅型レジスト408に、ビアホール411に接続する配線溝を形成するための開口パターン412を転写し、現像処理する(図8(a))。その後、反射防止膜407を除去し、次いで、第三層間絶縁膜406および第二層間絶縁膜405をエッチングにより除去する(図8(b))。
このとき、図8(a)に示すように、ビアホール411内部、上面およびその周囲において化学増幅型レジスト408が除去されず、部分的に残存してしまう。そのため、図8(b)に示すように、配線溝413がパターン通りに形成されず、ビアホール411の上面およびその周囲に第三層間絶縁膜406および第二層間絶縁膜405の残存フェンス414が形成された状態となる。
残存フェンス414は、その後のO2プラズマアッシングおよび有機系剥離液による処理においても除去されず、配線溝413中に残存してしまう。これにより、EM(Electro Migration)やSIV(Stress Induced Void)などの配線不良を引き起こし形成された半導体装置400の信頼性が低下する。
このような残存フェンス414が発生する原因は、レジスト感度が低下した化学増幅型レジスト408が除去されず、部分的に残存してしまうことにある。より詳細には、基板または層間絶縁膜に微量に含まれるアミンまたはそれに類した化合物が、ビアホール411内にある化学増幅型レジスト408中へ拡散し、露光によって化学増幅型レジスト408中に発生する酸と中和反応を起こすことによって、化学増幅型レジスト408のレジスト感度を低下させる。これにより、レジスト感度が低下した化学増幅型レジスト408は、除去されずビアホール411内に残存して、残存フェンス414が発生する原因となる。
このような問題が起こる可能性のある層間膜は、窒素を含む絶縁膜(SiON、SiCNなど)、膜内にポアを含むLow−k膜が挙げられる。窒素を含む絶縁膜はエッチングストッパとして使われる可能性が将来に亘って(先端のLow−k絶縁膜構造においても)ある。ポアを含むLow−k膜の場合、クリーンルーム雰囲気に存在するアミンがポア内に取り込まれる場合や、洗浄工程で取り込まれたアミン/アンモニア成分が残る場合の可能性がある。
特許文献1には、デュアルダマシン構造の製造方法として、次のことが開示されている。すなわち、配線及びビアホールを埋込む層の絶縁膜として電子線照射に感光する有機絶縁材料を用い、ビアに相当する部分の露光と配線に対応する部分の露光を続けて行い、現像することによって配線及びビアホールに対応する凹部を形成する方法が開示されている。
また、本発明に関連する背景技術として特許文献2乃至4がある。
特開2001−093977号公報
特開2003−309172号公報
特開2005−010633号公報
特開2006−133315号公報
しかしながら、特許文献1で説明した方法では、層間膜に感光性(電子線に対して)の有機絶縁材料を使い、電子線のエネルギーを制御することによって、感光させる深さをビア深さ相当あるいは配線深さ相当に制御している。そのため、有機絶縁材料は、層間絶縁膜としても使えるという特性を持たせるため、レジストにくらべて微細なパターンが形成できないことが多かった。
また、配線溝の形成工程では、露光によって有機絶縁材料の膜厚の1/2程度の配線溝を制御性よく作製する必要があるが、レジスト厚さ方向の感光度を急峻に変化させることができないため、配線パターンの太さや配線位置によらずに制御性良く形成することが困難であった。
更には、デバイスの微細化が進むにつれて層間絶縁膜の誘電率は小さくなる傾向にあるが、その低誘電率化と所望の感光性の両立も困難であるなどの問題があった。
本発明による半導体装置の製造方法は、
半導体基板の上部に被エッチング膜を形成する工程と、
前記被エッチング膜上に凹部を形成する工程と、
前記被エッチング膜の上部に化学増幅型レジスト膜を形成する工程と、
前記化学増幅型レジスト膜を露光現像してパターニングし、前記凹部の内壁面の少なくとも一部が露出する開口部を形成する工程と、
パターニングされた前記化学増幅型レジスト膜をマスクとして前記被エッチング膜をエッチングして、配線溝を形成する工程と、
を含み、
開口部を形成する前記工程は、
前記凹部の形成領域に露光を行う工程と、前記配線溝の形成領域に露光を行う工程と、を含むことを特徴とする。
半導体基板の上部に被エッチング膜を形成する工程と、
前記被エッチング膜上に凹部を形成する工程と、
前記被エッチング膜の上部に化学増幅型レジスト膜を形成する工程と、
前記化学増幅型レジスト膜を露光現像してパターニングし、前記凹部の内壁面の少なくとも一部が露出する開口部を形成する工程と、
パターニングされた前記化学増幅型レジスト膜をマスクとして前記被エッチング膜をエッチングして、配線溝を形成する工程と、
を含み、
開口部を形成する前記工程は、
前記凹部の形成領域に露光を行う工程と、前記配線溝の形成領域に露光を行う工程と、を含むことを特徴とする。
この半導体装置の製造方法においては、凹部を形成した後に開口部を形成する工程において、凹部の形成領域に露光を行う工程と、配線溝の形成領域に露光を行う工程が含まれる。すなわち、凹部を形成した後に凹部内に化学増幅型レジスト膜が埋設されても、その後再び凹部の形成領域に露光が行われるため、凹部の内部に十分な露光がされるようになる。これにより、凹部内の感光領域が現像液で除去され、凹部の内壁面の少なくとも一部が露出し、所望の構造の配線溝が得られるようになる。
かかる半導体装置の製造方法によれば、レジストポイゾニングの発生が抑制され高い信頼性の半導体装置が製造できる。
かかる半導体装置の製造方法によれば、レジストポイゾニングの発生が抑制され高い信頼性の半導体装置が製造できる。
本発明によれば、レジストポイゾニングの発生を抑制する信頼性の高い半導体装置の製造方法が実現される。
以下、図面を参照しつつ、本発明による半導体装置の製造方法の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
(第一実施形態)
本実施形態は、化学増幅型レジスト組成物を用いたビアファースト法によるデュアルダマシンプロセスに関する。図1(a)〜図3(a)は、本発明の第一実施形態に係る半導体装置の製造工程を示す工程断面図である。また、図3(a)は、図3(b)のA−A'断面図である。
本実施形態は、化学増幅型レジスト組成物を用いたビアファースト法によるデュアルダマシンプロセスに関する。図1(a)〜図3(a)は、本発明の第一実施形態に係る半導体装置の製造工程を示す工程断面図である。また、図3(a)は、図3(b)のA−A'断面図である。
まず、半導体基板110上に、下層配線層101、第一エッチングストッパ膜102、第一層間絶縁膜103、第二エッチングストッパ膜104、第二層間絶縁膜105、および第三層間絶縁膜106をこの順で積層させる。
その後、ビア形成用マスクを用いて露光を行うリソグラフィー技術と、加工技術(ドライエッチングなど)を用いて、第三層間絶縁膜106、第二層間絶縁膜105、第二エッチングストッパ膜104、および第一層間絶縁膜103にビアホール111を形成する(図1(a))。
その後、ビア形成用マスクを用いて露光を行うリソグラフィー技術と、加工技術(ドライエッチングなど)を用いて、第三層間絶縁膜106、第二層間絶縁膜105、第二エッチングストッパ膜104、および第一層間絶縁膜103にビアホール111を形成する(図1(a))。
つづけて、第三層間絶縁膜106および第一エッチングストッパ膜102上に反射防止膜107を形成する(図1(b))。このとき、ビアホール111内の一部は反射防止膜107により埋められる。
つづけて、反射防止膜107上に化学増幅型レジスト108を塗布する(図1(c))。
その後、化学増幅型レジスト108に、ビアホール111に接続する配線溝を形成するための配線溝形成用マスクを用いて、露光を行った。これにより、配線溝パターンに対応した領域112が露光される(図2(a))。
この際、第二エッチングストッパ膜104、第二層間絶縁膜105、第三層間絶縁膜106などがアミン成分を含んでいたとすると、露光によって化学増幅型レジスト108中に発生する酸と中和反応を起こすことによって、化学増幅型レジスト108のレジスト感度が低下した領域が形成される。すなわち、ビアホール111内で化学増幅型レジスト108と被エッチング膜とが接した領域113が露光不十分な領域となる。
この際、第二エッチングストッパ膜104、第二層間絶縁膜105、第三層間絶縁膜106などがアミン成分を含んでいたとすると、露光によって化学増幅型レジスト108中に発生する酸と中和反応を起こすことによって、化学増幅型レジスト108のレジスト感度が低下した領域が形成される。すなわち、ビアホール111内で化学増幅型レジスト108と被エッチング膜とが接した領域113が露光不十分な領域となる。
続いて、図1(a)の加工で用いたビア形成用マスクを用いて露光を行うことにより、ビアホール111部分に露光して、ビアパターンに対応した領域113を十分に感光させることができる(図2(b))。
この後、現像を行うことにより、感光領域、すなわち領域112および領域113が現像液で除去される。これにより、図2(c)に示すように、ビアホール111の内壁面の少なくとも一部が露出した開口部、すなわち溝114が形成される。
続いて、反射防止膜107を除去し、次いで、第三層間絶縁膜106、第二層間絶縁膜105および第二エッチングストッパ膜104をエッチングにより除去する剥離工程を行い、デュアルダマシン配線に対応した溝構造を有する半導体装置100が実現できる(図3(a)、(b))。
化学増幅型レジスト108のリソグラフィーに用いる光源として、たとえばKrF、ArF、F2、EUVまたはEB等を用いることができる。
第三層間絶縁膜106は、たとえば、SiO2膜、SiOC、SiC、SiCN膜等とすることができる。また、第二層間絶縁膜105および第一層間絶縁膜103は、SiO2膜や、HSQ膜、MSQ膜、MHSQ膜、梯子型水素化シロキサン膜、SiLK(登録商標)膜、SiOF膜、SiOC膜や、SiON膜、BCB(ベンゾシクロブテン)膜等の低誘電率材料により構成された低誘電率膜とすることができる。このうち、第一層間絶縁膜103を低誘電率膜とした場合、膜の密度がSiO2膜に比べて小さく、アミン化合物等の有機塩基を吸蔵しやすいが、化学増幅型レジスト108の効果がより一層好適に発揮され、レジストパターンの感度および解像度を好適に確保することができる。
第二エッチングストッパ膜104および第一エッチングストッパ膜102は、たとえばSiC膜、SiN膜、SiON膜、またはSiCN膜とすることができる。このうち、第二エッチングストッパ膜104または第一エッチングストッパ膜102が窒化膜である場合、第二層間絶縁膜105または第一層間絶縁膜103中にアミン化合物等の塩基成分が侵入しやすいが、これらの膜を用いた場合に化学増幅型レジスト108を適用することにより、さらに化学増幅型レジスト108中の塩の作用が好適に発揮される。また、化学増幅型レジスト108は、配線溝やビア等となる凹部が形成された絶縁膜上にレジストパターンを形成する工程において、より一層好適に用いることができる。また、第二エッチングストッパ膜104はエッチングの条件の制御により必ずしも必要ではない。
本実施形態による半導体装置の製造方法の効果について説明する。
半導体装置100の製造方法においては、ビアホール111を形成した後に溝114を形成する工程において、ビアホール111の形成領域に露光を行う工程と、配線溝の形成領域に露光を行う工程が含まれる。すなわち、ビアホール111を形成した後にビアホール111内に化学増幅型レジスト108が埋設されても、その後再びビアホール111の形成領域に露光が行われるため、ビアホール111の内部に十分な露光がされるようになる。これにより、ビアホール111内の感光領域、すなわち領域112および領域113が現像液で除去され、ビアホール111の内壁面の少なくとも一部が露出し、所望の構造の溝114が得られる。
かかる半導体装置100の製造方法によれば、レジストポイゾニングの発生が抑制された信頼性の高い半導体装置の製造方法が実現できる。
半導体装置100の製造方法においては、ビアホール111を形成した後に溝114を形成する工程において、ビアホール111の形成領域に露光を行う工程と、配線溝の形成領域に露光を行う工程が含まれる。すなわち、ビアホール111を形成した後にビアホール111内に化学増幅型レジスト108が埋設されても、その後再びビアホール111の形成領域に露光が行われるため、ビアホール111の内部に十分な露光がされるようになる。これにより、ビアホール111内の感光領域、すなわち領域112および領域113が現像液で除去され、ビアホール111の内壁面の少なくとも一部が露出し、所望の構造の溝114が得られる。
かかる半導体装置100の製造方法によれば、レジストポイゾニングの発生が抑制された信頼性の高い半導体装置の製造方法が実現できる。
図4(a)は、本実施形態による半導体装置の製造方法による半導体装置100の平面のSEM(Scanning Electron Microscope)による画像を示す図、図4(b)は、従来の半導体装置の平面のSEMによる画像を示す図である。なお、図4において、配線パターンの幅は約0.1μmである。
図4(a)および(b)を比較すると、特に配線溝114の先端側のビアホール111において、半導体装置100の開口が従来の半導体装置の開口よりも大きいことが顕著であった。すなわち、本実施形態による半導体装置の製造方法によって、レジストポイゾニングの発生が抑制できたことが示された。
図4(a)および(b)を比較すると、特に配線溝114の先端側のビアホール111において、半導体装置100の開口が従来の半導体装置の開口よりも大きいことが顕著であった。すなわち、本実施形態による半導体装置の製造方法によって、レジストポイゾニングの発生が抑制できたことが示された。
(第二実施形態)
図3(a)の配線構造は、デュアルダマシン法のうち、いわゆるトレンチファースト法によっても作製することができる。そこで、以下、トレンチファースト法により形成される配線構造について図5および図6を参照して説明する。なお、本実施形態において、第一の実施形態と同様の構成要素には同様の符号を付し、適宜説明を省略する。
図3(a)の配線構造は、デュアルダマシン法のうち、いわゆるトレンチファースト法によっても作製することができる。そこで、以下、トレンチファースト法により形成される配線構造について図5および図6を参照して説明する。なお、本実施形態において、第一の実施形態と同様の構成要素には同様の符号を付し、適宜説明を省略する。
図5,6は、本発明の第二実施形態に係る半導体装置の製造工程を示す工程断面図である。
図5(a)は、この図1(c)と同一の構造である。まず、第一の実施形態と同様にして、反射防止膜107および化学増幅型レジスト108が順に塗布された、ビアホール111を有する構造を得ることができる。
次に、図1(a)の加工で用いたビア形成用マスクを用いて露光を行うことにより、ビアホール111部分に露光して、ビアパターンに対応した領域212を十分に感光させることができる(図5(b))。
その後、化学増幅型レジスト108に、ビアホール111に接続する配線溝を形成するための配線溝形成用マスクを用いて、配線溝パターンに対応した領域213を露光する(図5(c))
この後、現像を行うことにより、感光領域、すなわち領域212および領域213が現像液で除去される。これにより、図6(a)に示すように、ビアホール111の内壁面の少なくとも一部が露出した開口部、すなわち溝214が形成される。
図6(a)は、この図2(c)と同一の構造であり、以下第一の実施形態と同様にしてデュアルダマシン配線に対応した溝構造を有する半導体装置200が実現できる(図6(b))。
本実施形態においても、レジストポイゾニングの発生を抑制するのに適した構造の半導体装置の製造方法が実現されている。本実施形態のその他の効果は、上記実施形態と同様である。
本発明による半導体装置およびその製造方法は、上記実施形態に限定されるものではなく、様々な変形が可能である。上記実施例において、ビア形成用マスクを用いた露光により、ビアホールの内壁面の一部が露出した例を説明したが、ビアホールの内壁面の全面または底面が露出してもよい。また、ビアホールの形成領域に行う露光は何回行ってもよい。ビアホールの形成領域に行う露光には、ビア形成用マスクを用いてもよい。また、ビアホールの形成領域に露光後、配線溝の形成領域に露光し、さらにその後ビアホール形成領域に露光を行ってもよい。
100 半導体装置
101 下層配線層
102 第一エッチングストッパ膜
103 第一層間絶縁膜
104 第二エッチングストッパ膜
105 第二層間絶縁膜
106 第三層間絶縁膜
107 反射防止膜
108 化学増幅型レジスト
110 半導体基板
111 ビアホール
112 領域
113 領域
114 溝
200 半導体装置
212 領域
213 領域
214 溝
101 下層配線層
102 第一エッチングストッパ膜
103 第一層間絶縁膜
104 第二エッチングストッパ膜
105 第二層間絶縁膜
106 第三層間絶縁膜
107 反射防止膜
108 化学増幅型レジスト
110 半導体基板
111 ビアホール
112 領域
113 領域
114 溝
200 半導体装置
212 領域
213 領域
214 溝
Claims (4)
- 半導体基板の上部に被エッチング膜を形成する工程と、
前記被エッチング膜上に凹部を形成する工程と、
前記被エッチング膜の上部に化学増幅型レジスト膜を形成する工程と、
前記化学増幅型レジスト膜を露光現像してパターニングし、前記凹部の内壁面の少なくとも一部が露出する開口部を形成する工程と、
パターニングされた前記化学増幅型レジスト膜をマスクとして前記被エッチング膜をエッチングして、配線溝を形成する工程と、
を含み、
開口部を形成する前記工程は、
前記凹部の形成領域に露光を行う工程と、前記配線溝の形成領域に露光を行う工程と、を含むことを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製法方法において、
前記凹部の形成領域に露光を行う前記工程を、2回以上行うことを特徴とする半導体装置の製造方法。 - 請求項2記載の半導体装置の製法方法において、
前記凹部の形成領域に露光を行う前記工程は、
前記配線溝の形成領域に露光を行う前記工程の後に行うことを特徴とする半導体装置の製造方法。 - 請求項2記載の半導体装置の製法方法において、
前記凹部の形成領域に露光を行う前記工程は、
前記配線溝の形成領域に露光を行う前記工程の前に行うことを特徴とする半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008165724A JP2010010270A (ja) | 2008-06-25 | 2008-06-25 | 半導体装置の製造方法 |
US12/491,436 US20090325104A1 (en) | 2008-06-25 | 2009-06-25 | Process for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008165724A JP2010010270A (ja) | 2008-06-25 | 2008-06-25 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010010270A true JP2010010270A (ja) | 2010-01-14 |
Family
ID=41447887
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008165724A Pending JP2010010270A (ja) | 2008-06-25 | 2008-06-25 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20090325104A1 (ja) |
JP (1) | JP2010010270A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011090031A1 (ja) | 2010-01-20 | 2011-07-28 | 昭和電工株式会社 | はんだ粉末付着装置および電子回路基板に対するはんだ粉末の付着方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10199461B2 (en) * | 2015-10-27 | 2019-02-05 | Texas Instruments Incorporated | Isolation of circuit elements using front side deep trench etch |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4675504B2 (ja) * | 2001-06-20 | 2011-04-27 | ルネサスエレクトロニクス株式会社 | マスクパターンの設計方法 |
JP4778660B2 (ja) * | 2001-11-27 | 2011-09-21 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
2008
- 2008-06-25 JP JP2008165724A patent/JP2010010270A/ja active Pending
-
2009
- 2009-06-25 US US12/491,436 patent/US20090325104A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011090031A1 (ja) | 2010-01-20 | 2011-07-28 | 昭和電工株式会社 | はんだ粉末付着装置および電子回路基板に対するはんだ粉末の付着方法 |
Also Published As
Publication number | Publication date |
---|---|
US20090325104A1 (en) | 2009-12-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5052771B2 (ja) | 塩基性物質拡散障壁膜を使用する微細電子素子のデュアルダマシン配線の製造方法 | |
US8470708B2 (en) | Double patterning strategy for contact hole and trench in photolithography | |
JP2007019187A5 (ja) | ||
US8835324B2 (en) | Method for forming contact holes | |
JP4104426B2 (ja) | 半導体装置の製造方法 | |
WO2004090974A1 (ja) | 電子デバイス及びその製造方法 | |
KR100641500B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성 방법 | |
JP2008066713A (ja) | フラッシュメモリ素子の製造方法 | |
KR100685598B1 (ko) | 이온주입용 마스크 패턴 형성 방법 | |
JP4994566B2 (ja) | ハイブリッド型低誘電率物質と炭素を含まない無機充填材を使用する微細電子素子のデュアルダマシン配線の製造方法 | |
JP2004273483A (ja) | 配線構造の形成方法 | |
JP2004153126A (ja) | 半導体装置の製造方法 | |
JP2010010270A (ja) | 半導体装置の製造方法 | |
JP2005159008A (ja) | 半導体装置の製造方法 | |
JP2006133315A (ja) | 平坦化材料、反射防止膜形成材料、及びこれらを用いた半導体装置の製造方法 | |
JP2004128074A (ja) | 半導体装置の製造方法 | |
JP3683570B2 (ja) | 半導体装置の製造方法 | |
JP4023236B2 (ja) | 金属配線の形成方法 | |
KR100467496B1 (ko) | 반도체 소자 제조 방법 | |
KR100598308B1 (ko) | 반도체 소자의 다마신 패턴 형성방법 | |
JP2008118093A (ja) | 半導体素子の製造方法 | |
KR20070034294A (ko) | 듀얼 다마신 공정을 이용한 비아홀 형성방법 | |
KR101005738B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성방법 | |
KR100566316B1 (ko) | 랜딩 비아의 형성 방법 | |
KR100545219B1 (ko) | 듀얼 다마신 배선을 위한 비아홀 및 트랜치 형성 방법 |