KR100641500B1

KR100641500B1 - 반도체 소자의 듀얼 다마신 패턴 형성 방법

Info

Publication number: KR100641500B1
Application number: KR1020050042554A
Authority: KR
Inventors: 김수곤
Original assignee: 동부일렉트로닉스 주식회사
Priority date: 2005-05-20
Filing date: 2005-05-20
Publication date: 2006-10-31

Abstract

본 발명에 따른 듀얼 다마신 패턴 형성 방법은, 반도체 소자의 듀얼 다마신 패턴 형성 방법으로서, 반도체 기판 상에 층간 절연막을 형성하는 단계와, 층간 절연막 상부에 네거티브 포토레지스트를 도포한 후 노광 공정을 실시하여 비아홀 패턴을 형성하는 단계와, 비아홀 패턴이 형성된 반도체 기판 상에 포지티브 포토레지스트를 도포한 후 노광 공정을 실시하여 트렌치 패턴을 형성하는 단계와, 비아홀 패턴 및 트렌치 패턴을 식각마스크로 층간 절연막을 인시츄 식각하여 비아홀과 트렌치로 이루어진 듀얼 다마신 패턴을 형성하는 단계를 포함한다.

이와 같이, 본 발명은 서로 다른 특성을 갖는 포토레지스트를 이용하여 트렌치와 비아홀을 형성하기 위한 각각의 패턴을 형성한 후 한번의 식각 공정으로 비아홀과 트렌치로 이루어진 듀얼 다마신 패턴을 형성함으로서, 반도체 제조 공정을 단순화시킬 수 있을 뿐만 아니라 비아홀을 보호할 수 있는 효과가 있다.

반도체, 듀얼 다마신 패턴

Description

반도체 소자의 듀얼 다마신 패턴 형성 방법{METHOD FOR FABRICATING DUAL DAMASCENE PATTERN IN A SEMICONDUCTOR}

도 1a 내지 도 1d는 종래 반도체 소자의 듀얼 다마신 패턴을 형성하는 과정을 도시한 공정 단면도들이고,

도 2a 내지 도 2c는 본 발명의 바람직한 실시 예에 따른 반도체 소자의 듀얼 다마신 패턴을 형성하는 과정을 도시한 공정 단면도들이다.

본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 듀얼 다마신 패턴 형성 방법에 관한 것이다.

디자인 룰이 작아짐에 따라 동작 속도를 요하는 반도체 장치, 예컨대 마이크로 프로세서 고속 SRAM 등의 소자 경우 배선의 저항 및 커패시턴스의 증가에 의한 RC 지연 효과가 커져서 소자의 동작 속도의 저하를 초래하고 있다.

이를 해결하기 위해서는 보다 낮은 비저항을 갖는 배선물질 및 낮은 유전율을 갖는 층간 절연막의 도입이 필요하게 된다. 이러한 배선 물질로서 구리는 종래의 알루미늄 합금에 비해 낮은 비저항을 갖고 있고, 전기적 원자 이동도가 작아 그 적용에 대한 연구가 활발히 적용되고 있다.

그러나, 구리 배선 물질은 종래의 알루미늄 배선과 달리 식각에 의한 패터닝이 어려워 다마신(Damascene) 공정과 화학기계적 연마(Chemical Mechanical Polishing) 공정이 적용되는데, 이러한 다마신 공정의 일례로서 층간 절연막 내의 배선 패턴과 비아패턴을 함께 형성하고 금속을 증착하는 듀얼 다마신(dual Damascene) 공정이 공정의 단순화 및 비용 절감 측면에서 활발히 연구되고 있다.

이하, 종래의 듀얼 다마신 형성 과정을 도 1a 내지 도 1d를 참조하여 설명한다. 도 1a 내지 도 1d는 종래의 듀얼 다마신 형성 과정을 도시한 공정 단면도이다.

도 1a에 도시된 바와 같이, 반도체 기판(100) 상에 실리콘 질화막(101)과 층간 절연막(102)을 순차 형성 한 다음 포토레지스트를 도포하고, 도포된 포토레지스트에 노광 및 현상 공정을 실시하여 비아홀을 형성하기 위한 비아홀 패턴(103)을 형성한다.

도 1b에 도시된 바와 같이, 비아홀 패턴(103)을 식각 마스크로 층간 절연막(102)을 식각하여 층간 절연막(102) 상에 비아홀(B)을 형성한 후, 비아홀 패턴(103)을 제거한다.

그런 다음, 도 1c에 도시된 바와 같이, 결과물 상에 포토레지스트를 도포한 후 이를 노광 및 현상하여 트렌치를 형성하기 위한 트렌치 패턴(104)을 형성한다.

도 1d에 도시된 바와 같이, 트렌치 패턴(104)을 식각 마스크로 층간 절연막(102)을 소정 깊이까지 식각하여 트렌치(T)를 형성함으로서, 비아홀(B)과 트렌치 (T)로 이루어진 듀얼 다마신 패턴(D)을 형성한다. 그런 다음, 금속 배선 물질을 듀얼 다마신 패턴(D)에 충진하여 듀얼 다마신 구조를 형성할 수 있다.

트렌치(T)를 형성하기 전에 도시 생략되었지만, 일반적으로 비아홀(B)에 의해서 드러난 실리콘 질화막(101)이 식각되는 것을 방지하기 위해 비아홀(B)을 유기물질로 막은 후 트렌치 패턴(103)에 맞추어서 층간 절연막(102)을 식각하게 된다. 이와 같이 트렌치(T)를 형성한 후 비아홀(B) 내부에 충진된 유기 물질을 제거하기 위한 식각 공정이 필요하다.

이와 같이, 종래의 듀얼 다마신 패턴을 형성하는 과정에는 적어도 두 번의 포토레지스트 패턴을 형성 공정과 세 번의 식각 공정이 필요하기 때문에 공정 수가 많은 단점이 있다.

본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 서로 다른 특성을 갖는 포토레지스트를 이용하여 트렌치와 비아홀을 형성하기 위한 각각의 패턴을 형성한 후 한번의 식각 공정으로 비아홀과 트렌치로 이루어진 듀얼 다마신 패턴을 형성함으로서, 반도체 제조 공정을 단순화시킬 수 있는 듀얼 다마신 패턴 형성 방법을 제공하고자 한다.

상기와 같은 본 발명의 목적을 달성하기 위한 본 발명은, 반도체 소자의 듀얼 다마신 패턴 형성 방법으로서, 반도체 기판 상에 층간 절연막을 형성하는 단계와, 상기 층간 절연막 상부에 네거티브 포토레지스트를 도포한 후 노광 공정을 실시하여 비아홀 패턴을 형성하는 단계와, 상기 비아홀 패턴이 형성된 반도체 기판 상에 포지티브 포토레지스트를 도포한 후 노광 공정을 실시하여 트렌치 패턴을 형성하는 단계와, 상기 비아홀 패턴 및 상기 트렌치 패턴을 식각 마스크로 상기 층간 절연막을 인시츄 식각하여 비아홀과 트렌치로 이루어진 듀얼 다마신 패턴을 형성하는 단계를 포함한다.
또한, 본 발명은, 반도체 소자의 듀얼 다마신 패턴 형성 방법으로서, 반도체 기판 상에 층간 절연막을 형성하는 단계와, 상기 층간 절연막 상부에 포지티브 포토레지스트를 도포한 후 노광 공정을 실시하여 비아홀 패턴을 형성하는 단계와, 상기 비아홀 패턴이 형성된 반도체 기판 상에 네거티브 포토레지스트를 도포한 후 노광 공정을 실시하여 트렌치 패턴을 형성하는 단계와, 상기 비아홀 패턴 및 상기 트렌치 패턴을 식각 마스크로 상기 층간 절연막을 인시츄 식각하여 비아홀과 트렌치로 이루어진 듀얼 다마신 패턴을 형성하는 단계를 포함한다.

삭제

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예에 대하여 상세히 설명하기로 한다.

도 2a 내지 도 2c는 본 발명의 바람직한 실시 예에 따른 반도체 소자의 듀얼 다마신 패턴 형성 과정을 도시한 공정 단면도들이다.

도 2a에 도시된 바와 같이, 반도체 기판(200) 상에 실리콘 질화막(201)과 층간 절연막(202)을 순차 형성 한 다음 네거티브(negative) 포토레지스트를 도포하 고, 도포된 포토레지스트에 노광 및 현상 공정을 실시하여 비아홀을 형성하기 위한 비아홀 패턴(203)을 형성한다. 여기서, 비아홀 패턴(203)을 형성하기 위해 도포되는 포토레지스트의 두께는 1000Å이 바람직하다.

그런 다음, 도 2b에 도시된 바와 같이, 비아홀 패턴(203)을 형성하기 위한 도포된 네거티브 포토레지스트와 성질이 다른 포지티브(positive) 포토레지스트를 도포한 후 이를 노광 및 현상하여 트렌치를 형성하기 위한 트렌치 패턴(204)을 형성한다.

여기서, 층간 절연막(202)과 트렌치 패턴(204)과 비아홀 패턴(203)을 형성하기 위해 도포된 포토레지스트간의 식각 선택비는, 1:4이다.

여기서, 포지티브 레지스트는 노광지역의 포토레지스트가 현상공정에서 제거되고, 비노광지역의 포토레지스트가 최종적인 식각 마스크의 역할을 하며, 네거티브 레지스트는 그 반대이다. 이런 원리를 이용하여 비아홀 패턴(203)을 형성된 상태에서 트렌치 패턴(204)을 형성하기 위해 포지티브 포토레지스트를 노광 및 현상할 때 네거티브 포토레지스트로 이루어진 비아홀 패턴(203)은 노광 및 현상되지 않고 그 상태를 유지할 수 있다.

도 2c에 도시된 바와 같이, 트렌치 패턴(204)과 비아홀 패턴(203)을 식각 마스크로 층간 절연막(202)을 식각하여 트렌치(T)와 비아홀(B)을 형성하는데, 이때 먼저 비아홀 패턴(203)을 식각 마스크로 층간 절연막(202)을 식각하여 비아홀(B)을 형성한 다음 트렌치 패턴(204)에 의해 드러난 비아홀 패턴(203)과 층간 절연막(202)을 식각함으로서 트렌치(T)를 형성하고 나서, 트렌치 패턴(204)과 남아있는 비아홀 패턴(203)을 제거하여 비아홀(B)과 트렌치(T)로 이루어진 듀얼 다마신 패턴(D)을 형성한다. 이때 비아홀 패턴(203)과 트렌치 패턴(204)을 식각 마스크로 층간 절연막(202)을 인시츄 식각하여 듀얼 다마신 패턴(D)이 형성될 수 있다.

여기서 층간 절연막(202)과 트렌치 패턴(204)과 비아홀 패턴(203)을 형성하기 위해 도포된 포토레지스트간의 식각 선택비는, 1:4이기 때문에 포토레지스트의 두께 조절을 통해 비아홀(B)과 트렌치(T)의 깊이를 조절할 수 있다.

이와 같이, 본 발명의 바람직한 실시 예에서는 트렌치(T) 형성 시 트렌치 패턴(204)에 의해 드러난 비아홀 패턴(203)이 식각된 후 층간 절연막(202)이 식각되어 트렌치 형성되는 것으로 예를 들어 설명하였지만, 다른 한편으로 비아홀(B) 형성 시 트렌치 패턴(204)에 의해 드러난 비아홀 패턴(203)의 일부가 식각될 수도 있다.

또한, 본 발명의 바람직한 실시 예에서는 비아홀 패턴(203)을 형성하기 위해 네거티브 포토레지스트를 이용하고 트렌치 패턴(204)을 형성하기 위해 포지티브 포토레지스트를 이용하였지만, 다른 한편으로 비아홀 패턴(203) 형성 시 포지티브 포토레지스트를 이용하고 트렌치 패턴(204)을 형성하기 위해 네거티브 포토레지스트를 이용할 수도 있다.

한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.

이상 설명한 바와 같이, 본 발명은 서로 다른 특성을 갖는 포토레지스트를 이용하여 트렌치와 비아홀을 형성하기 위한 각각의 패턴을 형성한 후 한번의 식각 공정으로 비아홀과 트렌치로 이루어진 듀얼 다마신 패턴을 형성함으로서, 반도체 제조 공정을 단순화시킬 수 있을 뿐만 아니라 비아홀을 보호할 수 있는 효과가 있다.

Claims

반도체 소자의 듀얼 다마신 패턴 형성 방법으로서,

반도체 기판 상에 층간 절연막을 형성하는 단계와,

상기 층간 절연막 상부에 네거티브 포토레지스트를 도포한 후 노광 공정을 실시하여 비아홀 패턴을 형성하는 단계와,

상기 비아홀 패턴이 형성된 반도체 기판 상에 포지티브 포토레지스트를 도포한 후 노광 공정을 실시하여 트렌치 패턴을 형성하는 단계와,

상기 비아홀 패턴 및 상기 트렌치 패턴을 식각 마스크로 상기 층간 절연막을 인시츄 식각하여 비아홀과 트렌치로 이루어진 듀얼 다마신 패턴을 형성하는 단계

를 포함하는 반도체 소자의 듀얼 다마신 패턴 형성 방법.
반도체 소자의 듀얼 다마신 패턴 형성 방법으로서,

반도체 기판 상에 층간 절연막을 형성하는 단계와,

상기 층간 절연막 상부에 포지티브 포토레지스트를 도포한 후 노광 공정을 실시하여 비아홀 패턴을 형성하는 단계와,

상기 비아홀 패턴이 형성된 반도체 기판 상에 네거티브 포토레지스트를 도포한 후 노광 공정을 실시하여 트렌치 패턴을 형성하는 단계와,

상기 비아홀 패턴 및 상기 트렌치 패턴을 식각 마스크로 상기 층간 절연막을 인시츄 식각하여 비아홀과 트렌치로 이루어진 듀얼 다마신 패턴을 형성하는 단계

를 포함하는 반도체 소자의 듀얼 다마신 패턴 형성 방법.
제 1 항 또는 제 2 항에 있어서,

상기 비아홀 패턴을 형성하기 위해 도포되는 포토레지스트의 두께는, 1000Å인 것을 특징으로 하는 반도체 소자의 듀얼 다마신 패턴 형성 방법.
삭제
제 1 항 또는 제 2 항에 있어서,

상기 층간 절연막과 포토레지스트간의 식각 선택비는, 1:4인 것을 특징으로 하는 반도체 소자의 듀얼 다마신 패턴 형성 방법.