KR20040057581A - 듀얼 다마신 구조를 갖는 미세 패턴 형성 방법 - Google Patents
듀얼 다마신 구조를 갖는 미세 패턴 형성 방법 Download PDFInfo
- Publication number
- KR20040057581A KR20040057581A KR1020020084342A KR20020084342A KR20040057581A KR 20040057581 A KR20040057581 A KR 20040057581A KR 1020020084342 A KR1020020084342 A KR 1020020084342A KR 20020084342 A KR20020084342 A KR 20020084342A KR 20040057581 A KR20040057581 A KR 20040057581A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- pattern
- via hole
- film
- interlayer insulating
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
하부 배선이 형성된 반도체 기판을 제공하는 단계; 상기 반도체 기판 상에 제 1 층간 절연막, 제 1 에칭 정지층, 제 2 층간 절연막 및 제 2 에칭 정지층을 형성하는 단계; 상기 하부 배선의 일부가 노출되는 비아홀을 형성하는 단계; 상기 비아홀의 측벽에 실리콘 질화막을 형성하는 단계; 상기 비아홀의 일부를 반사 방지막으로 매립하는 단계; 상기 제 2 에칭 정지층 및 상기 제 2 층간 절연막의 일부를 제거하여 트랜치를 형성하는 단계; 상기 반사 방지막을 제거하여 상기 비아홀과 상기 트렌치가 연통되는 다마신 패턴을 형성하는 단계; 상기 다마신 패턴을 구리로 매립하는 단계를 포함하여 이루어진 다마신 구조를 갖는 미세 패턴 형성 방법.
Description
본 발명은 듀얼 다마신 구조를 갖는 미세 패턴 형성 방법에 관한 것으로, 특히 폴리머의 발생을 억제할 수 있는 듀얼 다마신 구조를 갖는 미세 패턴 형성 방법에 관한 것이다.
일반적으로, 반도체소자의 고집적화와 더불어 고성능화가 지속적으로 진행되어 왔고 이에 추가하여 반도체소자의 고속화도 진행되어 왔다. 고성능 로직소자의경우, 게이트 산화막의 두께 감소와 게이트전극의 길이 축소가 동작속도의 개선에 영향을 주지만, 배선 저항과 층간 절연막의 커패시턴스에 의한 RC지연이 동작속도의 악화에 더 많은 영향을 주고 있는 실정이다.
이러한 RC지연을 개선하기 위하여 여러 가지 방법들이 제안되어 왔고 그 중에서 구리(Cu)와 저유전 막질을 도입하는 방법이 현재 추진중에 있다. 구리(Cu)는 비저항 2.62Ωμ㎝의 알루미늄에 비하여 약 35%의 낮은 1.69Ωμ㎝의 비저항을 갖고, 또한 재료 가격이 값싸고, 일렉트로마이그레이션(electromigration) 수명도 길어서 차세대 배선재료로서 많은 업체에서 채용하고 있다.
특히 우수한 물성의 구리 박막을 얻기 위해 화학기상증착법(CVD: chemical vapor deposition)의 적용이 검토되고 있다. 화학기상증착법으로 구리 박막을 형성하기 위하여 구리원으로 (hfac) Cu (VTMS)[1, 1, 1, 5, 5, 5 - hexafluoro-2,4-pent anedionato(vinyltrimethylsilane)copper(I):C10H13O2CuF6Si]와Cu(hfac)2[bis(1,1,1,5,5,5-hexafluoro-2,4-pentanedionato)copper(II):C10H2O4CuF12]로 대표되는 β-디케토니트(β-diketonate)계 Cu(I),Cu(II) 유기금속화합물을 사용하고 있다.
이러한 구리를 이용한 반도체 집적 회로 소자의 금속 배선을 형성하기 위해 듀얼 다마신 공정이 이용되고 있는데, 일반적으로 비아 콘택홀과 배선영역을 구현하기 위한 듀얼 다마신 패턴 공정 후 증착 공정을 통해 구리를 채워 넣는다. 이후, 구리를 화학적 기계적 연마법(CMP)으로 편탄화 하면 구리 배선이 완성된다.
종래 기술에 따른 듀얼 다마신 구조를 갖는 미세 패턴 형성 방법을 도 1a 내지 도 1g를 참조하여 설명하기로 한다.
도 1a를 참조하면, 반도체 기판(도시 안됨)상에 저유전 물질인 제 1 층간 절연막(1)을 플라즈마 화학 기상 증착법을 이용하여 형성한 후 콘택을 형성한다. 콘택을 포함한 전체 구조 상부에 구리(2)를 증착한다.
도 1b 를 참조하면, 제 1 층간 절연막(1)이 노출될 때까지 화학적 기계적 연마법을 이용한 평탄화 공정을 실시하여 구리 패턴(20)을 형성한다.
도 1c를 참조하면, 구리 패턴(20)을 포함한 전체 구조 상부에 제 2 층간 절연막(3), 제 3 층간 절연막(4) 및 감광막(5)을 순차적으로 형성한다. 제 2 및 제 3 층간 절연막(3 및 4)는 화학 기상 증착법으로 형성되며 유전 상수가 작은 물질을 사용하는 것이 바람직한데 예를 들어 유전 상수가 2.0 에서 2.7 사이의 물질을 사용하는 것이 좋다. 또한 제 2 및 제 3 층간 절연막(3 및 4) 사이에 에치 정지층으로서 하드마스크를 사입하거나 서로 다른 층간 물질을 사용할 수 있다. 감광막(5)은 화학증폭형이며, 크롬(7)이 형성된 레티클(7)을 이용하여 감광막(5)의 일부만을 노광한다. 노광시에는 엑시머 레이져를 사용한다. 또한 감광막(5)은 공정마진과 최적 패턴 뿐만 아니라 감광막의 열적 플로우 공정(resist flow process)을 고려하여 감광막 두께를 결정한다.
도 1d 를 참조하면, 현상 공정에 의해 감광막 패턴(도시 안됨)을 형성한 후 이 감광막 패턴을 마스크로 하여 구리 패턴(20)이 노출될 때 까지 에칭 공정을 실시하여 비아홀(100)을 형성한 후 감광막 패턴을 제거한다.
도 1e 를 참조하면, 비아홀(100)을 반사 방지막(8)으로 매립하게 되는데, 제2 에칭 정지층(6a)보다 높게 매립한다. 감광막을 도포한 후 노광 및 현상 공정을 통해 반사 방지막(8) 및 제 2 에칭 정지층(6b)의 일부가 노출될 수 있도록 트랜치 형성용 감광막 패턴(5a)를 형성한다.
도 1f를 참조하면, 감광막 패턴(5a)을 마스크로 한 에칭 공정을 제 1 에칭 정지층(6a)이 노출될 때까지 실시하여 트랜치(200)를 형성한다. 이때, 반사 방지막(8)의 측벽에 폴리머와 같은 반사 방지막 베일 또는 펜스(9)가 형성된다.
도 1g 를 참조하면, 반사방지막(8)을 제거하여 하부의 비아홀(100)과 트랜치(200)이 연통되는 다마신 패턴이 형성된다. 이때, 베일 또느 팬스(9)가 그대로 잔존하게 되어 후속의 구리 형성 공정에 영향을 주게 되어 금속 배선의 특성을 저하시키게 된다.
따라서, 본 발명은 폴리머의 발생을 억제하여 상술한 문제점을 해소할 수 있는 듀얼 다마신 구조를 갖는 미세 패턴 형성 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1g 는 종래 기술에 따른 듀얼 다마신 구조를 갖는 미세 패턴 형성 방법을 설명하기 위한 단면도이다.
도 2a 내지 도 2g 는 본 발명에 따른 듀얼 다마신 구조를 갖는 미세 패턴 형성 방법을 설명하기 위한 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명
1; 제 1 층간 절연막 2: 구리
3: 제 2 층간 절연막 4: 제 2 층간 절연막
본 발명에 따른 다마신 구조를 갖는 미세 패턴 형성 방법은 하부 배선이 형성된 반도체 기판을 제공하는 단계;
상기 반도체 기판 상에 제 1 층간 절연막, 제 1 에칭 정지층, 제 2 층간 절연막 및 제 2 에칭 정지층을 형성하는 단계;
상기 하부 배선의 일부가 노출되는 비아홀을 형성하는 단계;
상기 비아홀의 측벽에 실리콘 질화막을 형성하는 단계;
상기 비아홀의 일부를 반사 방지막으로 매립하는 단계;
상기 제 2 에칭 정지층 및 상기 제 2 층간 절연막의 일부를 제거하여 트랜치를 형성하는 단계;
상기 반사 방지막을 제거하여 상기 비아홀과 상기 트렌치가 연통되는 다마신 패턴을 형성하는 단계;
상기 다마신 패턴을 구리로 매립하는 단계를 포함하여 이루어진 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 2a를 참조하면, 반도체 기판(도시 안됨)상에 저유전 물질인 제 1 층간 절연막(1)을 플라즈마 화학 기상 증착법을 이용하여 형성한 후 콘택을 형성한다. 콘택을 포함한 전체 구조 상부에 구리(2)를 증착한다.
도 2b 를 참조하면, 제 1 층간 절연막(1)이 노출될 때까지 화학적 기계적 연마법을 이용한 평탄화 공정을 실시하여 구리 패턴(20)을 형성한다.
도 2c를 참조하면, 구리 패턴(20)을 포함한 전체 구조 상부에 제 2 층간 절연막(3), SiN과 같은 제 1 에칭 정지층(6a), 제 3 층간 절연막(4), SiN과 같은 제 2 에칭 정지층(6b) 및 감광막(5)을 순차적으로 형성한다. 레티클(7)을 이용하여 감광막(5)의 일부만을 노광한다. 제 2 및 제 3 층간 절연막(3 및 4)은 유전 상수가 2.0 내지 2.7인 물질이 바람직하다.
도 2d 를 참조하면, 현상 공정에 의해 감광막 패턴(도시 안됨)을 형성한 후이 감광막 패턴을 마스크로 하여 구리 패턴(20)이 노출될 때 까지 에칭 공정을 실시하여 비아홀(100)을 형성한 후 감광막 패턴을 제거한다.
도 2e 를 참조하면, 비아홀(100)의 측벽에 SiN(실리콘 질화막)과 같은 에칭 정지막(300)을 화학 기상 증착법을 이용하여 형성한다. 이후, 비아홀(100)을 반사 방지막(8)으로 매립하게 되는데, 제 2 에칭 정지층(6a)보다 높게 매립한다.
도 2f 를 참조하면, 감광막을 도포한 후 노광 및 현상 공정을 통해 반사 방지막(8) 및 제 2 에칭 정지층(6b)의 일부가 노출될 수 있도록 트랜치 형성용 감광막 패턴(5a)를 형성한다. 감광막 패턴(5a)을 마스크로 한 드라이 에칭 공정을 제 1 에칭 정지층(6a)노출될 때까지 실시하여 트랜치(200)를 형성한다. 이때, 반사 방지막(8)의 측벽에는 폴리머와 같은 반사 방지막 베일 또는 펜스가 형성되지 않게 된다.
도 2g 를 참조하면, 감광막 패턴(5a)을 마스크로 한 드라이 에칭 공정을 제 1 에칭 정지층(6a)이 노출될 때까지 실시하여 트랜치(200)를 형성한다. 이때, 반사 방지막(8)의 측벽에는 폴리머와 같은 반사 방지막 베일 또는 펜스가 형성되지 않게 된다. 마스크 패턴(5a)과 반사 방지막(8)을 제거하여 하부의 비아홀(100)과 트랜치(200)가 연통되는 다마신 패턴이 형성된다. 이후 구리가 다마신 패턴에 매립된다.
상술한 바와 같이 본 발명에 의하면 다마신 패턴의 내부에 폴리머가 발생되지 않으므로 금속 배선의 특성을 향상시킬 수 있는 효과가 있다.
본 발명은 실시예를 중심으로 하여 설명되었으나 당 분야의 통상의 지식을 가진 자라면 이러한 실시예를 이용하여 다양한 형태의 변형 및 변경이 가능하므로 본 발명은 이러한 실시예에 한정되는 것이 아니라 다음의 특허 청구 범위에 의해 한정된다.
Claims (3)
- 하부 구조가 형성된 반도체 기판상에 층간 절연막을 형성하는 단계;상기 층간 절연막상에 비아홀을 형성하는 단계;상기 비아홀의 측벽에 에치 정지층을 형성하는 단계;상기 비아홀의 일부를 반사 방지막으로 매립하는 단계:상기 층간 절연막의 일부를 제거하여 트렌치를 형성하는 단계;상기 반사 방사 방지막을 제거하여 상기 비아홀과 상기 트렌치가 연통되는 다마신 패턴을 형성하는 단계; 및상기 다마신 패턴을 구리로 매립하는 단계를 포함하여 이루어 진 것을 특징으로 하는 다마신 구조를 갖는 미세 패턴 형성 방법.
- 제 1 항에 있어서,상기 에치 정지층은 실리콘 질화막으로 형성되는 것을 특징으로 하는 다마신 구조를 갖는 미세 패턴 형성 방법.
- 하부 배선이 형성된 반도체 기판을 제공하는 단계;상기 반도체 기판 상에 제 1 층간 절연막, 제 1 에칭 정지층, 제 2 층간 절연막 및 제 2 에칭 정지층을 형성하는 단계;상기 하부 배선의 일부가 노출되는 비아홀을 형성하는 단계;상기 비아홀의 측벽에 실리콘 질화막을 형성하는 단계;상기 비아홀의 일부를 반사 방지막으로 매립하는 단계;상기 제 2 에칭 정지층 및 상기 제 2 층간 절연막의 일부를 제거하여 트랜치를 형성하는 단계;상기 반사 방지막을 제거하여 상기 비아홀과 상기 트렌치가 연통되는 다마신 패턴을 형성하는 단계;상기 다마신 패턴을 구리로 매립하는 단계를 포함하여 이루어진 것을 특징으로 하는 다마신 구조를 갖는 미세 패턴 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020084342A KR20040057581A (ko) | 2002-12-26 | 2002-12-26 | 듀얼 다마신 구조를 갖는 미세 패턴 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020084342A KR20040057581A (ko) | 2002-12-26 | 2002-12-26 | 듀얼 다마신 구조를 갖는 미세 패턴 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040057581A true KR20040057581A (ko) | 2004-07-02 |
Family
ID=37350145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020084342A KR20040057581A (ko) | 2002-12-26 | 2002-12-26 | 듀얼 다마신 구조를 갖는 미세 패턴 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20040057581A (ko) |
-
2002
- 2002-12-26 KR KR1020020084342A patent/KR20040057581A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6677678B2 (en) | Damascene structure using a sacrificial conductive layer | |
| KR20030000821A (ko) | 듀얼 다마신 배선 형성방법 | |
| KR20040057582A (ko) | 듀얼 다마신 구조를 갖는 미세 패턴 형성 방법 | |
| JP4108228B2 (ja) | 半導体装置の製造方法 | |
| KR100390902B1 (ko) | 이중 다마신을 이용한 금속배선 형성방법 | |
| KR100471576B1 (ko) | 듀얼 다마신 구조를 갖는 미세 패턴 형성 방법 | |
| US20070049005A1 (en) | Method for forming dual damascene pattern in semiconductor manufacturing process | |
| KR20040057581A (ko) | 듀얼 다마신 구조를 갖는 미세 패턴 형성 방법 | |
| KR100460064B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| US7241684B2 (en) | Method of forming metal wiring of semiconductor device | |
| KR100422356B1 (ko) | 반도체소자의 콘택 형성방법 | |
| KR100315039B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100759256B1 (ko) | 감광막 스페이서를 이용한 듀얼 다마신 패턴 형성방법 | |
| KR100379530B1 (ko) | 반도체 소자의 듀얼 다마신 형성방법 | |
| KR20040057517A (ko) | 듀얼 다마신 패턴 형성 방법 | |
| KR20040048042A (ko) | 반도체 소자의 제조 방법 | |
| KR20070034294A (ko) | 듀얼 다마신 공정을 이용한 비아홀 형성방법 | |
| KR100509434B1 (ko) | 포토레지스트 점착성 개선 방법 | |
| KR20070064965A (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| KR100460745B1 (ko) | 듀얼 다마신 패턴 형성 방법 | |
| KR100393968B1 (ko) | 반도체 소자의 이중 다마신 형성방법 | |
| KR100481382B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20060039571A (ko) | 금속 배선 형성 방법 | |
| KR100600257B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20020002931A (ko) | 반도체 소자의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| WITN | Withdrawal due to no request for examination |