JP4675504B2 - マスクパターンの設計方法 - Google Patents
マスクパターンの設計方法 Download PDFInfo
- Publication number
- JP4675504B2 JP4675504B2 JP2001185976A JP2001185976A JP4675504B2 JP 4675504 B2 JP4675504 B2 JP 4675504B2 JP 2001185976 A JP2001185976 A JP 2001185976A JP 2001185976 A JP2001185976 A JP 2001185976A JP 4675504 B2 JP4675504 B2 JP 4675504B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- mask pattern
- wiring
- resist
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造工程で用いられるリソグラフィ技術に関し、特にリソグラフィ技術で用いられるマスクパターンの設計方法に関するものである。
【０００２】
【従来の技術】
半導体装置の製造工程の一つであるリソグラフィ工程では、半導体基板上に形成した下層膜上にレジスト膜を塗布し、当該レジスト膜に対して露光、現像を行ってレジトスパターンを形成し、当該レジストパターンを用いて下層膜に対してエッチング、不純物導入等の加工を行っている。例えば、図５は層間絶縁膜に形成した溝配線と、当該溝配線と下層の導電層とを電気接続するビアホールとを有するいわゆるデュアルダマシン配線のトレンチファーストプロセスを示す図である。先ず、図５（ａ）のように、下層の導電層１０２を形成した半導体基板１０１上に層間絶縁膜１０３を所要の膜厚に形成する。次いで、図５（ｂ）のように、第１のレジスト膜１０４を塗布し、かつ配線溝に相当するマスクパターンを有する第１のフォトマスク１０５を用いて第１のレジスト膜１０４の露光、及び現像を行って溝配線に相当するパターン形状の第１のレジストパターン１０６を形成する。その後、当該第１のレジストパターン１０６を用いて前記層間絶縁膜１０３を中間の厚さまで選択的にエッチングし、配線溝（トレンチ）１０７を形成する。次いで、図５（ｃ）のように、全面に第２のレジスト膜１０８を塗布し、かつビアパターンの第２のフォトマスク１０９を用いて第２のレジスト膜１０８の露光、及び現像を行って前記配線溝１０７内にビアに相当するパターン形状の第２のレジストパターン１１０を形成する。その後、当該第２のレジストパターン１１０を用いて前記層間絶縁膜１０３を底面まで選択的にエッチングし、下層の導電層１０２を開口するビアホール１１１を形成する。しかる上で、図５（ｄ）のように、前記配線溝１０７及びビアホール１１１内に導電材料１１２を充填することにより、配線溝１０７内に溝配線１１３が形成され、ビアホール１１１内に溝配線１１３と下層の導電層１０２を電気接続するビア１１４が形成される。
【０００３】
【発明が解決しようとする課題】
このようなデュアルダマシン配線のトレンチファーストプロセスでは、配線溝１０７を形成した後に第２のレジスト膜１０８を塗布形成しているため、第２のレジスト膜１０８の膜厚が配線溝の領域とその外部領域とで異なる状態に形成されることがある。例えば、図６（ａ）に示すように、溝配線１１３の幅方向の中央寄りの位置にビアホール１１１Ａが開口され、一方の側縁寄りの位置にビアホール１１１Ｂが開口される場合を考える。この場合、図６（ｂ）のように、配線溝１０７の両側領域において第２のレジスト膜１０８の表面が傾斜され、この領域において第２のレジスト膜１０８の膜厚が大きくなる。そのため、このような第２のレジスト膜１０８によりビアホールを形成するための第２のレジストパターン１１０を形成すると、配線溝１０７の中央領域では所定寸法のパターン開口１１０Ａに形成されるが、配線溝１０７の両側領域では開口の深さ方向のテーパ形状によって底面での開口の寸法が小さくなり、パターン開口１１０Ｂに寸法誤差が生じてしまう。したがって、このようなレジストパターンを用いて層間絶縁膜１０３をエッチングしてビアホール１１１を開口すると、中央領域に形成されるビアホール１１１Ａの寸法はほぼ設計通りとなるが、両側領域に形成されるビアホール１１１Ｂの径寸法が設計寸法よりも小さくなり、ビア抵抗が増大する等の問題が生じることになる。
【０００４】
このような問題を解消するために、従来からレジスト膜の膜厚の違いに対応してレジストパターンを形成するためのフォトマスクのマスクパターンの形状や寸法を補正することで、レジスト膜の膜厚の相違にかかわらず所要の寸法のパターン開口を有するレジストパターンの形成を可能とする技術が提案されている。このような技術としては、例えば、特開２０００−２９２９０３、特開２００１−８５５３８の各公報に記載のものがある。しかしながら、これらの技術は、レジスト膜厚や下地層構造、反射防止膜等の影響を考慮したシミュレーションによってマスクパターンの設計を行っているため、設計が煩雑で工数が多く、短時間で目的とするマスクパターンを設計することが難しいものとなっている。
【０００５】
本発明の目的は、下地層の段差部によって生じるレジスト膜厚の相違が原因となる寸法誤差を解消したマスクパターンを容易にかつ迅速に設計することが可能なマスクパターンの設計方法を提供するものである。
【０００６】
【課題を解決するための手段】
本発明の第１視点によれば、本発明のマスクパターンの設計方法は、表面に凹凸のある下層の上にレジスト膜を塗布し、下層の凹部内の領域においてレジスト膜にマスクパターンを用いてレジストパターンを形成するためのマスクパターンの設計方法において、凹部の段差部から内側に向けた所定寸法位置に修正段差部を設定する工程と、元となるマスクパターンのうち修正段差部よりも外側に存在する領域を補集合パターン領域と定義する工程と、補集合パターン領域の平面寸法を所定量だけ増大して拡大パターン領域を定義する工程と、元となるマスクパターンと拡大パターン領域とを重ねた領域を最終マスクパターンとして形成する工程とを含む。特に、上記第１視点の好ましい形態によれば、下層の凹部は、デュアルダマシン配線を形成するための配線溝であり、マスクパターンは配線溝の底面に開口するビアホール形成用のマスクパターンとして設計する場合に有効である。
【０００７】
また、本発明のマスクパターンの設計方法は、半導体基板の下層導電層上に層間絶縁膜を形成する工程と、層間絶縁膜上に第１のレジスト膜を塗布形成し、第１のフォトマスクを用いて第１のレジストパターンを形成する工程と、第１のレジストパターンを用いて層間絶縁膜を途中までエッチングして配線溝を形成する工程と、配線溝を覆うように第２のレジスト膜を塗布形成し、第２のフォトマスクを用いて第２のレジストパターンを形成する工程と、第２のレジストパターンを用いて層間絶縁膜をエッチングして配線溝の底面にビアホールを開口する構成とを含むデュアルダマシン配線の製造工程において、第２のフォトマスクのマスクパターンの設計に際して、上記第１視点の好ましい形態の設計方法を用いる。
【０００８】
本発明によれば、マスクパターンを設計する際に、レジスト膜の膜厚が不均一な領域、すなわち、下層の段差が存在する位置から所定距離の範囲に含まれるマスクパターンを所定寸法だけ増大して補正したマスクパターンとして設計することにより、下層の段差によって生じるレジスト膜の膜厚の不均一が原因として生じるレジストパターンの寸法誤差の発生を防止することが可能になり、従来のように、レジスト膜の膜厚や下層構造等を測定してその影響を考慮しながらシミュレーションによりマスクパターンを設計する手法に比較して設計工程が簡略化でき、短時間で目的とするマスクパターンを設計することが実現できる。
【０００９】
【発明の実施の形態】
次に、本発明の実施形態を図面を参照して説明する。本実施形態はデュアルダマシン法によるトレンチファーストプロセスに適用した例について説明する。図１（ａ）はデュアルダマシン配線のビアホール形成用のマスクパターンの設計データの平面図である。前工程で形成される所要の配線幅の溝配線１０に対して複数個、ここでは２個のビアホール２０，３０が配置されている。これらビアホール２０，３０のうち、一つのビアホール２０は溝配線１０の中央寄りの位置に配置され、他の一つのビアホール３０は溝配線１０の一方の側縁寄りの位置に配置されている。そして、これらビアホール２０，３０の各ビアデータに基づいて、図５に示したように、下層の導電層１０２上に層間絶縁膜１０３を形成し、この層間絶縁膜１０３に第１のフォトマスク１０５及び第１のレジストパターン１０６を利用して配線溝１０７を形成した後、第２のフォトマスク１０９及び第２のレジストパターン１１０を利用してビアホール１１１（２０，３０）を形成する。
【００１０】
ここで、図１（ａ）のビアホール２０，３０のビアデータをそのまま用いて第２のフォトマスクを形成し、この第２のフォトマスクに基づいて第２のレジスト膜で第２のレジストパターンを形成すると、図６に示したと同様に、溝配線１０の中央寄りの位置に形成されるビアホール２０のパターン開口はほぼ設計寸法に形成されるが、溝配線１０の側縁寄りの位置に形成されるビアホール３０のパターン開口はそのテーパ形状によって設計寸法よりも小さく形成されるおそれがある。
【００１１】
そこで、この実施形態では、以下に示す工程により、第２のフォトマスクにおけるビアホール形成用のマスクパターン（マスク開口）を設計する。この実施形態では、図１（ａ）のように、配線幅寸法が０．４８μｍの溝配線１０を形成するためのデータを溝配線データ層Ａとし、一辺の長さが０．２μｍのビアホールを形成するためのデータをビアデータ層Ｂとして設計するものとする。その上で、同図破線に示すように、溝配線データ層Ａを等方的に０．１２μｍ縮小する。すなわち、下層に生じている段差である溝配線の両側縁を内側に向けて０．１２μｍだけ仮想的に移動して、配線幅が０．２４μｍの修正溝配線データ層Ｃとする。そして、図１（ｂ）のように、この修正溝配線データ層Ｃの補集合を補集合データ層Ｄとした上で、前記補集合データ層Ｄとビアデータ層Ｂとの積集合Ｂ∩Ｄを積集合データ層Ｅとする。すなわち、ビアデータ層Ｂのうち、修正溝配線データ層Ｃに対して突出した領域（補集合データ層Ｄと重なる領域）を積集合データ層Ｅとする。そして、図１（ｃ）のように、前記積集合データ層Ｅを等方的に０．０２μｍだけ拡大した拡大データ層Ｆを求める。すなわち、ビアデータ層Ｂのうち修正溝配線データ層Ｃに突出した積集合データ層Ｅを０．０２μｍだけ幅寸法を増大した領域を拡大データ層Ｆとする。しかる上で、図１（ｄ）のように、元のビアデータ層Ｂと拡大データ層Ｆの和集合Ｂ∪Ｆをとり、これを補正ビアデータ層Ｇとする。すなわち、この補正ビアデータ層Ｇを、最初のビアデータ層Ｂに置き換えた上で、この補正ビアデータ層Ｇに基づいて前記第２のフォトマスクのマスクパターンを設計する。
【００１２】
すなわち、元となる溝配線の配線寸法に対して配線幅を狭めた修正溝配線を想定した場合に、この修正溝配線の内部にはみ出たビアホールの領域を０．０２μｍの寸法だけ拡大したことになる。この修正溝配線の両側の領域、換言すれば元の溝配線と修正溝配線の間の領域は、図６に示したように第２のレジスト膜を塗布したときに膜厚が他の領域よりも厚くなる領域である。したがって、この第２のレジスト膜の膜厚が厚くなる領域のビアデータ層Ｂを拡大データ層Ｆだけ寸法を大きくし、最終的に得られる補正ビアデータ層Ｇをビアデータ層として第２のフォトマスクのマスクパターン設計データを得る。
【００１３】
一方、溝配線１０の中央寄りのビアホール２０については、修正溝配線データ層Ｃを求め、その補集合Ｄとビアデータ層Ｂとの積集合をとっても、積集合データ層Ｅは０である。すなわち、ビアホール２０のビアデータには修正溝配線データ層Ｃの両側に突出する領域はないため、積集合データＥ及び拡大データ層Ｆは生成されず、補正ビアデータ層Ｇは元のビアデータ層Ｂのままである。したがって、第２のレジスト膜の膜厚が均一な配線溝の中央寄りの領域では補正ビアデータ層Ｇは元のビアデータ層Ｂに一致する。
【００１４】
図２（ａ）に示すように、前記設計方法によって得られた補正ビアデータＧを用いて第２のフォトマスク１０９を形成すると、同図のＡ１−Ａ１線、Ａ２−Ａ２線の各断面図を図２（ｂ），（ｃ）に示すように、溝配線１０の中央寄りのマスクパターン１０９Ａは元の設計データ通りであり、溝配線１０の両側寄りのマスクパターン１０９Ｂは設計データの一部の寸法を拡大したパターンとなる。したがって、このフォトマスク１０９を用いて第２のレジスト膜１０８に対して露光を行い、現像して第２のレジストパターン１１０を形成すると、図２（ｂ）のように、溝配線の中央寄りの膜厚が均一な領域においては設計通りのパターン開口１１０Ａが形成され、図２（ｃ）のように、溝配線１０の両側寄りの膜厚が大きい領域においてはテーパ断面形状によって表面側の開口寸法が設計よりも大きいが、底面の開口寸法はほぼ設計寸法のパターン開口１１０Ｂが形成される。
【００１５】
ここで、修正溝配線を生成するためのデータ層Ｃは、溝配線１０の両側領域において第２のレジスト膜１０８に生じる膜厚の不均一な領域の寸法に対応して適切な値に設定する。すなわち、配線溝の深さが大きい場合にはデータ層Ｃの値は大きくなる傾向にある。
【００１６】
このように、本実施形態では、ビアホールのマスクパターンを設計する際に、下層の段差が存在する位置から所定距離の範囲に含まれるビアデータを所定寸法だけ増大して補正したマスクパターンとして設計することにより、下層の段差によって生じるレジスト膜の膜厚の不均一が原因として生じるレジストパターンの寸法誤差の発生を防止することが可能になる。そのため、従来のように、レジスト膜の膜厚や下層構造等を測定してその影響を考慮しながらシミュレーションによりマスクパターンを設計する手法に比較して設計工程が簡略化でき、短時間で目的とするマスクパターンを設計することが実現できる。
【００１７】
前記実施形態では、配線溝の両側寄りの領域に配置されるビアホールについて、当該配線溝の側縁に近接する部分について設計の補正を行った例を示したが、ビアホールの寸法や配設位置によっては、ビアホールの両側の辺、あるいは直交辺について補正を行うことが可能である。例えば、図３（ａ）はビアホール４０の寸法が溝配線１０の寸法に比較して相対的に大きい場合の例であり、ここでは溝配線１０の幅を０．３μｍとし、ビアホール４０の辺寸法を０．３μｍとしている。この設計データについて、溝配線データ層Ａを等方的に０．１２μｍ縮小して修正溝配線データ層Ｃを形成する。次いで、図３（ｂ）のように、前記修正溝配線データ層Ｃの補集合データ層Ｄを求め、この補集合データ層Ｄとビアデータ層Ｂとの積集合Ｂ∩Ｄを積集合データ層Ｅとした上で、図３（ｃ）のように、積集合データ層Ｅを等方的に０．０２μｍだけ拡大した拡大データ層Ｆを求める。次いで、図３（ｄ）のように、元のビアデータ層Ｂと拡大データ層Ｆの和集合Ｂ∪Ｆをとり、これを補正ビアデータ層Ｇとすると、両側に向けて寸法が拡大されたビアホールのマスクパターンが形成されることになる。
【００１８】
また、図４（ａ）のように、溝配線１０の終端部の領域に配置されるビアホール５０の場合の例であり、設計データについても、溝配線データ層Ａを等方的に０．１２μｍ縮小して修正溝配線データ層Ｃを形成する。次いで、図４（ｂ）のように、この修正溝配線データ層Ｃの補集合データ層Ｄを求めると、この補集合データ層Ｄはビアホール５０の隣接する直交辺に沿って生成される。次いで、前記補集合データ層Ｄとビアデータ層Ｂとの積集合Ｂ∩Ｄを積集合データ層Ｅとする。次いで、図４（ｃ）のように、前記積集合データ層Ｅを等方的に０．０２μｍだけ拡大した拡大データ層Ｆを求める。次いで、図４（ｄ）のように、元のビアデータ層Ｂと拡大データ層Ｆの和集合Ｂ∪Ｆをとり、これを補正ビアデータ層Ｇとすると、溝配線１０の側縁と終端縁のそれぞれに向けて寸法が拡大されたビアホールのマスクパターンが形成されることになる。
【００１９】
なお、前記実施形態では本発明をデュアルダマシン配線のトレンチファーストプロセスにおけるビアホールのリソグラフィ技術に適用した例を示しているが、下層の表面に凹凸があり、その凹部内にリソグラフィ技術により所要のレジストマスクを形成する工程であれば、前記実施形態のプロセスに限られることなく本発明を適用することが可能である。
【００２０】
【発明の効果】
以上説明したように本発明は、マスクパターンを設計する際に、レジスト膜の膜厚が不均一な領域、すなわち、下層の段差が存在する位置から所定距離の範囲に含まれるマスクパターンを所定寸法だけ増大して補正したマスクパターンとして設計することにより、下層の段差によって生じるレジスト膜の膜厚の不均一が原因として生じるレジストパターンの寸法誤差の発生を防止することが可能になり、従来のように、レジスト膜の膜厚や下層構造等を測定してその影響を考慮しながらシミュレーションによりマスクパターンを設計する手法に比較して設計工程が簡略化でき、短時間で目的とするマスクパターンを設計することが実現できる。
【図面の簡単な説明】
【図１】本発明のマスクパターンの設計方法を工程順に示す概念構成図である。
【図２】本発明により設計されたマスクパターンを用いて形成したレジストパターンの断面図である。
【図３】本発明のマスクパターンの他の実施形態の製造方法を工程順に示す概念構成図である。
【図４】本発明のマスクパターンのさらに他の実施形態の製造方法を工程順に示す概念構成図である。
【図５】デュアルダマシン配線のトレンチファーストプロセスを説明するための工程断面図である。
【図６】従来のマスクパターンにおける不具合を説明するための断面図である。
【符号の説明】
１０ 溝配線
２０，３０，４０，５０ ビアホール
１０１ 半導体基板
１０２ 下層導電層
１０３ 層間絶縁膜
１０４ 第１のレジスト膜
１０５ 第１のフォトマスク
１０６ 第１のレジストパターン
１０７ 配線溝
１０８ 第２のレジスト膜
１０９ 第２のフォトマスク
１１０ 第２のレジストパターン
１１１ ビアホール
１１２ 導電材料
１１３ 溝配線
１１４ ビア
Ａ 溝配線データ層
Ｂ ビアデータ層
Ｃ 修正溝配線データ層
Ｄ 補集合データ層
Ｅ 積集合データ層
Ｆ 拡大データ層
Ｇ 補正ビアデータ層
【発明の属する技術分野】
本発明は半導体装置の製造工程で用いられるリソグラフィ技術に関し、特にリソグラフィ技術で用いられるマスクパターンの設計方法に関するものである。
【０００２】
【従来の技術】
半導体装置の製造工程の一つであるリソグラフィ工程では、半導体基板上に形成した下層膜上にレジスト膜を塗布し、当該レジスト膜に対して露光、現像を行ってレジトスパターンを形成し、当該レジストパターンを用いて下層膜に対してエッチング、不純物導入等の加工を行っている。例えば、図５は層間絶縁膜に形成した溝配線と、当該溝配線と下層の導電層とを電気接続するビアホールとを有するいわゆるデュアルダマシン配線のトレンチファーストプロセスを示す図である。先ず、図５（ａ）のように、下層の導電層１０２を形成した半導体基板１０１上に層間絶縁膜１０３を所要の膜厚に形成する。次いで、図５（ｂ）のように、第１のレジスト膜１０４を塗布し、かつ配線溝に相当するマスクパターンを有する第１のフォトマスク１０５を用いて第１のレジスト膜１０４の露光、及び現像を行って溝配線に相当するパターン形状の第１のレジストパターン１０６を形成する。その後、当該第１のレジストパターン１０６を用いて前記層間絶縁膜１０３を中間の厚さまで選択的にエッチングし、配線溝（トレンチ）１０７を形成する。次いで、図５（ｃ）のように、全面に第２のレジスト膜１０８を塗布し、かつビアパターンの第２のフォトマスク１０９を用いて第２のレジスト膜１０８の露光、及び現像を行って前記配線溝１０７内にビアに相当するパターン形状の第２のレジストパターン１１０を形成する。その後、当該第２のレジストパターン１１０を用いて前記層間絶縁膜１０３を底面まで選択的にエッチングし、下層の導電層１０２を開口するビアホール１１１を形成する。しかる上で、図５（ｄ）のように、前記配線溝１０７及びビアホール１１１内に導電材料１１２を充填することにより、配線溝１０７内に溝配線１１３が形成され、ビアホール１１１内に溝配線１１３と下層の導電層１０２を電気接続するビア１１４が形成される。
【０００３】
【発明が解決しようとする課題】
このようなデュアルダマシン配線のトレンチファーストプロセスでは、配線溝１０７を形成した後に第２のレジスト膜１０８を塗布形成しているため、第２のレジスト膜１０８の膜厚が配線溝の領域とその外部領域とで異なる状態に形成されることがある。例えば、図６（ａ）に示すように、溝配線１１３の幅方向の中央寄りの位置にビアホール１１１Ａが開口され、一方の側縁寄りの位置にビアホール１１１Ｂが開口される場合を考える。この場合、図６（ｂ）のように、配線溝１０７の両側領域において第２のレジスト膜１０８の表面が傾斜され、この領域において第２のレジスト膜１０８の膜厚が大きくなる。そのため、このような第２のレジスト膜１０８によりビアホールを形成するための第２のレジストパターン１１０を形成すると、配線溝１０７の中央領域では所定寸法のパターン開口１１０Ａに形成されるが、配線溝１０７の両側領域では開口の深さ方向のテーパ形状によって底面での開口の寸法が小さくなり、パターン開口１１０Ｂに寸法誤差が生じてしまう。したがって、このようなレジストパターンを用いて層間絶縁膜１０３をエッチングしてビアホール１１１を開口すると、中央領域に形成されるビアホール１１１Ａの寸法はほぼ設計通りとなるが、両側領域に形成されるビアホール１１１Ｂの径寸法が設計寸法よりも小さくなり、ビア抵抗が増大する等の問題が生じることになる。
【０００４】
このような問題を解消するために、従来からレジスト膜の膜厚の違いに対応してレジストパターンを形成するためのフォトマスクのマスクパターンの形状や寸法を補正することで、レジスト膜の膜厚の相違にかかわらず所要の寸法のパターン開口を有するレジストパターンの形成を可能とする技術が提案されている。このような技術としては、例えば、特開２０００−２９２９０３、特開２００１−８５５３８の各公報に記載のものがある。しかしながら、これらの技術は、レジスト膜厚や下地層構造、反射防止膜等の影響を考慮したシミュレーションによってマスクパターンの設計を行っているため、設計が煩雑で工数が多く、短時間で目的とするマスクパターンを設計することが難しいものとなっている。
【０００５】
本発明の目的は、下地層の段差部によって生じるレジスト膜厚の相違が原因となる寸法誤差を解消したマスクパターンを容易にかつ迅速に設計することが可能なマスクパターンの設計方法を提供するものである。
【０００６】
【課題を解決するための手段】
本発明の第１視点によれば、本発明のマスクパターンの設計方法は、表面に凹凸のある下層の上にレジスト膜を塗布し、下層の凹部内の領域においてレジスト膜にマスクパターンを用いてレジストパターンを形成するためのマスクパターンの設計方法において、凹部の段差部から内側に向けた所定寸法位置に修正段差部を設定する工程と、元となるマスクパターンのうち修正段差部よりも外側に存在する領域を補集合パターン領域と定義する工程と、補集合パターン領域の平面寸法を所定量だけ増大して拡大パターン領域を定義する工程と、元となるマスクパターンと拡大パターン領域とを重ねた領域を最終マスクパターンとして形成する工程とを含む。特に、上記第１視点の好ましい形態によれば、下層の凹部は、デュアルダマシン配線を形成するための配線溝であり、マスクパターンは配線溝の底面に開口するビアホール形成用のマスクパターンとして設計する場合に有効である。
【０００７】
また、本発明のマスクパターンの設計方法は、半導体基板の下層導電層上に層間絶縁膜を形成する工程と、層間絶縁膜上に第１のレジスト膜を塗布形成し、第１のフォトマスクを用いて第１のレジストパターンを形成する工程と、第１のレジストパターンを用いて層間絶縁膜を途中までエッチングして配線溝を形成する工程と、配線溝を覆うように第２のレジスト膜を塗布形成し、第２のフォトマスクを用いて第２のレジストパターンを形成する工程と、第２のレジストパターンを用いて層間絶縁膜をエッチングして配線溝の底面にビアホールを開口する構成とを含むデュアルダマシン配線の製造工程において、第２のフォトマスクのマスクパターンの設計に際して、上記第１視点の好ましい形態の設計方法を用いる。
【０００８】
本発明によれば、マスクパターンを設計する際に、レジスト膜の膜厚が不均一な領域、すなわち、下層の段差が存在する位置から所定距離の範囲に含まれるマスクパターンを所定寸法だけ増大して補正したマスクパターンとして設計することにより、下層の段差によって生じるレジスト膜の膜厚の不均一が原因として生じるレジストパターンの寸法誤差の発生を防止することが可能になり、従来のように、レジスト膜の膜厚や下層構造等を測定してその影響を考慮しながらシミュレーションによりマスクパターンを設計する手法に比較して設計工程が簡略化でき、短時間で目的とするマスクパターンを設計することが実現できる。
【０００９】
【発明の実施の形態】
次に、本発明の実施形態を図面を参照して説明する。本実施形態はデュアルダマシン法によるトレンチファーストプロセスに適用した例について説明する。図１（ａ）はデュアルダマシン配線のビアホール形成用のマスクパターンの設計データの平面図である。前工程で形成される所要の配線幅の溝配線１０に対して複数個、ここでは２個のビアホール２０，３０が配置されている。これらビアホール２０，３０のうち、一つのビアホール２０は溝配線１０の中央寄りの位置に配置され、他の一つのビアホール３０は溝配線１０の一方の側縁寄りの位置に配置されている。そして、これらビアホール２０，３０の各ビアデータに基づいて、図５に示したように、下層の導電層１０２上に層間絶縁膜１０３を形成し、この層間絶縁膜１０３に第１のフォトマスク１０５及び第１のレジストパターン１０６を利用して配線溝１０７を形成した後、第２のフォトマスク１０９及び第２のレジストパターン１１０を利用してビアホール１１１（２０，３０）を形成する。
【００１０】
ここで、図１（ａ）のビアホール２０，３０のビアデータをそのまま用いて第２のフォトマスクを形成し、この第２のフォトマスクに基づいて第２のレジスト膜で第２のレジストパターンを形成すると、図６に示したと同様に、溝配線１０の中央寄りの位置に形成されるビアホール２０のパターン開口はほぼ設計寸法に形成されるが、溝配線１０の側縁寄りの位置に形成されるビアホール３０のパターン開口はそのテーパ形状によって設計寸法よりも小さく形成されるおそれがある。
【００１１】
そこで、この実施形態では、以下に示す工程により、第２のフォトマスクにおけるビアホール形成用のマスクパターン（マスク開口）を設計する。この実施形態では、図１（ａ）のように、配線幅寸法が０．４８μｍの溝配線１０を形成するためのデータを溝配線データ層Ａとし、一辺の長さが０．２μｍのビアホールを形成するためのデータをビアデータ層Ｂとして設計するものとする。その上で、同図破線に示すように、溝配線データ層Ａを等方的に０．１２μｍ縮小する。すなわち、下層に生じている段差である溝配線の両側縁を内側に向けて０．１２μｍだけ仮想的に移動して、配線幅が０．２４μｍの修正溝配線データ層Ｃとする。そして、図１（ｂ）のように、この修正溝配線データ層Ｃの補集合を補集合データ層Ｄとした上で、前記補集合データ層Ｄとビアデータ層Ｂとの積集合Ｂ∩Ｄを積集合データ層Ｅとする。すなわち、ビアデータ層Ｂのうち、修正溝配線データ層Ｃに対して突出した領域（補集合データ層Ｄと重なる領域）を積集合データ層Ｅとする。そして、図１（ｃ）のように、前記積集合データ層Ｅを等方的に０．０２μｍだけ拡大した拡大データ層Ｆを求める。すなわち、ビアデータ層Ｂのうち修正溝配線データ層Ｃに突出した積集合データ層Ｅを０．０２μｍだけ幅寸法を増大した領域を拡大データ層Ｆとする。しかる上で、図１（ｄ）のように、元のビアデータ層Ｂと拡大データ層Ｆの和集合Ｂ∪Ｆをとり、これを補正ビアデータ層Ｇとする。すなわち、この補正ビアデータ層Ｇを、最初のビアデータ層Ｂに置き換えた上で、この補正ビアデータ層Ｇに基づいて前記第２のフォトマスクのマスクパターンを設計する。
【００１２】
すなわち、元となる溝配線の配線寸法に対して配線幅を狭めた修正溝配線を想定した場合に、この修正溝配線の内部にはみ出たビアホールの領域を０．０２μｍの寸法だけ拡大したことになる。この修正溝配線の両側の領域、換言すれば元の溝配線と修正溝配線の間の領域は、図６に示したように第２のレジスト膜を塗布したときに膜厚が他の領域よりも厚くなる領域である。したがって、この第２のレジスト膜の膜厚が厚くなる領域のビアデータ層Ｂを拡大データ層Ｆだけ寸法を大きくし、最終的に得られる補正ビアデータ層Ｇをビアデータ層として第２のフォトマスクのマスクパターン設計データを得る。
【００１３】
一方、溝配線１０の中央寄りのビアホール２０については、修正溝配線データ層Ｃを求め、その補集合Ｄとビアデータ層Ｂとの積集合をとっても、積集合データ層Ｅは０である。すなわち、ビアホール２０のビアデータには修正溝配線データ層Ｃの両側に突出する領域はないため、積集合データＥ及び拡大データ層Ｆは生成されず、補正ビアデータ層Ｇは元のビアデータ層Ｂのままである。したがって、第２のレジスト膜の膜厚が均一な配線溝の中央寄りの領域では補正ビアデータ層Ｇは元のビアデータ層Ｂに一致する。
【００１４】
図２（ａ）に示すように、前記設計方法によって得られた補正ビアデータＧを用いて第２のフォトマスク１０９を形成すると、同図のＡ１−Ａ１線、Ａ２−Ａ２線の各断面図を図２（ｂ），（ｃ）に示すように、溝配線１０の中央寄りのマスクパターン１０９Ａは元の設計データ通りであり、溝配線１０の両側寄りのマスクパターン１０９Ｂは設計データの一部の寸法を拡大したパターンとなる。したがって、このフォトマスク１０９を用いて第２のレジスト膜１０８に対して露光を行い、現像して第２のレジストパターン１１０を形成すると、図２（ｂ）のように、溝配線の中央寄りの膜厚が均一な領域においては設計通りのパターン開口１１０Ａが形成され、図２（ｃ）のように、溝配線１０の両側寄りの膜厚が大きい領域においてはテーパ断面形状によって表面側の開口寸法が設計よりも大きいが、底面の開口寸法はほぼ設計寸法のパターン開口１１０Ｂが形成される。
【００１５】
ここで、修正溝配線を生成するためのデータ層Ｃは、溝配線１０の両側領域において第２のレジスト膜１０８に生じる膜厚の不均一な領域の寸法に対応して適切な値に設定する。すなわち、配線溝の深さが大きい場合にはデータ層Ｃの値は大きくなる傾向にある。
【００１６】
このように、本実施形態では、ビアホールのマスクパターンを設計する際に、下層の段差が存在する位置から所定距離の範囲に含まれるビアデータを所定寸法だけ増大して補正したマスクパターンとして設計することにより、下層の段差によって生じるレジスト膜の膜厚の不均一が原因として生じるレジストパターンの寸法誤差の発生を防止することが可能になる。そのため、従来のように、レジスト膜の膜厚や下層構造等を測定してその影響を考慮しながらシミュレーションによりマスクパターンを設計する手法に比較して設計工程が簡略化でき、短時間で目的とするマスクパターンを設計することが実現できる。
【００１７】
前記実施形態では、配線溝の両側寄りの領域に配置されるビアホールについて、当該配線溝の側縁に近接する部分について設計の補正を行った例を示したが、ビアホールの寸法や配設位置によっては、ビアホールの両側の辺、あるいは直交辺について補正を行うことが可能である。例えば、図３（ａ）はビアホール４０の寸法が溝配線１０の寸法に比較して相対的に大きい場合の例であり、ここでは溝配線１０の幅を０．３μｍとし、ビアホール４０の辺寸法を０．３μｍとしている。この設計データについて、溝配線データ層Ａを等方的に０．１２μｍ縮小して修正溝配線データ層Ｃを形成する。次いで、図３（ｂ）のように、前記修正溝配線データ層Ｃの補集合データ層Ｄを求め、この補集合データ層Ｄとビアデータ層Ｂとの積集合Ｂ∩Ｄを積集合データ層Ｅとした上で、図３（ｃ）のように、積集合データ層Ｅを等方的に０．０２μｍだけ拡大した拡大データ層Ｆを求める。次いで、図３（ｄ）のように、元のビアデータ層Ｂと拡大データ層Ｆの和集合Ｂ∪Ｆをとり、これを補正ビアデータ層Ｇとすると、両側に向けて寸法が拡大されたビアホールのマスクパターンが形成されることになる。
【００１８】
また、図４（ａ）のように、溝配線１０の終端部の領域に配置されるビアホール５０の場合の例であり、設計データについても、溝配線データ層Ａを等方的に０．１２μｍ縮小して修正溝配線データ層Ｃを形成する。次いで、図４（ｂ）のように、この修正溝配線データ層Ｃの補集合データ層Ｄを求めると、この補集合データ層Ｄはビアホール５０の隣接する直交辺に沿って生成される。次いで、前記補集合データ層Ｄとビアデータ層Ｂとの積集合Ｂ∩Ｄを積集合データ層Ｅとする。次いで、図４（ｃ）のように、前記積集合データ層Ｅを等方的に０．０２μｍだけ拡大した拡大データ層Ｆを求める。次いで、図４（ｄ）のように、元のビアデータ層Ｂと拡大データ層Ｆの和集合Ｂ∪Ｆをとり、これを補正ビアデータ層Ｇとすると、溝配線１０の側縁と終端縁のそれぞれに向けて寸法が拡大されたビアホールのマスクパターンが形成されることになる。
【００１９】
なお、前記実施形態では本発明をデュアルダマシン配線のトレンチファーストプロセスにおけるビアホールのリソグラフィ技術に適用した例を示しているが、下層の表面に凹凸があり、その凹部内にリソグラフィ技術により所要のレジストマスクを形成する工程であれば、前記実施形態のプロセスに限られることなく本発明を適用することが可能である。
【００２０】
【発明の効果】
以上説明したように本発明は、マスクパターンを設計する際に、レジスト膜の膜厚が不均一な領域、すなわち、下層の段差が存在する位置から所定距離の範囲に含まれるマスクパターンを所定寸法だけ増大して補正したマスクパターンとして設計することにより、下層の段差によって生じるレジスト膜の膜厚の不均一が原因として生じるレジストパターンの寸法誤差の発生を防止することが可能になり、従来のように、レジスト膜の膜厚や下層構造等を測定してその影響を考慮しながらシミュレーションによりマスクパターンを設計する手法に比較して設計工程が簡略化でき、短時間で目的とするマスクパターンを設計することが実現できる。
【図面の簡単な説明】
【図１】本発明のマスクパターンの設計方法を工程順に示す概念構成図である。
【図２】本発明により設計されたマスクパターンを用いて形成したレジストパターンの断面図である。
【図３】本発明のマスクパターンの他の実施形態の製造方法を工程順に示す概念構成図である。
【図４】本発明のマスクパターンのさらに他の実施形態の製造方法を工程順に示す概念構成図である。
【図５】デュアルダマシン配線のトレンチファーストプロセスを説明するための工程断面図である。
【図６】従来のマスクパターンにおける不具合を説明するための断面図である。
【符号の説明】
１０ 溝配線
２０，３０，４０，５０ ビアホール
１０１ 半導体基板
１０２ 下層導電層
１０３ 層間絶縁膜
１０４ 第１のレジスト膜
１０５ 第１のフォトマスク
１０６ 第１のレジストパターン
１０７ 配線溝
１０８ 第２のレジスト膜
１０９ 第２のフォトマスク
１１０ 第２のレジストパターン
１１１ ビアホール
１１２ 導電材料
１１３ 溝配線
１１４ ビア
Ａ 溝配線データ層
Ｂ ビアデータ層
Ｃ 修正溝配線データ層
Ｄ 補集合データ層
Ｅ 積集合データ層
Ｆ 拡大データ層
Ｇ 補正ビアデータ層
Claims (3)
- 表面に凹凸のある下層の上にレジスト膜を塗布し、前記下層の凹部内の領域において前記レジスト膜にマスクパターンを用いてレジストパターンを形成するためのマスクパターンの設計方法において、前記凹部の段差部から当該凹部の内側に向けた所定寸法位置に修正段差部を設定する工程と、元となるマスクパターンのうち前記修正段差部よりも外側に存在する領域を補集合パターン領域と定義する工程と、前記補集合パターン領域の平面寸法を所定量だけ増大して拡大パターン領域を定義する工程と、前記元となるマスクパターンと前記拡大パターン領域とを重ねた領域を最終マスクパターンとして形成する工程とを含むことを特徴とするマスクパターンの設計方法。
- 前記下層の凹部は、デュアルダマシン配線を形成するための配線溝であり、前記マスクパターンは前記配線溝の底面に開口するビアホール形成用のマスクパターンである請求項１に記載のマスクパターンの設計方法。
- 半導体基板の下層導電層上に層間絶縁膜を形成する工程と、前記層間絶縁膜上に第１のレジスト膜を塗布形成し、第１のフォトマスクを用いて第１のレジストパターンを形成する工程と、前記第１のレジストパターンを用いて前記層間絶縁膜を途中までエッチングして配線溝を形成する工程と、前記配線溝を覆うように第２のレジスト膜を塗布形成し、第２のフォトマスクを用いて第２のレジストパターンを形成する工程と、前記第２のレジストパターンを用いて前記層間絶縁膜をエッチングして前記配線溝の底面にビアホールを開口する構成とを含むデュアルダマシン配線の製造工程において、前記第２のフォトマスクのマスクパターンの設計に際して請求項２の設計方法を用いることを特徴とするマスクパターンの設計方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001185976A JP4675504B2 (ja) | 2001-06-20 | 2001-06-20 | マスクパターンの設計方法 |
| TW091112931A TW554237B (en) | 2001-06-20 | 2002-06-13 | Method of manufacturing a semiconductor device and designing a mask pattern |
| US10/173,037 US6815148B2 (en) | 2001-06-20 | 2002-06-18 | Method of manufacturing a semiconductor device and designing a mask pattern |
| KR1020020034669A KR20020097030A (ko) | 2001-06-20 | 2002-06-20 | 반도체 장치의 제조 방법 및 마스크 패턴의 디자인 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001185976A JP4675504B2 (ja) | 2001-06-20 | 2001-06-20 | マスクパターンの設計方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003005345A JP2003005345A (ja) | 2003-01-08 |
| JP4675504B2 true JP4675504B2 (ja) | 2011-04-27 |
Family
ID=19025474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001185976A Expired - Fee Related JP4675504B2 (ja) | 2001-06-20 | 2001-06-20 | マスクパターンの設計方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6815148B2 (ja) |
| JP (1) | JP4675504B2 (ja) |
| KR (1) | KR20020097030A (ja) |
| TW (1) | TW554237B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004077824A (ja) * | 2002-08-19 | 2004-03-11 | Toshiba Corp | パターン形成方法、パターン形成プログラム、及び半導体装置の製造方法 |
| KR100504666B1 (ko) * | 2002-11-12 | 2005-08-03 | 한국전자통신연구원 | 감광막 패턴 형성 방법 |
| JP5458486B2 (ja) * | 2006-11-22 | 2014-04-02 | 三菱電機株式会社 | アレイ基板、表示装置、及びその製造方法 |
| JP2010010270A (ja) * | 2008-06-25 | 2010-01-14 | Nec Electronics Corp | 半導体装置の製造方法 |
| JP2010040701A (ja) * | 2008-08-04 | 2010-02-18 | Jfe Mineral Co Ltd | 平面磁気素子 |
| CN104090467B (zh) * | 2014-07-11 | 2018-08-14 | 上海华力微电子有限公司 | Opc修正方法 |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63297435A (ja) * | 1987-05-29 | 1988-12-05 | Hitachi Ltd | パタ−ンの形成方法 |
| JPH022568A (ja) * | 1988-06-15 | 1990-01-08 | Nec Corp | パターン形成方法 |
| JPH0293461A (ja) * | 1988-09-30 | 1990-04-04 | Nec Corp | パターン形成方法 |
| JPH02228022A (ja) * | 1989-02-28 | 1990-09-11 | Seiko Epson Corp | ホールパターンの形成方法 |
| JPH04115515A (ja) * | 1990-08-30 | 1992-04-16 | Samsung Electron Co Ltd | パターン形成方法 |
| JPH0822947A (ja) * | 1994-07-07 | 1996-01-23 | Fujitsu Ltd | パターン形成方法及び半導体装置の製造方法 |
| JPH08292551A (ja) * | 1995-04-21 | 1996-11-05 | Samsung Electron Co Ltd | フォトレジストパターンの線幅の調節のためのマスク |
| JPH09172075A (ja) * | 1995-12-20 | 1997-06-30 | Toshiba Corp | 半導体装置の多層配線における層間接続孔の製造方法 |
| JPH11338121A (ja) * | 1998-05-21 | 1999-12-10 | Nec Corp | 露光用フォトマスク |
| JP2000292903A (ja) * | 1999-04-12 | 2000-10-20 | Hitachi Ltd | マスクパターンの設計方法および被露光基板の設計方法 |
| JP2001005164A (ja) * | 1999-06-25 | 2001-01-12 | Sony Corp | 露光マスク |
| JP2001085538A (ja) * | 1999-09-10 | 2001-03-30 | Nec Corp | 半導体装置の製造方法、プログラムパターン径設定方法及びプログラムパターン径設定プログラムを記録した記録媒体 |
| JP2001133956A (ja) * | 1999-11-09 | 2001-05-18 | Matsushita Electronics Industry Corp | マスクパタ−ン補正方法、フォトマスク及び半導体装置 |
| JP2001281683A (ja) * | 2000-03-31 | 2001-10-10 | Optrex Corp | 液晶表示素子用フォトマスク |
| JP2002198425A (ja) * | 2000-10-20 | 2002-07-12 | Samsung Electronics Co Ltd | 半導体素子のデュアルダマシン配線のためのコンタクトホール形成方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05234965A (ja) * | 1992-02-21 | 1993-09-10 | Sony Corp | コンタクトホールの形成方法 |
| JPH05234883A (ja) * | 1992-02-21 | 1993-09-10 | Sony Corp | レジスト・パターンの形成方法 |
| JPH0936017A (ja) * | 1995-07-20 | 1997-02-07 | Hitachi Ltd | パタン形成方法及びそれを用いた半導体素子の製造方法 |
| KR19980043415A (ko) * | 1996-12-03 | 1998-09-05 | 문정환 | 레지스트 패턴 형성방법 |
| KR100290588B1 (ko) * | 1998-07-03 | 2001-06-01 | 윤종용 | 반도체장치의 도전막 패턴 형성방법 |
| JP4016498B2 (ja) | 1998-09-07 | 2007-12-05 | 株式会社日本自動車部品総合研究所 | ワイパ制御装置 |
-
2001
- 2001-06-20 JP JP2001185976A patent/JP4675504B2/ja not_active Expired - Fee Related
-
2002
- 2002-06-13 TW TW091112931A patent/TW554237B/zh active
- 2002-06-18 US US10/173,037 patent/US6815148B2/en not_active Expired - Lifetime
- 2002-06-20 KR KR1020020034669A patent/KR20020097030A/ko not_active Application Discontinuation
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63297435A (ja) * | 1987-05-29 | 1988-12-05 | Hitachi Ltd | パタ−ンの形成方法 |
| JPH022568A (ja) * | 1988-06-15 | 1990-01-08 | Nec Corp | パターン形成方法 |
| JPH0293461A (ja) * | 1988-09-30 | 1990-04-04 | Nec Corp | パターン形成方法 |
| JPH02228022A (ja) * | 1989-02-28 | 1990-09-11 | Seiko Epson Corp | ホールパターンの形成方法 |
| JPH04115515A (ja) * | 1990-08-30 | 1992-04-16 | Samsung Electron Co Ltd | パターン形成方法 |
| JPH0822947A (ja) * | 1994-07-07 | 1996-01-23 | Fujitsu Ltd | パターン形成方法及び半導体装置の製造方法 |
| JPH08292551A (ja) * | 1995-04-21 | 1996-11-05 | Samsung Electron Co Ltd | フォトレジストパターンの線幅の調節のためのマスク |
| JPH09172075A (ja) * | 1995-12-20 | 1997-06-30 | Toshiba Corp | 半導体装置の多層配線における層間接続孔の製造方法 |
| JPH11338121A (ja) * | 1998-05-21 | 1999-12-10 | Nec Corp | 露光用フォトマスク |
| JP2000292903A (ja) * | 1999-04-12 | 2000-10-20 | Hitachi Ltd | マスクパターンの設計方法および被露光基板の設計方法 |
| JP2001005164A (ja) * | 1999-06-25 | 2001-01-12 | Sony Corp | 露光マスク |
| JP2001085538A (ja) * | 1999-09-10 | 2001-03-30 | Nec Corp | 半導体装置の製造方法、プログラムパターン径設定方法及びプログラムパターン径設定プログラムを記録した記録媒体 |
| JP2001133956A (ja) * | 1999-11-09 | 2001-05-18 | Matsushita Electronics Industry Corp | マスクパタ−ン補正方法、フォトマスク及び半導体装置 |
| JP2001281683A (ja) * | 2000-03-31 | 2001-10-10 | Optrex Corp | 液晶表示素子用フォトマスク |
| JP2002198425A (ja) * | 2000-10-20 | 2002-07-12 | Samsung Electronics Co Ltd | 半導体素子のデュアルダマシン配線のためのコンタクトホール形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020197567A1 (en) | 2002-12-26 |
| US6815148B2 (en) | 2004-11-09 |
| TW554237B (en) | 2003-09-21 |
| KR20020097030A (ko) | 2002-12-31 |
| JP2003005345A (ja) | 2003-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100829047B1 (ko) | 에칭된 트렌치와 연관하여 광학적 에지 효과를 처리하는 방법 | |
| US7713833B2 (en) | Method for manufacturing semiconductor device | |
| US20120171867A1 (en) | Method for fabricating fine pattern by using spacer patterning technology | |
| US6071799A (en) | Method of forming a contact of a semiconductor device | |
| US20030232483A1 (en) | Method of manufacturing semiconductor memory | |
| JP2530097B2 (ja) | 半導体素子のコンタクト製造方法 | |
| JP4675504B2 (ja) | マスクパターンの設計方法 | |
| US6348414B1 (en) | Method for forming fine metal patterns by using damascene technique | |
| JP2001093974A (ja) | 半導体装置およびその製造方法 | |
| US20090051014A1 (en) | Method of fabricating semiconductor device having silicide layer and semiconductor device fabricated thereby | |
| JP2000098593A (ja) | ステンシルマスク製造方法 | |
| JP2796068B2 (ja) | 感光膜パターンの形成方法 | |
| JP2001298081A (ja) | 半導体装置及びその製造方法 | |
| JP3017179B1 (ja) | 半導体集積回路装置及びその製造方法並びにマスク | |
| US6656795B1 (en) | Method of manufacturing semiconductor memory element | |
| JPH1167620A (ja) | アライメントマークを有する半導体装置 | |
| KR100511923B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| JPH03108359A (ja) | 配線構造及びその形成方法 | |
| KR100365754B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20000028894A (ko) | 캐패시터콘택홀을 갖는 반도체장치 제조방법 | |
| JP2001257263A (ja) | 半導体装置およびその製造方法 | |
| JPH11340193A (ja) | 限界寸法制御装置のモニタパターン及びその使用方法 | |
| KR100611395B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100299516B1 (ko) | 반도체 소자의 오버레이 측정 패턴 형성방법 | |
| KR100294696B1 (ko) | 반도체 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080513 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100623 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100909 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101112 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101126 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101224 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110125 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110126 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |