KR20020097030A - 반도체 장치의 제조 방법 및 마스크 패턴의 디자인 방법 - Google Patents
반도체 장치의 제조 방법 및 마스크 패턴의 디자인 방법 Download PDFInfo
- Publication number
- KR20020097030A KR20020097030A KR1020020034669A KR20020034669A KR20020097030A KR 20020097030 A KR20020097030 A KR 20020097030A KR 1020020034669 A KR1020020034669 A KR 1020020034669A KR 20020034669 A KR20020034669 A KR 20020034669A KR 20020097030 A KR20020097030 A KR 20020097030A
- Authority
- KR
- South Korea
- Prior art keywords
- resist film
- pattern
- mask
- layer
- opening
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000000034 method Methods 0.000 claims abstract description 44
- 239000004020 conductor Substances 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 11
- 239000010410 layer Substances 0.000 abstract description 61
- 238000013461 design Methods 0.000 abstract description 14
- 239000011229 interlayer Substances 0.000 abstract description 8
- 230000002776 aggregation Effects 0.000 abstract 3
- 238000004220 aggregation Methods 0.000 abstract 3
- 238000009413 insulation Methods 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 17
- 238000011161 development Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 235000013405 beer Nutrition 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
본 발명은 반도체 장치의 제조 방법, 및 하부층의 레벨 차이 부분에 기인하는 레지스트 필름 두께에서의 차이에 의해 야기되는 치수 에러들을 방지하는 마스크 패턴의 디자인 방법을 제공한다. 본 발명은 사이즈에 있어서 서로 다른 제 1 패턴홀 및 제 2 패턴홀을 갖는 마스크 패턴을 평탄하지 않은 표면을 갖는 하부층을 커버링하는 레지스트 필름으로 전사하는데 이용될 수 있다.
Description
본 발명은 반도체 장치의 제조에 관한 것으로, 특히, 마스크와 같은 포토레지스트 필름을 이용하여 하부층을 에칭하는 단계를 갖는 반도체 장치를 제조하는방법에 관한 것이다. 또한, 본 발명은 하부층을 에칭하기 위한 마스크로서 이용되는 포토 레지스크 필름으로 전사되는 홀과 같은 패턴을 갖는 포토마스크를 형성하는 방법에 관한 것이다. 본 출원은 여기에 참조로 포함된 일본특허출원 제 2001-185976 호에 기초를 두고 있다.
반도체 장치들을 제조하는 공정의 단계들중 하나인 리소그라피 단계에서, 레지스트 필름이 반도체 기판상에 형성되는 하부층에 도포되고, 노광 및 현상이 포토 마스크를 이용함으로써 레지스트 필름상에서 수행되어 레지스트 패턴 (달리 표현하면, 레지스트 층으로 전사되는 포토 마스크의 패턴) 을 형성하며, 마스크로서 레지스트 패턴을 이용함으로써 하부층상에 수행되는 에칭 또는 불순물 도입이 뒤에 오게 된다.
일 례로서 들어지는 트렌치 제 1 공정형의 소위 듀얼-다마신 연결 구조에 관한 더 상세한 설명이 도 5A 내지 도 5D 를 참조하여 이루어진다. 듀얼-다마신 연결은 삽입 유전층의 트렌치에 형성되는 트렌치 배선 (와이어링), 및 트렌치 배선을 삽입 유전 층 아래에 연결되는 도체 층 (또는 불순물 영역) 에 전기적으로 접속하는 비어홀을 갖는다. 도 5A 에서 나타난 바와 같이, 층간 유전체 (103) 은 소정의 필름 두께로 하부층인 도체층 (102) 가 반도체 기판 (101) 상에 형성된다. 다음, 도 5B 에서 나타나는 바와 같이, 제 1 절연 필름 (104) 이 도포되고, 배선 트렌치에 대응하는 마스크 패턴을 갖는 제 1 포토 마스크 (105) 를 이용하여 제 1 절연 필름의 노광 및 현상을 수행함으로써 트렌치 배선에 대응하는 패턴 형상의 제 1 절연 패턴 (106) 이 형성된다. 그 후, 마스크 및 배선 트렌치 (107) 가 형성됨에 따라, 이상에서 설명된 층간 유전체 (103) 가 이 제 1 레지스트 패턴 (106) 을 이용하여 소정의 두께로 에칭된다. 결과적으로, 도 5C 에서 나타나는 바와 같이, 제 2 레지스트 필름 (108) 이 홀 표면에 도포되고, 비어 패턴을 갖는 제 2 포토 마스크 (109) 를 이용하여 제 2 절연막 (108) 의 노광 및 현상을 수행함으로써, 비어에 대응하는 패턴 형상의 제 2 절연 패턴 (110) 이 상기의 배선 트렌치 (107) 에 형성된다. 그 후, 이 제 레지스트 패턴 (110) 을 마스크로 이용하여 상기의 제 2 층간 유전체 (103) 는 하부층의 도체층 (102) 에 도달될 때까지 선택적으로 에칭되고, 그에 의해 하부층의 도체층 (102) 를 개구하는 비어홀 (111) 이 형성된다. 또한, 도 5D 에서 나타나는 바와 같이, 상기 배선 트렌치 (107) 및 비어홀 (111) 을 도전성 물질 (112) 로 채움으로써, 트렌치 배선 (113) 은 배선 트렌치 (107) 에 형성되고, 트렌치 배선 (113) 및 하부층의 도체층 (102) 을 전기적으로 접속하는 비어 (114) 거 비어홀 (111) 에 연결된다.
그러한 상기의 공정에서, 제 레지스트 필름 (108) 이 배선 트렌치 (107) 을 형성한 후에 코팅되기 때문에, 제 2 절연 필름 (108) 이 균일한 두께로 형성되지는 않지만, 배선 트렌치 (107) 의 내부 (또는 중앙) 부분 위의 그 두께가 트렌치 (107) 의 외부 (또는 모서리) 부분의 두께보다 작아지도록 형성된다. 본 발명의 발명자는 트렌치 (107) 상의 포토 레지스트 필름 (18) 의 두께에서의 차이가 이하에서 설명되는 문제들을 야기한다고 발견하였다.
지세히 설명하면, 비어홀이 항상 배선 트렌치의 거의 중간에 형성되는 것은 아니고, 그것은 비어홀이 연결되게 되는 와이어링 층 또는 불순물 영역이 형성되는곳에 기초한 부분들의 다양한 유형에 형성된다. 예를 들면, 도 6A 에서 나타나는 바와 같이, 비어홀 (111A) 는 트렌치 배선 (113) 의 폭방향으로 중앙에 가까운 위치에 개구되고, 도 6B 에 나타나는 바와 같이, 비어홀 (11B) 은 모서리 가까운 위치에 개구된다. 이상에서 설명된 바와 같이, 제 2 레지스트 필름 (108) 은 균일한 두께로 트렌치 배선 (113) 을 형성되지만, 제 2 레지스트 필름 (108) 은 도 6B 에 나타난 바와 같이, 배선 트렌치 (107) 의 중앙 영역의 두께보다 더 큰, 배선 트렌치 (107) 의 양 모서리 사이드의 영역의 필름 두께로 형성된다. 이러한 이유로, 비어홀 패턴 (111A 및 111B) 를 갖는 포토 마스크 (109) 의 제 2 레지스트 필름 (108) 으로 전사되어 비어홀을 형성하기 위해 제 2 레지스트 필름 (110) 을 형성한다면, 레지스트 패턴 (110) 은 비어홀 패턴 (111A) 와 거의 같은 사이즈를 갖는 패턴의 개구 (110A) 를 갖도록 형성된다. 그러나, 다른 한편, 제 2 레지스트 필름 (108) 의 하부면에서의 노광이 배선 트렌치 (107) 의 양 사이드에서의 영역에서 큰 레지스트 필름의 두께에 기인하여 감소하기 때문에, 레지스트 패턴 (110) 은 배선 트렌치 (107) 의 양 사이드상의 영역에 있는 개구가 깊어지는 방향으로 테이퍼 형상을 갖는 패턴 개구 (110B) 를 갖도록 형성된다. 그 결과로, 제 2 레지스트 필름의 표면상의 패턴 개구 (110B) 의 사이즈가 비어홀 패턴 (111B) 과 거의 같은 사이즈를 갖도록 형성되지만, 제 2 레지스트 필름 (108) 과 층간 유전체 (103) 사이의 경계에서의 즉, 제 2 레지스트 필름 (108) 의 하부 표면상의 패턴 개구 (110B) 의 사이즈는 비어홀 패턴 (111B) 보다 더 작아진다. 따라서, 비어홀이 그러한 레지스트 패턴을 마스크로서 이용하여 층간 유전체 (103) 을 에칭함으로써 개구되면, 중앙 영역에 형성된 비어홀 (121A) 의 직경 사이즈가 거의 디자인된대로 작아지지만, 양 사이드상의 모서리 영역에 형성된 비어홀 (121B) 의 직경 사이즈가 디자인된 사이즈보다 더 작아지고, 따라서, 비어홀 (121B) 의 비어 레지스턴스가 디자인된 것보다 더 커진다.
이상에서 설명된 바와 같이, 실제로, 포토 마스크로부터 포토 레지스트로 전사된 비어홀의 사이즈는 포토 레지스트 필름의 필름 두께의 균일성의 부족으로 인하여 변하고, 이것은 하부층의 계단들에 기인한 표면 형상들 즉, 하부층 필름의 표면의 오목 및 볼록 (평탄하지 않은 표면)에 의해 야기된다.
실제로 포토 레지스트 필름으로 전사되는 패턴의 사이즈는 일본 특허 공보 제 2000-292903 호 (이하, 참고자료 1) 및 일본 특허 공보 제 2001-85583 호 (이하, 참고자료 2) 에 설명된다. 참고자료 1 에서, 실제로 포토 레지스트 필름으로 전사되는 패턴의 사이즈는 포토 레지스트 필름의 두께의 차이에 의해서 영향을 받는다. 그러나, 자료 1 은 레지스트 필름의 두께의 차이가 발생되는 방법 및 위치에 대하여 전혀 언급하고 있지 않다. 특히, 포토 레지스트 필름을 이용하여 선택적으로 에칭되는 하부층의 표면의 오목과 볼록은 포토 레지스트 필름의 두께의 변화를 야기한다. 오히려, 참고자료 1 의 설명에 따르면, 포토 레지스트 필름의 필름 두께에 의해 야기되는, 실제로 전사된 사이즈의 변화는 포토 레지스트층상의 및/또는 그 하부의 반반사층 (anti-reflection layer) 을 제공함으로써 해결된다. 또한, 자료 1 은 실제로 포토 레지스트 필름상에서 변화된 패턴의 사이즈의 변화는 포토 레지스트 필름의 두께의 필름 두께에 의해서라기 보다는 오히려 에칭을 받게 되는 하부층 필름의 층의 구조에 의해 야기되고, 포토 레지스트로 전사되는 패턴의 사이즈가 하부층 필름의 층 구조의 결과의 분석에 따라 제어된다는 가정에 기초한다고 설명한다.
한편, 참고서류 2 는 실제로 포토 레지스트 필름상에서 전사됨에 따라 어느 패턴, 특히 개구의 사이즈가 그 개구 가까이에 형성되는 다른 개구들의 숫자 및/또는 에칭 사이즈의 디자인된 값으로부터 벗어나는지가 동시에 서로 문제된다는 것을 설명한다. 그러나, 또한, 선택적으로 에칭되는 하부층 필름의 표면 오목 및 볼록은 포토 레지스트 필름의 필름 두께의 변화에 영향을 미친다고는 인정되지 않는다.
본 발명의 목적은 반도체 장치의 제조 방법, 및 하부층의 레벨 차이 부분에 기인하는 레지스트 필름 두께에서의 차이에 의해 야기되는 치수 에러들을 방지하는 마스크 패턴의 디자인 방법을 제공하는 것이다.
도 1A 내지 도 1D 는 본 발명의 실시예에서의 마스크 패턴을 디자인하는 방법을 예시하는 도면.
도 2A 내지 도 2C 는 본 발명의 실시예에서의 레지스트 패턴을 나타내는 개략도.
도 3A 내지 도 3D 는 본 발명의 또 다른 실시예에 있어서의 마스크 패턴을 디자인하는 방법을 예시하는 도면.
도 4A 내지 4D 는 본 발명의 또 다른 실시예에서의 마스크 패턴의 디자인 방법을 예시하는 도면.
도 5A 내지 도 5C 는 종래기술에서의 레지스트 패턴을 나타내는 개략도.
도 6A 및 6B 는 종래기술의 문제점을 설명하기 위한 도면.
본 발명이 제 1 실시예에 따른 방법은 제 1 패턴홀 및 제 2 패턴홀이 사이즈에 있어서 서로 다른 마스크의 패턴을 평탄하지 않는 표면을 갖는 하부층을 커버링하는 레지스트 필름으로 변화시키도록 적용될 수 있다. 특히, 하부층은 먼저 레지스트 필름으로 커버링된다. 하부층은 레지스트 필름이 하부층의 평탄하지 않은 표면에 기인하여 두께에 있어서 서로 다른 제 1 및 제 2 부분들을 갖도록 평탄하지 않은 표면을 갖는다. 그 후, 마스크의 패턴은 레지스트 필름으로 전사되고, 그에 의해 레디스트 패턴 필름을 형성한다. 이 단계에서, 패턴으로서 제 1 및 제 2 패턴홀들을 갖는 마스크는 레지스트 필름의 제 1 및 제 2 부분들에서 제 1 및 제 2 들을 각각 형셩하고, 마스크의 제 1 및 제 2 패턴홀들은 사이즈에 있어서 서로 다르다. 그 후, 에칭이 레지스트 패턴 필름을 마스크로서 이용하여 하부층상에서 수행되어 제 1 및 제 2 홀들을 하부층에 형성한다. 따라서, 마스크의 제 1 및 제 2 패턴홀들이 형상에 있어서 서로 다르기 때문에, 하부층에 형성된 제 1 및 제 2 홀들은 사이즈에 있어서 서로 거의 같다.
본 발명의 제 2 실시예에 따른 방법은 레지스트 필름의 노광되는 영역을 한정하는 홀을 갖는 마스크의 패턴을 균일한 영역을 갖는 두께를 갖는 레지스트 필름으로 전사시키도록 적용될 수 있고, 노광되는 영역은 제 1 부분 및 제 1 부분보다 폭이 더 큰 제 2 영역을 포함한다. 특히, 하부층은 먼저 레지스트 필름으로 커버링된다. 레지스트 필름은 제 1 부분 및 두께가 제 1 부분보다 더 큰 제 2 부분을 갖는다. 그 후, 마스크의 패턴은 레지스트 필름으로 전사되고, 그에 의해 레지스트 패턴 필름을 형성된다. 이 단계에서, 마스크는 그 패턴으로서 레지스트 필름의 제 1 노광 영역을 한정하는 제 1 홀을 갖고, 제 1 노광 영역은 레지스트 필름의 레지스트 필름의 제 1 및 제 2 부분들의 각각의 부분들을 포함하며, 제 1 및 제 2 부분들은 레지스트 필름의 제 1 부분의 부분이 레지스트 필름의 제 2 부분의 부분보다 폭에 있어서 더 작게되는 방식으로 형성된다. 그 후, 에칭이 레지스트 패턴 필름을 마스크로서 이용하여 하부층상에서 수행되어 하부층의 제 1 개구를 형성한다. 따라서, 그에 의해, 제 1 개구는 레지스트 필름의 제 1 부분의부분의 폭과 거의 같은 폭으로 형성된다.
본 발명의 제 3 실시예에 따른 방법에서, 포토 마스크의 개구에 의해 한정된 레지스트의 노광 영역이 레지스트 필름의 제 1 부분, 및 제 1 부분보다 두께에 있어서 더 큰 레지스트 필름의 제 2 부분의 각각의 부분들을 커버링하는 것으로 검출되면, 개구는 레지스트 필름의 제 2 부분의 부분이 레지스트 필름의 제 1 부분보다 폭에 있어서 더 커지는 방식으로 형성된다. 자세히 설명하면, 포토 마스크의 개구에 의해 한정되는 레지스트 필름의 노광 영역이 레지스트 필름의 제 1 부분내에 있는지, 레지스트 필름의 제 1 및 제 2 부분들의 각각의 부분들을 커버링하는지, 또는 레지스트 필름의 제 2 부분내에 있는지가 검출된다. 레지스트 필름은 제 1 부분, 및 제 1 부분보다 두께가 더 큰 제 2 부분을 갖는다. 개구에 의해 한정된 노광 영역이 레지스트 필름의 제 1 부분 및 제 2 부분의 각각의 부분들을 커버링한다고 검출되면, 개구는 레지스트 필름의 제 2 부분의 부분이 레지스트 필름의 제 1 부분의 부분보다 폭에 있어서 더 커지는 방식으로 형성된다. 개구는 마스크 필름으로서 이용되는 레지스트 필름의 노광 영역을 한정하여 레지스트 필름 하부층을 선택적으로 에칭하고 그 층에 홀을 형성한다. 따라서, 홀은 레지스트 필름의 제 1 부분의 부분의 폭과 거의 같은 크기를 갖는 층에 형성된다.
이상에서 설명된 바와 같이, 본 발명에서 형성되는 레지스트 마스크는 하부층의 레벨 차이 부분에 기인하는 레지스트 필름 두께의 차이에 의해 야기되는 패턴의 치수 에러를 갖지 않을 수 있다. 또한, 본 발명은 레지스트 마스크를 형성하기 위한 마스크 패턴의 디자인 방법을 제공할 수 있다.
본 발명의 예시적이고, 제한적이지 않은 실시예들의 특징들이 첨부 도면을 참조한 다음의 설명에 의해 더욱 명백해질 것이다.
실시예들에 관한 다음 설명은 특정 구성, 특징, 및 동작을 개시한다. 그러나, 실시예들은 단지 본 발명의 예들이고, 따라서, 이하에서 설명되는 특정의 특징들이 단지 그러한 실시예들을 더 쉽게 설명하고, 본 발명의 전체적인 이해를 제공하기 위해 이용된다. 따라서, 당업자는 본 발명이 이하에서 설명되는 특정의 실시예들에 한정되지 않는다는 것을 쉽게 인식할 수 있다. 또한, 당업자에게 알려진 본 발명의 다양한 구성, 특징, 및 동작에 관한 명료와 간결을 위해 생략될 것이다.
이 실시예들은 본 발명이 듀얼-다마신 방법에 의해 트렌치 제 1 공정에 이용되는 예들이다. 도 1A 는 듀얼-다마신 배선의 비어홀들을 형성하기 위한 마스크 패턴의 디자인 데이타의 평면도이다. 앞선 공정에서 형성된 소정의 배선 폭을 갖는 트렌치 배선 (10) 의 하부 표면상에, 복수의 비어홀들, 이 경우 비어홀 (20, 30) 이 배치된다. 하나의 비어홀 (20) 이 트렌치 배선 (10) 의 중앙에 가까운 위치에 배치되고, 다른 비어홀 (30) 이 트렌치 배선 (10) 의 한 사이드 모서리 가까운 위치에 배치된다. 도 5A 내지 도 5D 에서 나타나듯이, 층간 유전체 (103) 는 하부층의 도체층 (102) 상에 형성되고, 배선 트렌치 (107) 는 제 1 포토 마스크 (105) 및 제 1 레지스트 패턴 (106) 을 이용하여 이 층간 유전체 (103) 에 형성되며, 그 후, 비어홀 (111 ;20,30) 이 제 2 포토 마스크 (109), 및 이 비어홀 (20, 30) 의 비어 데이타의 각각에 기초하여 형성된 제 2 레지스트 패턴 (110) 를이용하여 형성된다.
제 2 포토 마스크가 도 1 에 도시된 비어홀 (20, 30) 의 비어 데이타를 이용하여 형성되고, 제 2 레지스트 패턴이 제 2 레지스트 필름의 이용에 의해 이 제 2 포토 마스크에 기초하여 형성된다면, 도 6 에 나타난 방식과 같은 방식으로 비어홀 (20) 의 레지스트 패턴 개구는 거의 디자인 사이즈로 형성된다. 그러나, 트렌치 배선 (10) 의 사이드 모서리 가까운 위치에 형성된 비어홀 (30) 의 레지스트 패턴 개구가 하방으로 점점 그 개구 폭이 감소하는 테이퍼 형상을 갖기 때문에, 비어홀 (30) 의 패턴 개구가 디자인 사이즈보다 더 작은 사이즈로 형성될 수도 있다는 염려가 있다.
따라서, 이 실시예에서, 제 2 포토 마스크에 비어홀들을 형성하기 위한 마스크 패턴 (마스크 홀) 이 이하에서 설명될 공정에 의해 디자인된다. 도 1A 에 나타난 바와 같이, 이 실시예들에서, 0.48㎛의 배선 폭을 갖는 트렌치 배선 (10) 을 형성하기 위한 데이타는 트렌치 배선 데이타라고 칭하고, 한 사이드의 길이를 0.2㎛로 비어홀을 형성하기 위한 데이타는 비어 데이타 B라고 칭한다. 먼저, 도 1A 에서 점선으로 표시된 바와 같이, 트렌치 배선 데이타 A를 등방성으로 감소함으로써 0.12㎛만큼 감소된 배선 폭을 갖는 수정된 트렌치 배선을 형성하기 위한 데이타는 수정된 트렌치 배선 데이타 C로 칭한다. 즉, 0.24㎛의 배선 폭을 갖는 수정된 트렌치 배선은 2-사이드 모서리들을 가상적으로 움직임으로써 획득되고, 이것은 하부층에서 생긴 레벨 차이를 0.12㎛만큼 안쪽으로 제공한다. 그리고, 도 1B 에서 나타난 바와 같이, 이 수정된 트렌치 배선 데이타 C 는 수정된 보상 트렌치 배선 데이타 D라고 칭하고, 상기의 보상 세트 데아타와 비어 데이타 B와의 교집합 (product set) B∩D는 교집합 데이타 E라고 칭한다. 즉, 수정된 트렌치 배선 데이타에 관하여 돌출된 비어 데이타 B의 영역 (보상 세트 데이타 D를 오버랩핑하는 영역) 은 교집합 데이타 E라고 불리운다. 도 1C 에서 나타나는 바와 같이, 상기 설명된 교집합 데이타 E를 등방성으로 확장시킴으로써, 교집합 데이타 E를 이용하여 형성된 패턴을 0.2㎛만큼 확장시킴으로써 획득되는 패턴을 형성하는 확장된 데이타 F가 발견된다. 달리 표현하면, 수정된 트렌치 배선 데이타 C로부터 돌출된 비어 데이타 B의 영역인 교집합 데이타 E를 확장시킴으로써 교집합 데이타 E를 이용하여 형성된 패턴으로부터 0.02㎛만큼 폭이 확장되는 패턴을 형성할 수 있는 데이타가 확장된 데이타 F로서 정의된다. 그 후, 도 1D 에서 나타나는 바와 같이, 오리지날 비어 데이타 B와 확장된 데이타 F와의 합집합 (sum-set) B∪F가 취해지고, 이를 수정된 비어 데이타 G라고 칭한다. 즉, 이 수정된 비어 데이타 G가 제 1 비어 데이타 G에 의해 대체된 후, 상기 설명된 포토 마스크의 마스크 패턴은 이 수정된 비어 데이타 G에 기초하여 디자인된다.
달리 표현하면, 그 폭이 오리지날 배선 트렌치 배선의 감소되는 연결 사이즈로부터 수정된 트렌치 배선이 가정될 때, 수정된 트렌치 배선로부터 돌출된 비어홀의 영역은 0.2㎛의 사이즈만큼 확장된다. 이 수정된 트렌치 배선의 양 사이드들의 영역, 즉 오리지날 트렌치 배선과 수정된 트렌치 배선 사이의 영역은 도 6B 에 나타나는 바와 같이, 이 제 2 레지스트 필름의 필름 두께가 제 2 레지스트 필름의 코팅후에 다른 영역보다 더 커지는 영역이다. 따라서, 이 제 2 레지스트 필름의 필름 두께가 증가하는 영역, 즉 보상 데이타 D에서의 비어 데이타 B의 사이즈를 증가시킴으로써 획득되는 데이타는 확장된 데이타 F라고 한다. 최종적으로 오리지날 비어 데이타 B와 확장된 데이타 F의 합집합로서 획득되는 수정된 비어 데이타 G는 제 2 포토 마스크의 마스크 패턴 디자인 데이타의 비어 데이타로 간주된다.
한편, 수정된 트렌치 배선 데이타 C가 발견되고 이 보상 데이타 D의 합집합 및 비어 데이타 B가 취해진다면, 트렌치 배선 (10) 의 중앙 가까이의 비어홀 (20) 에 대하여, 합집합 E는 0이다. 즉, 비어홀 (20) 의 비어 데이타에서는 수정된 트렌치 배선 데이타 C의 양 사이드들에서 돌출된 영역이 없기 때문에, 교집합 데이타 E 및 확장된 데이타 F가 생성되지 않고, 수정된 비어 데이타 G가 오리지날 비어 데이타 B로 계속 유지된다. 따라서, 제 2 레지스트 필름의 필름 두께가 균일한 배선 트렌치의 중앙 가까이의 영역에서, 수정된 비어 데이타 G는 오리지날 비어 데이타 B와 일치한다.
도 2A 에 나타난 바와 같이, 제 2 포토 마스크 (109) 가 상기 설명된 디자인 방법에 의해 수정된 비어 데이타 C를 이용하여 형성될 때, 도 2A 의 A1-A1 및 A2-A2 라인을 따라 취해지는 단면도 2B 및 도 2C 에 나타난 바와 같이, 트렌치 배선 (10) 의 중앙 가까이의 마스크 패턴 (109A) 는 오리지날 디자인 데이타로 형성되고, 트렌치 배선 (10) 의 양 사이드 가까이의 마스크 패턴 (109B) 은 디자인 데이타의 사이즈의 부분을 확장시킴으로써 획득된 패턴이 된다. 따라서, 제 2 레지스트 패턴 (110) 이, 이 포토 마스크 (109) 를 이용하여 제 2 레지스트 필름 (108)의 노광 및 현상을 수행함으로써 형성될 때, 패턴 개구 (110A) 는 도 2B 에 나타난 바와 같이 트렌치 배선 (10) 의 중앙 가까이의 균일한 필름 두께의 영역에서 디자인 데이타로 형성되는 반면, 트렌치 배선 (10) 의 양 사이드들이 가까이의 큰 필름 두께의 영역에서 도 2C 에서 나타나는 바와 같이, 패턴 개구 (110B) 는 상부 표면 사이드상의 개구 사이즈가 테이퍼 형상의 단면 형상에 기인하여 디자인 사이즈보다 더 크지만 하부 표면에서의 개구 사이즈는 디자인 사이즈와 거의 같다. 같은 사이즈의 비어홀 (20, 30) 을 형성하기 위해, 제 2 레지스트 필름의 패턴 개구 (110B) 의 상부 표면상의 개구 사이즈는 비어홀 (30) 의 사이즈가 비어홀 (20) 의 사이즈와 거의 같게 되는 방식으로 설정된다. 달리 표현하면, 비어홀 (20) 을 형성하기 위해, 제 2 레지스트 패턴의 패턴 개구 (110B) 의 상부 표면상의 개구 사이즈는 제 2 레지스트 필름의 패턴 개구 (110B) 의 상부 표면상의 개구 사이즈가 패턴 개구 (110A) 의 개구 사이즈와 거의 같아지는 방식으로 설정된다. 간단히 표현하면, 이 실시예들에서, 패턴 개구 (110A) 의 개구 사이즈, 및 패턴 개구 (110B) 의 하부 표면상의 개구 사이즈는 양자가 거의 같아지도록 설정되고, 패턴 개구 (110B) 의 상부 표면상의 개구 사이즈는 이 개구 사이즈들보다 더 커지도록 설정된다.
수정된 트렌치 배선 데이타 C는 트렌치 배선 (10) 의 양 사이드상의 영역의 제 2 레지스트 필름 (108) 에서 발생하는 불균일한 필름 두께의 영역의 사이즈에 대응하는 적절한 값으로 설정된다. 즉, 배선 트렌치의 깊이가 커질 때, 제 2 레지스트 필름 (108) 의 큰 필름 두께의 영역이 넓어지기 때문에, 데이타 C의 값이커지는 경향이 있다.
이상에서 설명했듯이, 이 실시예들에서, 비어홀의 마스크 패턴은 소정의 사이즈만큼 하부층의 레벨 차이가 존재하는 위치로부터 소정의 거리의 범위에 포함된 비어 데이타를 증가시킴으로서 수정된 마스크 패턴으로서 디자인되고, 그에 의해 하부층의 레벨 차이에 기인한 레지스트 패턴의 필름 두께의 불균일성에 의해 야기된 레지스트 패턴의 치수 에러들의 발생을 방지하는 것이 가능하다. 이러한 이유로, 서로 사이즈에 있어서 거의 같은 하부층의 복수의 홀들은 평탄하지 않은 표면을 갖는다.
이상에서 설명된 실시예들에 있어서, 배선 트렌치의 양 사이드들 가까이의 영역에 배치된 비어홀들에 대해, 문제의 배선 트렌치의 양 모서리에 가까이 인접하는 이 비어홀의 부분에 대한 디자인이 수정되는 예들이 나타난다. 또 다른 실시예에서, 비어홀의 사이즈 및 배치 위치에 따르면, 비어홀의 양 사이드들상에서 사이드 또는 직각으로 교차하는 사이드들을 수정하는 것이 가능하다. 예를 들면, 도 3A 는 트렌치 배선 (10) 에 대한 비어홀 (40) 의 사이즈의 비율이 이상에서 설명된 실시예들과 비교하여 상대적으로 큰 예를 나타낸다. 이 경우에, 트렌치 배선 (10) 의 폭은 0.4㎛이고, 비어홀 (40) 의 사이드 사이즈는 0.3㎛이다. 이 디자인 데이타에 대해, 수정된 트렌치 배선 데이타 C는 트렌치 배선 데이타 A를 0.12㎛만큼 감소시킴으로써 형성된다. 이 후, 도 3B에 나타나는 바와 같이, 상기 설명된 수정된 트렌치 배선 데이타 C의 보상 세트 데이타 D가 발견되고, 이 보상 세트 D와 비어 데이타 B와의 교집합 B∩D은 교집합 데이타 E로 간주된다.그 후, 도 3C 에 나타나듯이, 확장된 데이타 F가 교집합 데이타 E를 0.02㎛만큼 등방성으로 확장시킴으로써 발견된다. 이 후, 도 3D 에 나타나듯이, 오리지날 비어 데이타 B와 확장 데이타 F와의 합집합 B∪F가 취해지고, 이를 수정된 비어 데이타 G라고 칭한다. 제 2 포토 마스크의 마스크 패턴이, 이 수정된 비어 데이타 G에 기초하여 형성될 때, 그 사이즈가 오리지날 비어 데이타 B의 양 사이드들상에서 확장되는 비어홀의 마스크 패턴이 형성된다.
또한, 도 4A 는 비어홀 (50) 이 트렌치 배선의 단부의 영역에 배치되고, 디자인 데이타에 대해, 수정된 트렌치 배선 C가 트렌치 배선 데이타 A를 0.12㎛만큼 등방성으로 감소시킴으로써 형성되는 예를 나타낸다. 이 후, 도 4B 에 나타나듯이, 이 수정된 트렌치 배선 데이타 C의 보상 세트 데이타 D가 발견될 때, 이 보상 세트 데이타 D를 수직으로 교차하는 비어홀 (50) 의 인접 사이드들에 의해 발생된다. 이 후, 이상에서 설명된 보상 세트 데이타 D와 비어 데이타 B와의 교집합 B∩D는 교집합 데이타 E라고 불리운다. 이 후, 도 4C 에 나타나듯이, 확장된 데이타 F 가 이상에서 설명된 합집합 데이타 E를 0.02㎛만큼 등방성으로 확장함으로써 발견된다. 이 후, 도 4D 에 나타나듯이, 오리지날 비어 데이타 B와 확장된 데이타 F와의 B∪F가 취해지고, 이를 수정된 비어 데이타 G라고 칭한다. 제 2 포토 마스크의 마스크 패턴이 이 수정된 비어 데이타 G에 기초하여 형성될 때, 그 사이즈가 트렌치 배선 (10) 의 사이드 모서리 및 뒷면 모서리의 각각을 향해 확장되는 비어홀의 마스크 패턴이 형성된다.
또한, 이상에서 설명된 실시예들은 본 발명이 듀얼 다마신 연결의 트렌치 제1 공정의 비어홀의 리소그라피 기술에 이용되는 예들을 나타낸다. 그러나, 본 발명은 이상에서 설명된 실시예들에 제한되지 않고, 또한 하부층의 표면이 돌출과 오목을 갖고 공정이 리소그라피 기술을 이용하여 오목부위에 원하는 레지스트 마스크 패턴을 형성하는 단계를 포함한다면 어떤 공정에도 적용될 수 있다.
본 발명은 이상의 실시예들에 한정되지 않고 많은 변경들이 본 발명의 범위로부터 벗어나지 않고 이루어질 수 있다. 이상에서 설명된 반도체 장치는 단지 본 발명의 바람직한 실시예이고, 발명의 범위가 이 특정의 실시예들에 한정되지 않는다. 예를 들면, 반도체 장치들을 제조하는데 이용되는 특정 층들 및 그 치수들과 물질들은 단지 예들이고, 당업자들은 본 발명이 다른 층들 및 그 치수들과 물질들을 포함하는 장치들에 이용될 수 있다는 것을 알 수 있을 것이다. 따라서, 다른 구조적인 구성이 청구항에서 정의된 본 발명의 범위로부터 벗어나지 않고 이용될 수 있다.
본 발명에 의하면, 하부층의 레벨 차이 부분에 기인하는 레지스트 필름 두께의 차이에 의해 야기되는 패턴의 치수 에러를 갖지 않는 레지스트 마스크가 제공되고, 또한 레지스트 마스크를 형성하기 위한 마스크 패턴의 디자인 방법이 제공된다.
Claims (17)
- 반도체 장치를 제조하는 방법에 있어서,하부층을 레지스트 필름으로 커버링하는 단계;레지스트 패턴 필름을 형성는 마스크의 패턴을 상기 레지스트 필름에 전사하는 단계; 및상기 레지스트 패턴 필름을 마스크로 이용하여 상기 하부층을 에칭함으로써, 상기 하부층에 제 1 및 제 2 홀들을 형성하는 단계를 포함하고,상기 하부층은 평탄하지 않은 표면을 가짐으로써 상기 레지스트 필름이 상기 하부층의 상기 평탄하지 않은 표면에 기인하여 두께에 있어서 서로 다른 제 1 및 제 2 부분들을 갖고,상기 마스크는 제 1 및 제 2 패턴홀들을 갖고, 상기 레지스트 필름의 상기 제 1 및 제 2 부분들에서 제 1 및 제 2 개구들을 각각 형성하며, 상기 마스크의 상기 제 1 및 제 2 패턴홀들은 사이즈에 있어서 서로 다르고,상기 제 1 및 제 2 홀들은, 형상에 있어서 서로 다른 상기 마스크의 상기 제 1 및 제 2 패턴홀들에 기인하여 사이즈에 있어서 서로 거의 같은 것을 특징으로 하는 방법.
- 제 1 항에 있어서,상기 하부층의 평탄하지 않은 표면은 상기 하부층에 선택적으로 형성되는 오목한 부분에 의해 야기되고, 상기 레지스트 필름의 상기 제 1 부분은 상기 오목한 부분의 중앙 부분을 커버링하며, 상기 레지스트 필름의 상기 제 2 부분은 상기 오목한 부분의 둘레 부분을 커버링하는 것을 특징으로 하는 방법.
- 제 1 항에 있어서,상기 레지스트 필름의 상기 제 1 부분은 두께에 있어서 상기 레지스트 필름의 상기 제 2 부분보다 더 작고, 상기 마스크의 상기 제 1 패턴홀은 사이즈에 있어서 상기 마스크의 상기 제 2 패턴홀보다 더 작은 것을 특징으로 하는 방법.
- 제 2 항에 있어서,상기 오목한 부분 및 상기 하부층의 상기 제 1 과 제 2 홀들은 도체층으로 채워지는 것을 특징으로 하는 방법.
- 제 1 항에 있어서,상기 하부층의 평탄하지 않은 표면은 상기 하부층에 선택적으로 형성된 오목한 부분에 의해 야기되고, 상기 레지스트 필름의 상기 제 1 부분은 상기 오목한 부분의 중앙부분을 커버링하며, 상기 레지스트 필름의 상기 제 2 부분은 상기 오목한 부분의 둘레 부분을 커버링하고, 상기 레지스트 필름의 상기 제 1 부분은 두께에 있어서 상기 레지스트 필름의 상기 제 2 부분보다 더 작으며, 상기 마스크의 상기 제 1 패턴홀은 사이즈에 있어서 상기 마스크의 상기 제 2 패턴홀보다 더 작은 것을특징으로 하는 방법.
- 제 5 항에 있어서,상기 오목한 부분과 상기 하부층의 상기 제 1 및 상기 제 2 홀들은 도체 층으로 채워지는 것을 특징으로 하는 방법.
- 반도체 장치를 제조하는 방법에 있어서,하부층을 레지스트 필름으로 커버링하는 단계;마스크의 패턴을 상기 레지스트 필름에 전사하여 레지스트 패턴 필름을 형성하는 단계; 및상기 레지스트 패턴 필름을 이용하여 상기 하부층을 에칭함으로써 상기 하부층에 제 1 개구를 형성하는 단계를 포함하고,상기 레지스트 필름은 제 1 부분 및 상기 제 1 부분보다 두께가 더 큰 제 2 부분을 가지며,상기 마스크는 상기 레지스트 필름의 제 1 노광 영역을 한정하는 제 1 홀을 가지며, 상기 레지스트 필름의 제 1 노광 영역은 상기 레지스트 필름의 각각의 상기 제 1 및 제 2 부분들의 각각의 부분들을 포함하고, 상기 레지스트 필름의 상기 제 1 부분의 부분이 폭에 있어서 상기 레지스트 필름의 상기 제 2 부분의 부분보다 더 작게 되는 방식으로 형성되며,상기 제 1 개구는 폭에 있어서 상기 레지스트 필름의 상기 제 1 부분의 부분의 폭과 거의 같은 것을 특징으로 하는 방법.
- 제 7 항에 있어서,상기 마스크는 상기 레지스트 필름의 제 2 노광 영역을 한정하는 제 2 홀을 더 갖고, 상기 레지스트 필름의 상기 제 2 노광 영역은 상기 제 1 부분내에 있으며, 폭에 있어서 상기 레지스트 필름의 상기 제 1 부분의 부분과 거의 같게 되는 방식으로 형성되고, 상기 레지스트 패턴 필름을 이용하여 상기 하부층을 에칭함으로써 폭에 있어서 상기 제 1 개구와 거의 같은 제 2 개구를 더 형성하는 것을 특징으로 하는 방법.
- 제 7 항에 있어서,상기 제 1 및 제 2 부분은 상기 하부층에 선택적으로 형성되는 오목한 부분에 의해 형성되고, 상기 레지스트 필름의 상기 제 1 부분은 상기 오목한 부분의 중앙 부분을 커버링하며, 상기 레지스트 필름의 상기 제 2 부분은 상기 오목한 부분의 둘레 부분을 커버링하고, 상기 오목한 부분 및 상기 하부층의 상기 제 1 개구는 도체층으로 채워지는 것을 특징으로 하는 방법.
- 제 8 항에 있어서,상기 제 1 및 제 2 부분들은 상기 하부층에 선택적으로 형성되는 오목한 부분에 의해 형성되고, 상기 레지스트 필름의 상기 제 1 부분은 상기 오목한 부분의중앙 부분을 커버링하며, 상기 레지스트 필름의 상기 제 2 부분은 상기 오목한 부분의 둘레 부분을 커버링하고, 상기 오목한 부분 및 상기 하부층의 상기 제 1 및 제 2 개구는 도체층으로 채워지는 것을 특징으로 하는 방법.
- 상기 레지스트 필름 하부층을 선택적으로 에칭함으로써 상기 층에 홀을 형성하도록 마스크 필름으로서 이용되는 레지스트 필름의 노광 영역을 한정하는 개구를 갖는 포토 마스크를 형성하는 방법으로서,상기 개구에 의해 한정되는 상기 노광 영역은 상기 레지스트 필름의 상기 제 1 부분내에 있는지, 상기 레지스트 필름의 제 1 및 제 2 부분들의 각각의 부분들을 커버링하는지, 또는 상기 레지스트 필름의 상기 제 2 부분내에 있는지를 검출하는 단계; 및상기 개구에 의해 한정된 상기 노광 영역이 상기 레지스트 필름의 상기 제 1 및 제 2 부분들의 각각의 부분들을 커버링하는 것으로 검출된다면, 상기 홀이 상기 레지스트 필름의 상기 제 1 부분의 부분의 폭과 거의 같은 폭을 갖는 상기 층에 형성되도록 상기 레지스트 필름의 상기 제 2 부분의 부분이 폭에 있어서 상기 레지스트 필름의 상기 제 1 부분의 부분보다 더 크게 되는 방식으로 상기 개구를 형성하는 단계를 포함하고,상기 레지스트 필름은 제 1 부분 및 두께에 있어서 상기 제 1 부분보다 더 큰 제 2 부분을 갖는 것을 특징으로 하는 방법.
- 제 11 항에 있어서,상기 개구에 의해 한정되는 상기 노광 영역이 상기 레지스트 필름의 상기 제 1 부분내에 있다고 검출된다면, 상기 홀과 거의 같은 폭으로 상기 개구를 형성하는 것을 특징으로 하는 방법.
- 제 11 항에 있어서,상기 개구에 의해 한정되는 상기 노광 영역이 상기 레지스트 필름의 상기 제 2 부분내에 있다고 검출된다면, 상기 홀보다 더 큰 폭으로 상기 개구를 형성하는 것을 특징으로 하는 방법.
- 제 1 항에 있어서,상기 레지스트 패턴 필름의 상기 제 2 개구는 상기 마스크의 사이드상에 제 1 사이즈를 갖고, 상기 하부층의 사이드상에 제 2 사이즈를 가지며, 상기 제 1 사이즈는 면적에 있어서 상기 제 2 사이즈와 다른 것을 특징으로 하는 방법.
- 제 14 항에 있어서,상기 제 2 사이즈는 면적에 있어서 상기 제 1 사이즈보다 더 작은 것을 특징으로 하는 방법.
- 제 15 항에 있어서,상기 하부층을 상기 레지스트 층으로 커버링하기 전에 상기 하부층에 와이어링 트렌치를 형성하는 단계를 더 포함하고, 상기 와이어링 트렌치는 상기 하부층의 인접 표면으로부터 오목한 하부면에 의해 한정되며, 상기 제 1 홀 및 상기 제 2 홀은 상기 하부면으로부터 천공되는 것을 특징으로 하는 방법.
- 제 16 항에 있어서,상기 제 2 개구는 상기 제 1 개구보다 상기 하부면의 단부에 더 가까이 배치되는 것을 특징으로 하는 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001185976A JP4675504B2 (ja) | 2001-06-20 | 2001-06-20 | マスクパターンの設計方法 |
| JPJP-P-2001-00185976 | 2001-06-20 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020097030A true KR20020097030A (ko) | 2002-12-31 |
Family
ID=19025474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020034669A KR20020097030A (ko) | 2001-06-20 | 2002-06-20 | 반도체 장치의 제조 방법 및 마스크 패턴의 디자인 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6815148B2 (ko) |
| JP (1) | JP4675504B2 (ko) |
| KR (1) | KR20020097030A (ko) |
| TW (1) | TW554237B (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100504666B1 (ko) * | 2002-11-12 | 2005-08-03 | 한국전자통신연구원 | 감광막 패턴 형성 방법 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004077824A (ja) * | 2002-08-19 | 2004-03-11 | Toshiba Corp | パターン形成方法、パターン形成プログラム、及び半導体装置の製造方法 |
| JP5458486B2 (ja) * | 2006-11-22 | 2014-04-02 | 三菱電機株式会社 | アレイ基板、表示装置、及びその製造方法 |
| JP2010010270A (ja) * | 2008-06-25 | 2010-01-14 | Nec Electronics Corp | 半導体装置の製造方法 |
| JP2010040701A (ja) * | 2008-08-04 | 2010-02-18 | Jfe Mineral Co Ltd | 平面磁気素子 |
| CN104090467B (zh) * | 2014-07-11 | 2018-08-14 | 上海华力微电子有限公司 | Opc修正方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02228022A (ja) * | 1989-02-28 | 1990-09-11 | Seiko Epson Corp | ホールパターンの形成方法 |
| JPH05234883A (ja) * | 1992-02-21 | 1993-09-10 | Sony Corp | レジスト・パターンの形成方法 |
| JPH05234965A (ja) * | 1992-02-21 | 1993-09-10 | Sony Corp | コンタクトホールの形成方法 |
| JPH0822947A (ja) * | 1994-07-07 | 1996-01-23 | Fujitsu Ltd | パターン形成方法及び半導体装置の製造方法 |
| JPH0936017A (ja) * | 1995-07-20 | 1997-02-07 | Hitachi Ltd | パタン形成方法及びそれを用いた半導体素子の製造方法 |
| KR19980043415A (ko) * | 1996-12-03 | 1998-09-05 | 문정환 | 레지스트 패턴 형성방법 |
| KR100290588B1 (ko) * | 1998-07-03 | 2001-06-01 | 윤종용 | 반도체장치의 도전막 패턴 형성방법 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07113774B2 (ja) * | 1987-05-29 | 1995-12-06 | 株式会社日立製作所 | パタ−ンの形成方法 |
| JPH022568A (ja) * | 1988-06-15 | 1990-01-08 | Nec Corp | パターン形成方法 |
| JPH0293461A (ja) * | 1988-09-30 | 1990-04-04 | Nec Corp | パターン形成方法 |
| KR930008139B1 (en) * | 1990-08-30 | 1993-08-26 | Samsung Electronics Co Ltd | Method for preparation of pattern |
| KR0144903B1 (ko) * | 1995-04-21 | 1998-08-17 | 김광호 | 포토레지스트 패턴의 선폭 조절을 위한 사진 묘화 공정 및 마스크 |
| JPH09172075A (ja) * | 1995-12-20 | 1997-06-30 | Toshiba Corp | 半導体装置の多層配線における層間接続孔の製造方法 |
| JPH11338121A (ja) * | 1998-05-21 | 1999-12-10 | Nec Corp | 露光用フォトマスク |
| JP4016498B2 (ja) | 1998-09-07 | 2007-12-05 | 株式会社日本自動車部品総合研究所 | ワイパ制御装置 |
| JP2000292903A (ja) * | 1999-04-12 | 2000-10-20 | Hitachi Ltd | マスクパターンの設計方法および被露光基板の設計方法 |
| JP2001005164A (ja) * | 1999-06-25 | 2001-01-12 | Sony Corp | 露光マスク |
| JP3285016B2 (ja) * | 1999-09-10 | 2002-05-27 | 日本電気株式会社 | 半導体装置の製造方法、プログラムパターン径設定方法及びプログラムパターン径設定プログラムを記録した記録媒体 |
| JP4163829B2 (ja) * | 1999-11-09 | 2008-10-08 | 松下電器産業株式会社 | マスクパターン補正方法及びそれを用いたフォトマスク |
| JP2001281683A (ja) * | 2000-03-31 | 2001-10-10 | Optrex Corp | 液晶表示素子用フォトマスク |
| KR100366633B1 (ko) * | 2000-10-20 | 2003-01-09 | 삼성전자 주식회사 | 반도체 소자의 듀얼 다마신 배선을 위한 컨택 홀 형성 방법 |
-
2001
- 2001-06-20 JP JP2001185976A patent/JP4675504B2/ja not_active Expired - Fee Related
-
2002
- 2002-06-13 TW TW091112931A patent/TW554237B/zh active
- 2002-06-18 US US10/173,037 patent/US6815148B2/en not_active Expired - Lifetime
- 2002-06-20 KR KR1020020034669A patent/KR20020097030A/ko not_active Application Discontinuation
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02228022A (ja) * | 1989-02-28 | 1990-09-11 | Seiko Epson Corp | ホールパターンの形成方法 |
| JPH05234883A (ja) * | 1992-02-21 | 1993-09-10 | Sony Corp | レジスト・パターンの形成方法 |
| JPH05234965A (ja) * | 1992-02-21 | 1993-09-10 | Sony Corp | コンタクトホールの形成方法 |
| JPH0822947A (ja) * | 1994-07-07 | 1996-01-23 | Fujitsu Ltd | パターン形成方法及び半導体装置の製造方法 |
| JPH0936017A (ja) * | 1995-07-20 | 1997-02-07 | Hitachi Ltd | パタン形成方法及びそれを用いた半導体素子の製造方法 |
| KR19980043415A (ko) * | 1996-12-03 | 1998-09-05 | 문정환 | 레지스트 패턴 형성방법 |
| KR100290588B1 (ko) * | 1998-07-03 | 2001-06-01 | 윤종용 | 반도체장치의 도전막 패턴 형성방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100504666B1 (ko) * | 2002-11-12 | 2005-08-03 | 한국전자통신연구원 | 감광막 패턴 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020197567A1 (en) | 2002-12-26 |
| JP2003005345A (ja) | 2003-01-08 |
| JP4675504B2 (ja) | 2011-04-27 |
| US6815148B2 (en) | 2004-11-09 |
| TW554237B (en) | 2003-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6664028B2 (en) | Method of forming opening in wafer layer | |
| US8136070B2 (en) | Shallow trench isolation dummy pattern and layout method using the same | |
| US7365431B2 (en) | Semiconductor device having multilayer structure and method for manufacturing thereof | |
| US6071799A (en) | Method of forming a contact of a semiconductor device | |
| KR100194306B1 (ko) | 다층 배선을 형성하는 방법 | |
| CN108957943A (zh) | 形成布局图案的方法 | |
| US5888678A (en) | Mask and simplified method of forming a mask integrating attenuating phase shifting mask patterns and binary mask patterns on the same mask substrate | |
| KR20020097030A (ko) | 반도체 장치의 제조 방법 및 마스크 패턴의 디자인 방법 | |
| JP2004501503A (ja) | 集積回路におけるほとんど平坦な絶縁膜の形成方法 | |
| US6680163B2 (en) | Method of forming opening in wafer layer | |
| US6340631B1 (en) | Method for laying out wide metal lines with embedded contacts/vias | |
| US7033925B2 (en) | Pattern transfer mask related to formation of dual damascene structure and method of forming dual damascene structure | |
| US5945739A (en) | Semiconductor device having a conductor through an inter-level layer and a spin-on-glass in the inter-level layer with substantially planar upper surfaces of the conductor, the inter-level layer, and the spin-on-glass | |
| JP2001093974A (ja) | 半導体装置およびその製造方法 | |
| JPH0795543B2 (ja) | エツチング方法 | |
| US20040124411A1 (en) | Semiconductor device capable of preventing a pattern collapse | |
| JP2001298081A (ja) | 半導体装置及びその製造方法 | |
| US11515159B2 (en) | Forming contact holes using litho-etch-litho-etch approach | |
| US6153502A (en) | Method of fabricating semiconductor device having analog properties | |
| KR950011642B1 (ko) | 비트라인 콘택 및 캐패시터 콘택을 가진 dram | |
| US20020006732A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP2016009789A (ja) | 半導体装置の製造方法 | |
| JPH03108359A (ja) | 配線構造及びその形成方法 | |
| KR20090078087A (ko) | 노광 마스크 및 이를 이용한 레지스트 패턴의 형성 방법 | |
| KR100207483B1 (ko) | 반도체장치의 레이아웃방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |