JP2004077824A - パターン形成方法、パターン形成プログラム、及び半導体装置の製造方法 - Google Patents
パターン形成方法、パターン形成プログラム、及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004077824A JP2004077824A JP2002238357A JP2002238357A JP2004077824A JP 2004077824 A JP2004077824 A JP 2004077824A JP 2002238357 A JP2002238357 A JP 2002238357A JP 2002238357 A JP2002238357 A JP 2002238357A JP 2004077824 A JP2004077824 A JP 2004077824A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- correction
- circuit
- intersection
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
- G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
【課題】段差上にパターンを形成する場合に、設計寸法により近いパターンを形成することができるパターン形成方法を提供する。
【解決手段】段差パターンが形成されている処理基板の上に段差パターンに交差する回路パターンを転写するリソグラフィ工程において使用するマスクパターンを作成する段階と、段差パターンの形状を考慮した補正ルールに従って、マスクパターンに対して、回路パターンのエッジと段差パターンとの交差部分及び交差部分の近傍に補正パターンを付加する段階とを有する。
【選択図】 図４
【解決手段】段差パターンが形成されている処理基板の上に段差パターンに交差する回路パターンを転写するリソグラフィ工程において使用するマスクパターンを作成する段階と、段差パターンの形状を考慮した補正ルールに従って、マスクパターンに対して、回路パターンのエッジと段差パターンとの交差部分及び交差部分の近傍に補正パターンを付加する段階とを有する。
【選択図】 図４
Description
【０００１】
【発明の属する技術分野】
本発明は、パターン形成方法、パターン形成プログラム、及び半導体装置の製造方法に関わり、特に、処理基板上に回路パターンを形成する場合に使用するマスクパターンの形成方法、その形成プログラム、及びそのマスクパターンを用いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置の高集積化、高速化に伴い、回路パターンのパターン寸法に対する要求は非常に厳しいものとなっている。このため、ウェハ製造プロセスの解像限界などによる設計寸法と仕上がり寸法との差が顕在化してきている。設計寸法と仕上がり寸法との差を補正する手段として、様々な光近接効果補正（Ｏｐｔｉｃａｌ Ｐｒｏｘｉｍｉｔｙ Ｃｏｒｒｅｃｔｉｏｎ：ＯＰＣ）が提案されている。ＯＰＣとは、光学シミュレーションを駆使して部分的にマスクパターンを太くしたりダミーパターンを配したりする等により、ウェハ製造プロセスに起因するパターン寸法の変化を補正する技術である。
【０００３】
例えば、図１３（ａ）に示すようなゲート配線を形成するためのマスクパターン５１においてパターン端部の形状が解像限界以下である為、転写された回路パターン５２のパターン端部は短くなる。この現象をショートニングと呼ぶ。ショートニングはゲート配線の線幅が細くなるほど顕著に現れる。
【０００４】
そこで、図１３（ｂ）に示すように、マスクパターン５１に対してパターン端部にパターン長さ方向に一律に伸ばした補正パターン５３を付すことにより、ショートニングを抑制することができる。また、図１３（ｃ）に示すように、マスクパターン５１に対してパターン端部の側面にハンマーヘッド５４を付すことによってもショートニングを抑制することができる。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来のＯＰＣでは、パターンが形成される下地の平坦性については考慮されておらず、平坦ではない下地の上にパターンを形成する場合には従来のＯＰＣを行っても設計寸法と仕上がり寸法とのずれを解消出来ない。
【０００６】
例えば、図１４（ａ）及び（ｂ）に示すように下地が処理基板１３と処理基板１３の上に形成された段差パターン１４とを備える場合を考える。図１５に示すような段差パターン１４に交差するマスクパターン２９を用いて転写された回路パターン５５は、段差パターン１４との交差部分において裾を引いてしまう。したがって、マスクパターン２９通りの所望のパターンを形成することが出来ない。交差部分または交差部分とその近傍における回路パターン５５の裾引きは、上述した従来のＯＰＣ技術によっては補正することが困難である。
【０００７】
本発明はこのような従来技術の問題点を解決するために成されたものであり、その目的は、段差上にパターンを形成する場合に、設計寸法により近いパターンを形成することができるパターン形成方法、パターン形成プログラム、及び半導体装置の製造方法を提供することである。
【０００８】
【課題を解決するための手段】
本発明の第１の特徴は、段差パターンが形成されている処理基板の上に段差パターンに交差する回路パターンを転写するリソグラフィ工程において使用するマスクパターンを作成する段階と、段差パターンの形状を考慮した補正ルールに従って、マスクパターンに対して、回路パターンのエッジと段差パターンとの交差部分及び交差部分の近傍に補正パターンを付加する段階とを有するパターン形成方法であることである。
【０００９】
本発明の第２の特徴は、段差パターンが形成されている処理基板の上に段差パターンに交差する回路パターンを転写するリソグラフィ工程において使用するマスクパターンを作成する段階と、マスクパターンを用いてリソグラフィ工程を実施する際に回路パターンのエッジと段差パターンとの交差部分または交差部分とその近傍において発生する回路パターンのエッジの裾引き量を測定する段階と、段差パターンの形状を考慮した補正ルールを作成する段階と、補正ルールに従って、マスクパターンに対して交差部分及び交差部分の近傍に補正パターンを付加する段階と、補正パターンを付加したマスクパターンを用いてプロセスシミュレーションを実施する段階と、プロセスシミュレーションにより得られた回路素子の動作特性を評価する段階と、所望の動作特性が得られるまで、補正ルールを見直して、補正パターンの付加及びプロセスシミュレーションを繰り返し実施する段階とを有するパターン形成方法であることである。
【００１０】
本発明の第３の特徴は、コンピュータに、段差パターンが形成されている処理基板の上に段差パターンに交差する回路パターンを形成するリソグラフィ工程において使用するマスクパターンを作成する手順と、段差パターンの形状を考慮した補正ルールに従って、マスクパターンに対して、回路パターンのエッジと段差パターンとの交差部分及び交差部分の近傍に補正パターンを付加する手順とを実行させるパターン形成プログラムであることである。
【００１１】
本発明の第４の特徴は、コンピュータに、段差パターンが形成されている処理基板の上に段差パターンに交差する回路パターンを形成するリソグラフィ工程において使用するマスクパターンを作成する手順と、マスクパターンを用いてリソグラフィ工程を実施する際に回路パターンのエッジと段差パターンとの交差部分または交差部分とその近傍において発生する回路パターンのエッジの裾引き量を測定する手順と、段差パターンの形状を考慮した補正ルールを作成する手順と、補正ルールに従って、マスクパターンに対して交差部分及び交差部分の近傍に補正パターンを付加する手順と、補正パターンを付加したマスクパターンを用いてプロセスシミュレーションを実施する手順と、プロセスシミュレーションにより得られた回路素子の動作特性を評価する手順と、所望の動作特性が得られるまで、補正ルールを見直して、補正パターンの付加及びプロセスシミュレーションを繰り返し実施する手順とを実行させるパターン形成プログラムであることである。
【００１２】
本発明の第５の特徴は、段差パターンが形成されている処理基板の上に段差パターンに交差する回路パターンを形成するリソグラフィ工程において使用するマスクパターンを作成する段階と、段差パターンの形状を考慮した補正ルールに従って、マスクパターンに対して、回路パターンのエッジと段差パターンとの交差部分及び交差部分の近傍に補正パターンを付加する段階と、補正パターンが付加されたマスクパターンを用いて、処理基板の上に回路パターンを形成する段階とを有する半導体装置の製造方法であることである。
【００１３】
本発明の第６の特徴は、段差パターンが形成されている処理基板の上に段差パターンに交差する回路パターンを形成するリソグラフィ工程において使用するマスクパターンを作成する段階と、マスクパターンを用いてリソグラフィ工程を実施する際に回路パターンのエッジと段差パターンとの交差部分または交差部分とその近傍において発生する回路パターンのエッジの裾引き量を測定する段階と、段差パターンの形状を考慮した補正ルールを作成する段階と、補正ルールに従って、マスクパターンに対して交差部分及び交差部分の近傍に補正パターンを付加する段階と、補正パターンを付加したマスクパターンを用いてリソグラフィ工程のプロセスシミュレーションを実施する段階と、プロセスシミュレーションにより得られた回路素子の動作特性を評価する段階と、所望の動作特性が得られるまで、補正ルールを見直して、補正パターンの付加及びプロセスシミュレーションを繰り返し実施する段階と、所望の動作特性が得られた後に、補正パターンが付されたマスクパターンを用いて、処理基板の上に回路パターンを形成する段階とを有する半導体装置の製造方法であることである。
【００１４】
【発明の実施の形態】
以下図面を参照して、本発明の実施の形態を説明する。図面の記載において同一あるいは類似の部分には同一あるいは類似な符号を付している。ただし、図面は模式的なものであり、パターンの長さと幅との関係、各パターンの高さの比率などは現実のものとは異なることに留意すべきである。また、図面の相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００１５】
（第１の実施の形態）
図１に示すように、第１の実施の形態に係るパターン形成方法を実施する為の装置は、パターンを形成及び補正する為の機能手段を備えた処理制御部１と、処理制御部１に接続された補正ルールデータベース２、マスクデータ記憶部３、及びプログラム記憶部４とを少なくとも有する。
【００１６】
処理制御部１は、回路パターン裾引き量測定部８と、補正ルール作成部９と、マスクパターン補正部１０と、プロセスシミュレーション部１１と、デバイス特性評価部１２とを有する。補正ルールデータベース２には、処理基板上の段差パターンの形状を考慮した補正ルールが記憶されている。マスクデータ記憶部３には、マスクパターンのＣＡＤデータが記憶されている。
【００１７】
処理制御部１は、通常のコンピュータシステムの中央処理装置（ＣＰＵ）の一部として構成すればよい。回路パターン裾引き量測定部８、補正ルール作成部９、マスクパターン補正部１０、プロセスシミュレーション部１１、及びデバイス特性評価部１２は、それぞれ専用のハードウェアで構成しても良く、通常のコンピュータシステムのＣＰＵを用いて、ソフトウェアで実質的に等価な機能を有する機能手段として構成しても構わない。
【００１８】
補正ルールデータベース２、マスクデータ記憶部３、及びプログラム記憶部４は、それぞれ、半導体ＲＯＭ、半導体ＲＡＭ等の半導体メモリ装置、磁気ディスク装置、磁気ドラム装置、磁気テープ装置などの外部記憶装置で構成してもよく、ＣＰＵの内部の主記憶装置で構成しても構わない。
【００１９】
また、処理制御部１には、入出力制御部５を介して、操作者からのデータや命令などの入力を受け付ける入力装置７と、作成されたマスクパターンのデータを出力する出力装置６とが接続されている。入力装置７には、キーボード、マウス、ライトペンまたはフレキシブルディスク装置などが含まれる。出力装置６には、プリンタ装置、表示装置などが含まれる。表示装置には、ＣＲＴ、液晶などのディスプレイ装置が含まれる。
【００２０】
処理制御部１で実行される各処理のプログラム命令はプログラム記憶部４に記憶されている。プログラム命令は必要に応じてＣＰＵに読み込まれ、ＣＰＵの内部の処理制御部１によって、演算処理が実行される。また同時に、一連の演算処理の各段階で発生した数値情報などのデータは、ＲＡＭや磁気ディスクなどのマスクデータ記憶部３に格納される。
【００２１】
回路パターン裾引き量測定部８は、処理基板の上に形成されている段差パターンとの交差部分または交差部分とその近傍に生じる回路パターンの裾引き量を測定する。裾引き量の測定は、実験或いはリソグラフィシミュレーションによって行う。補正ルール作成部９は、補正ルールを作成する。補正ルールは、回路パターンの裾引きの発生を抑制し、設計パターンどおりに回路パターンを形成するためのルールである。即ち、補正ルールは、段差パターン近傍における回路パターンの寸法変化を改善する為のルールである。具体的には、補正ルール作成部９は、実験或いはリソグラフィシミュレーションによって、補正パターンの形状について後述する補正ルールのテーブルを作成する。マスクパターン補正部１０は、補正ルールに従って補正パターンを作成し、マスクパターンに対して補正パターンを付加する。プロセスシミュレーション部１１は、補正パターンが付されたマスクパターンを用いてリソグラフィ工程をシミュレーションし、処理基板に転写された回路パターンを用いて、処理基板の加工処理をシミュレーションする。処理基板の加工処理には、処理基板への不純物の注入処理が含まれる。デバイス特性評価部１２は、プロセスシミュレーション部１１によって計算された回路素子の動作特性をデバイスシミュレーションなどを用いて評価する。
【００２２】
ここで、「回路パターン」には、リソグラフィ工程によって処理基板上に転写されるレジストパターン、レジストパターンを介して処理基板上に形成される回路素子パターンが含まれる。「回路素子パターン」には、素子分離領域、ウェル領域、ソース／ドレイン領域、ゲート電極、コンタクトホール、配線などの回路素子を構成する総てのパターンが含まれる。
【００２３】
図４に示すように、処理基板１３の上には段差パターン１４が形成されている。例えば、処理基板１３は、シリコンウェハと、シリコンウェハの上に形成された厚さ３００ｎｍのシリコン酸化膜（ＳｉＯ２膜）とを具備する。また、段差パターン１４は、線幅７０ｎｍ、高さ１７５ｎｍのポリシリコンから成る。なお、図４に示す処理基板１３及び段差パターン１４は、図１４（ａ）及び（ｂ）に示した処理基板１３及び段差パターン１４と同一である。段差パターン１４が形成された処理基板１３の上に、段差パターン１４に交差するマスクパターン１５を用いて回路パターンが形成される。例えば、回路パターンは、マスクパターン１５を用いてリソグラフィ工程を行うことによって処理基板１３上に転写されるポジレジストパターンである。また、マスクパターン１５の線幅２５は２５０ｎｍである。マスクパターン１５のエッジ１７と段差パターン１４のエッジ１６との交差部分１８及び交差部分１８の周囲には、補正パターン１９が配置されている。補正パターン１９は、マスクパターン１５のエッジ１７に沿って、エッジ１７の内側に配置されている。したがって、補正パターン１９が付された補正後の実際のマスクパターンは、補正前のマスクパターン１５から補正パターン１９を除いた部分に相当する。
【００２４】
補正ルールは、段差パターン１４の形状及び回路パターンの形状の少なくとも一方を考慮して、実験及びリソグラフィシミュレーションを用いて作成される。段差パターン１４の形状には、段差パターン１４の高さ、段差パターン１４の線幅２４、段差パターン１４の２次元形状、及び隣接する段差パターン間の距離のうち少なくとも何れか１つが含まれる。回路パターンの形状には、回路パターンの線幅、回路パターンの２次元形状、及び隣接する回路パターン間の距離のうち少なくとも何れか１つが含まれる。
【００２５】
図３に示す補正ルールのテーブルは、補正パターンの幅（ａ）及び補正パターンの長さ（ｂ）についての補正ルールを示し、段差パターンの形状のうちの段差パターンの高さ及び幅を考慮して作成されたものである。例えば、段差パターンの幅が４００ｎｍであり、段差パターンの高さが２００ｎｍである場合、幅（ａ）が５０ｎｍ、長さ（ｂ）が４５０ｎｍの補正パターンをマスクパターンに対して付加すればよい。なお、図３は補正ルールのテーブルの一例を示したに過ぎない。補正ルール作成部９は、補正パターンの幅（ａ）及び長さ（ｂ）以外の補正パターンの形状に関する他のパラメータについて、図３を同様なテーブルを作成してもよい。また、図３のテーブルは段差パターンの高さ及び幅を考慮して作成されているが、段差パターンの２次元形状、或いは隣接する段差パターン間の距離を考慮して作成しても構わない。更に、段差パターンの形状の代わりに、或いは段差パターンの形状と共に、回路パターンの形状を考慮して補正ルールのテーブルを作成しても構わない。
【００２６】
次に、第１の実施の形態に係るパターン形成方法について図２を参照して説明する。
【００２７】
（イ）先ず、Ｓ０１段階において、図４に示した段差パターン１４が形成されている処理基板１３の上に段差パターン１４に交差する回路パターンを転写するリソグラフィ工程において使用するマスクパターンを１５作成する。Ｓ０１段階において形成されるマスクパターン１５は、設計データに基いて作成された、段差パターン１４を考慮した補正が施されていない補正前のマスクパターンである。
【００２８】
（ロ）次に、Ｓ０２段階において、図１に示した回路パターン裾引き量測定部８は、補正前のマスクパターン１５を用いてリソグラフィ工程を実施する際に発生する回路パターンのエッジの裾引き量を測定する。例えば、回路パターン裾引き量測定部８は、図１５に示した回路パターン５５の裾引き量を測定する。なお、ここで用いる露光装置において、光源波長は２４８ｎｍであり、投影レンズの開口数（ＮＡ）は０．６０であり、コヒーレンスファクターは０．７５であるとする。
【００２９】
（ハ）次に、Ｓ０３段階において、補正ルール作成部９は、段差パターン１４の形状などを考慮した補正ルールを作成する。具体的にはＳ０３段階において、図３に示したような補正ルールのテーブルを作成する。作成された補正ルールは、補正ルールデータベース２に記憶される。
【００３０】
（ニ）次に、Ｓ０４段階において、マスクパターン補正部１０は、作成された補正ルールに従って、図４に示したように、補正前のマスクパターン１５に対してマスクパターン１５のエッジ１７と段差パターン１４のエッジ１６との交差部分１８及び交差部分１８の近傍に補正パターン１９を付加する。補正パターン１９が付されたマスクパターン１５のデータは、マスクデータ記憶部３に記憶される。
【００３１】
（ホ）次に、Ｓ０５段階において、プロセスシミュレーション部１１は、補正パターン１９を付加したマスクパターン１５を用いてプロセスシミュレーションを実施する。例えば、補正パターン１９を付加したマスクパターン１５を用いたリソグラフィ工程のシミュレーションを実施して処理基板１３上に転写されるレジストパターンを計算する。そして、計算されたレジストパターンを用いた不純物注入工程のシミュレーションを実施する。即ち、Ｓ０５段階におけるプロセスシミュレーションには、リソグラフィ工程のシミュレーション、不純物工程のシミュレーション、異方性のエッチング工程のシミュレーションなどの処理基板の加工処理のシミュレーションが含まれる。
【００３２】
（ヘ）次に、Ｓ０６段階において、デバイス特性評価部１２は、プロセスシミュレーションにより得られた回路素子の動作特性をデバイスシミュレーションなどを用いて評価する。評価した結果、回路素子の動作特性が所定の基準値を満たしていない場合（Ｓ０６段階においてＮｏ）、Ｓ０７段階へ進む。Ｓ０７段階において、回路素子の動作特性が所定の基準値を満たすように補正ルールを見直し、Ｓ０４〜Ｓ０６段階を再び実施する。即ち、所望の動作特性が得られるまで、補正ルールを見直して（Ｓ０７段階）、補正パターンの付加（Ｓ０４段階）、プロセスシミュレーションの実施（Ｓ０５段階）及び動作特性の評価（Ｓ０６段階）を繰り返し行う。そして、回路素子の動作特性を評価した結果、回路素子の動作特性が所定の基準値を満たしている場合（Ｓ０６段階においてＹｅｓ）、第１の実施の形態に係るパターンの形成方法の総ての手順が終了する。
【００３３】
第１の実施の形態に係るパターン形成方法によれば、段差パターン１４が形成された処理基板１３の上に回路パターンを形成する場合に、マスクパターン１５に対して図４に示した補正パターン１９を付すことにより、図１５に示した回路パターン５５の裾引きを抑制し、図５に示すように設計パターン２９により近い回路パターン２８を形成することができる。
【００３４】
上述したパターン形成方法は、時系列的につながった一連の処理又は操作、即ち「手順」として表現することができる。従って、この方法を、コンピュータシステムを用いて実行するために、コンピュータシステム内のプロセッサーなどが果たす複数の機能を特定するプログラムとして構成することができる。また、このプログラムは、コンピュータ読み取り可能な記録媒体に保存することができる。この記録媒体をコンピュータシステムによって読み込ませ、このプログラムを実行してコンピュータを制御しながら上述した方法を実現することができる。この記録媒体は、図１に示したプログラム記憶部４として用いる、あるいはプログラム記憶部４に読み込ませ、このプログラムにより処理制御部１における種々の作業を所定の処理手順に従って実行することができる。ここで、このプログラムを保存する記録媒体としては、メモリ装置、磁気ディスク装置、光ディスク装置、その他のプログラムを記録することができるような装置が含まれる。
【００３５】
図６に示すように、このパターン形成装置９０の本体全面には、フレキシブルディスクドライブ９１、及びＣＤ−ＲＯＭドライブ９２が設けられている。磁気ディスクとしてのフレキシブルディスク９３または光ディスクとしてのＣＤ−ＲＯＭ９４を各ドライブ入り口から挿入し、所定の読み出し操作を行うことにより、これらの記録媒体に格納されたプログラムをシステム内にインストールすることができる。また、所定のドライブ装置９７を接続することにより、例えばゲームパックなどに使用されている半導体メモリとしてのＲＯＭ９５や、磁気テープとしてのカセットテープ９６を用いることもできる。
【００３６】
（第１の実施の形態の変形例１）
図４に示した補正パターン１９の形状及び配置は本発明の実施の形態の一つを示したに過ぎず、本発明はこれに限定されるものでは無い。第１の実施の形態の変形例１〜４では、図４に示した補正パターン１９とは異なる形状及び配置を有する補正パターンについて説明する。
【００３７】
図７に示すように、段差パターン１４が形成された処理基板１３の上に、段差パターン１４に交差するマスクパターン１５を用いて回路パターンが形成される。図７に示す処理基板１３、段差パターン１４及びマスクパターン１５は、図４のそれらと同一である。
【００３８】
マスクパターン１５のエッジ１７と段差パターン１４のエッジ１６との交差部分１８及び交差部分１８の近傍に、補正パターン２０が配置されている。補正パターン２０は、マスクパターン１５のエッジ１７に沿って、エッジ１７の内側に配置されている。また、交差部分１８及び交差部分１８の近傍にそれぞれ独立して４つの補正パターン２０が配置されている。補正パターン２０が付された補正後の実際のマスクパターンは、補正前のマスクパターン１５から補正パターン２０を除いた部分に相当する。
【００３９】
補正パターン２０を付すことにより、図１５に示した回路パターン５５の裾引きを抑制し、図５に示したように設計パターン２９により近い回路パターン２８を形成することができる。なお、変形例１において、補正ルール作成部９は、補正パターン２０の長さ３０及び幅３１についてそれぞれ補正ルールのテーブルを作成する。
【００４０】
（第１の実施の形態の変形例２）
図８に示すように、段差パターン１４が形成された処理基板１３の上に、段差パターン１４に交差するマスクパターン１５を用いて回路パターンが形成される。図８に示す処理基板１３、段差パターン１４及びマスクパターン１５は、図４のそれらと同一である。
【００４１】
マスクパターン１５のエッジ１７と段差パターン１４のエッジ１６との交差部分１８の近傍に、補正パターン２１が配置されている。補正パターン２１は、マスクパターン１５のエッジ１７から一定の距離３４をおいてエッジ１７の外側に配置されている。また、交差部分１８の周囲にそれぞれ独立して４つの補正パターン２１が配置されている。更に、補正パターン２１の幅３３は露光装置の解像限界以下であり、補正パターン２１は実際に処理基板１３の上に転写されることが無い微細なパターンである。補正パターン２１が付された補正後の実際のマスクパターンは、補正前のマスクパターン１５に補正パターン２１を加えたものに相当する。
【００４２】
補正パターン２１を付すことにより、図１５に示した回路パターン５５の裾引きを抑制し、図５に示したように設計パターン２９により近い回路パターン２８を形成することができる。なお、変形例２において、補正ルール作成部９は、補正パターン２１の長さ３２及び幅３３、及びマスクパターン１５のエッジ１７からの一定の距離３４についてそれぞれ補正ルールのテーブルを作成する。
【００４３】
（第１の実施の形態の変形例３）
図９に示すように、段差パターン１４が形成された処理基板１３の上に、段差パターン１４に交差するマスクパターン１５を用いて回路パターンが形成される。図９に示す処理基板１３、段差パターン１４及びマスクパターン１５は、図４のそれらと同一である。
【００４４】
マスクパターン１５のエッジ１７と段差パターン１４のエッジ１６との交差部分１８の周囲に、補正パターン２２が配置されている。補正パターン２２は、マスクパターン１５のエッジ１７から一定の距離３７をおいてエッジ１７の外側に配置されている。また、補正パターン２２の幅３６は露光装置の解像限界以下であり、補正パターン２２は実際に処理基板１３の上に転写されることが無い微細なパターンである。補正パターン２２が付された補正後の実際のマスクパターンは、補正前のマスクパターン１５に補正パターン２２を加えたものに相当する。
【００４５】
補正パターン２２を付すことにより、図１５に示した回路パターン５５の裾引きを抑制し、図５に示したように設計パターン２９により近い回路パターン２８を形成することができる。なお、変形例３において、補正ルール作成部９は、補正パターン２２の長さ３５及び幅３６、及びマスクパターン１５のエッジ１７からの一定の距離３７についてそれぞれ補正ルールのテーブルを作成する。
【００４６】
（第１の実施の形態の変形例４）
図１０（ａ）及び（ｂ）に示すように、処理基板１３の上に線幅及び高さの異なる第１及び第２の段差パターン１４ａ、１４ｂが形成されている。第１の段差パターン１４ａは、線幅が７０ｎｍであり、高さが１７５ｎｍであるポリシリコンから成る。第２の段差パターン１４ｂは、線幅が１２０ｎｍであり、高さが２５０ｎｍであるポリシリコンから成る。第１及び第２の段差パターン１４ａ、１４ｂに交差する第１及び第２のマスクパターン１５ａ、１５ｂを用いてレジストパターンを形成する。第１及び第２のマスクパターン１５ａ、１５ｂの線幅はともに２５０ｎｍである。また、第１及び第２のマスクパターン１５ａ、１５ｂ間の距離を、第１乃至第３のパターン間距離３８〜４０と定義する。
【００４７】
第１及び第２のマスクパターン１５ａ、１５ｂのエッジと第１の段差パターン１４ａのエッジとの交差部分及び交差部分の近傍に、第１の補正パターン２３ａがそれぞれ配置されている。第１及び第２のマスクパターン１５ａ、１５ｂのエッジと第２の段差パターン１４ｂのエッジとの交差部分及び交差部分の近傍に、第２の補正パターン２３ｂがそれぞれ配置されている。第１及び第２の補正パターン２３ａ、２３ｂは、第１及び第２のマスクパターン１５ａ、１５ｂのエッジに沿って、エッジ１７の内側に配置されている。第１及び第２の補正パターン２３ａ、２３ｂが付された補正後の実際のマスクパターンは、補正前の第１及び第２のマスクパターン１５ａ、１５ｂから第１及び第２の補正パターン２３ａ、２３ｂを除いた部分に相当する。第１及び第２の補正パターン２３ａ、２３ｂの幅は露光装置の解像限界以下であり、第１及び第２の補正パターン２３ａ、２３ｂは実際に処理基板１３の上に転写されることが無い微細なパターンである。
【００４８】
第１及び第２の補正パターン２３ａ、２３ｂを付すことにより、回路パターンの裾引きを抑制し、設計パターンにより近い回路パターンを形成することができる。なお、変形例４において、補正ルール作成部９は、第１乃至第３のパターン間距離３８〜４０を考慮して補正ルールのテーブルを作成する。第１及び第２の補正パターン２３ａ、２３ｂは、第１及び第２の段差パターン１４ａ、１４ｂの形状、及び第１及び第２のマスクパターン１５ａ、１５ｂの形状のほかに、第１乃至第３のパターン間距離３８〜４０を考慮して作成される。
【００４９】
以上説明したように、第１の実施の形態の変形例４によれば、形状の異なる複数の段差パターン或いはマスクパターンがある場合であっても、段差パターン或いはマスクパターンの各形状に適した補正パターンを作成することができる。
【００５０】
（第２の実施の形態）
図１１に示すように、第２の実施の形態に係る半導体装置の製造方法は、Ｓ１１〜Ｓ１５段階を備える。
【００５１】
（イ）まず、Ｓ１１段階において、素子分離領域を形成する。具体的には、シリコン窒化膜（Ｓｉ３Ｎ４膜）などの耐熱酸化膜を処理基板上に成膜し、リソグラフィ工程により素子分離領域に開口を有するレジストパターンを形成し、レジストパターンの開口から表出したシリコン窒化膜を選択的に除去する。そして、シリコン窒化膜の開口から表出した処理基板を選択的に熱酸化させる。
【００５２】
（ロ）次に、Ｓ１２段階において、ＭＯＳトランジスタが形成される領域にウェル領域を形成する。具体的には、リソグラフィ工程によりＭＯＳトランジスタが形成される領域に開口を有するレジストパターンを形成し、このレジストパターンを用いて選択的に不純物を注入する。
【００５３】
（ハ）次に、Ｓ１３段階において、処理基板上にゲート電極を形成する。具体的には、処理基板上にポリシリコン膜を成膜し、リソグラフィ工程によりゲート電極部分にレジストパターンを形成し、レジストパターンを用いてポリシリコン膜を選択的に除去する。
【００５４】
（ニ）次に、Ｓ１４段階において、処理基板内に不純物を注入してソース／ドレイン領域を形成する。具体的には、リソグラフィ工程によりソース／ドレイン領域が形成される領域に開口を有するレジストパターンを形成し、このレジストパターンを用いて選択的に不純物を注入する。以上のＳ１１〜Ｓ１５段階を経て処理基板上にＭＯＳトランジスタが形成される。
【００５５】
（ホ）最後に、Ｓ１５段階において、処理基板上の複数のＭＯＳトランジスタの間を接続する配線を形成する。具体的には、処理基板の上に層間絶縁膜を堆積し、リソグラフィ工程によりコンタクト及び配線が形成される領域に開口を有するレジストパターンを形成し、このレジストパターンを用いて選択的に層間絶縁膜をエッチングする。形成されたコンタクトホール及び配線溝に銅などの配線材料を埋め込む。以上の工程を経て第２の実施の形態に係る半導体装置の製造方法の手順が終了する。
【００５６】
図１１に示したＳ１１乃至Ｓ１５段階は、それぞれ図１２に示すＳ１０１段階及びＳ１０２段階を有する。即ち、先ずリソグライフィ工程において、所定の形状を有するマスクパターンを処理基板上に転写してレジストパターンを形成する（Ｓ１０１）。そして、このレジストパターンを用いて処理基板の加工処理を行う（Ｓ１０２）。本発明の第２の実施の形態では、Ｓ１０１段階のリソグラフィ工程において使用するマスクパターンを、図２に示したパターン形成方法を用いて形成及び補正する。
【００５７】
なお、図２に示したパターン形成方法を用いる段階は、Ｓ１１乃至Ｓ１５段階の内の少なくとも何れか１つであればよい。勿論、総ての段階（Ｓ１１〜Ｓ１５）で図２に示したパターン形成方法を用いても構わない。特に、ウェル領域、ソース／ドレイン領域など、処理基板内に不純物を注入する際に使用するマスクパターンに対して、図２に示したパターン形成方法を用いることが望ましい。更に、ゲート電極を形成した（Ｓ１３）の後、ソース／ドレイン領域を形成する（Ｓ１４）場合、ゲート電極が段差パターンとなってソース／ドレイン領域が設計パターンどおりに転写されないおそれがある。したがって、ソース／ドレイン領域を形成するためのマスクパターンについて図２に示したパターン形成方法を用いることが望ましい。ソース／ドレイン領域とゲート電極との交差部分に裾引きが発生すると、チャネル長が設計値からずれてしまい、動作特性に影響を及ぼすおそれがあるからである。
【００５８】
【発明の効果】
以上説明したように、本発明によれば、段差上にパターンを形成する場合に、設計寸法により近いパターンを形成することができるパターン形成方法、パターン形成プログラム、及び半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るパターン形成方法を実施する為の装置を示すブロック図である。
【図２】本発明の第１の実施の形態に係るパターン形成方法を示すフローチャートである。
【図３】図１に示した補正ルール作成部が作成する補正ルールの一例を示す補正ルールのテーブルである。
【図４】処理基板上に形成された段差パターン及び段差パターンに交差するマスクパターンを示す平面図である。
【図５】第１の実施の形態に係るパターン形成方法により形成されたマスクパターンにより転写された回路パターン及び設計パターンとの関係を示す平面図である。
【図６】第１の実施の形態に係るパターン形成プログラムを読み取り、そこに記述された手順に従って、パターン形成装置が果たす複数の機能を制御することにより、パターン形成方法を実現するコンピュータシステムからなるパターン形成装置の一例を示す外観図である。
【図７】第１の実施の形態の変形例１に係る補正パターンを示す平面図である。
【図８】第１の実施の形態の変形例２に係る補正パターンを示す平面図である。
【図９】第１の実施の形態の変形例３に係る補正パターンを示す平面図である。
【図１０】第１の実施の形態の変形例４に係る補正パターンを示す平面図である。
【図１１】本発明の第２の実施の形態に係る半導体装置の製造方法を示すフローチャートである。
【図１２】図１１に示したＳ１１乃至Ｓ１５段階の各段階に共通して含まれる手順を示すフローチャートである。
【図１３】従来技術に係る光近接効果補正を説明する為の平面図であり、図１３（ａ）は補正前のパターンを示し、図１３（ｂ）はパターンの長さ方向に伸ばした補正パターンを付した場合を示し、図１３（ｃ）はパターン端部にハンマーヘッドを付した場合を示す。
【図１４】図１４（ａ）は、平坦でない下地の一例として処理基板上に形成された段差パターンを示す平面図であり、図１４（ｂ）は、図１４（ａ）の断面図である。
【図１５】図１４（ａ）及び（ｂ）に示した段差パターンに交差するパターンを形成する場合における実際に仕上がる回路パターンの裾引きを示す平面図である。
【符号の説明】
１ 処理制御部
２ 補正ルールデータベース
３ マスクデータ記憶部
４ プログラム記憶部
５ 入出力制御部
６ 出力装置
７ 入力装置
８ 回路パターン裾引き量測定部
９ 補正ルール作成部
１０ マスクパターン補正部
１１ プロセスシミュレーション部
１２ デバイス特性評価部
１３ 処理基板
１４ 段差パターン
１５ マスクパターン
１６、１７ エッジ
１８ 交差部分
１９〜２２、２３ａ、２３ｂ 補正パターン
２４、２５ 線幅
【発明の属する技術分野】
本発明は、パターン形成方法、パターン形成プログラム、及び半導体装置の製造方法に関わり、特に、処理基板上に回路パターンを形成する場合に使用するマスクパターンの形成方法、その形成プログラム、及びそのマスクパターンを用いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置の高集積化、高速化に伴い、回路パターンのパターン寸法に対する要求は非常に厳しいものとなっている。このため、ウェハ製造プロセスの解像限界などによる設計寸法と仕上がり寸法との差が顕在化してきている。設計寸法と仕上がり寸法との差を補正する手段として、様々な光近接効果補正（Ｏｐｔｉｃａｌ Ｐｒｏｘｉｍｉｔｙ Ｃｏｒｒｅｃｔｉｏｎ：ＯＰＣ）が提案されている。ＯＰＣとは、光学シミュレーションを駆使して部分的にマスクパターンを太くしたりダミーパターンを配したりする等により、ウェハ製造プロセスに起因するパターン寸法の変化を補正する技術である。
【０００３】
例えば、図１３（ａ）に示すようなゲート配線を形成するためのマスクパターン５１においてパターン端部の形状が解像限界以下である為、転写された回路パターン５２のパターン端部は短くなる。この現象をショートニングと呼ぶ。ショートニングはゲート配線の線幅が細くなるほど顕著に現れる。
【０００４】
そこで、図１３（ｂ）に示すように、マスクパターン５１に対してパターン端部にパターン長さ方向に一律に伸ばした補正パターン５３を付すことにより、ショートニングを抑制することができる。また、図１３（ｃ）に示すように、マスクパターン５１に対してパターン端部の側面にハンマーヘッド５４を付すことによってもショートニングを抑制することができる。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来のＯＰＣでは、パターンが形成される下地の平坦性については考慮されておらず、平坦ではない下地の上にパターンを形成する場合には従来のＯＰＣを行っても設計寸法と仕上がり寸法とのずれを解消出来ない。
【０００６】
例えば、図１４（ａ）及び（ｂ）に示すように下地が処理基板１３と処理基板１３の上に形成された段差パターン１４とを備える場合を考える。図１５に示すような段差パターン１４に交差するマスクパターン２９を用いて転写された回路パターン５５は、段差パターン１４との交差部分において裾を引いてしまう。したがって、マスクパターン２９通りの所望のパターンを形成することが出来ない。交差部分または交差部分とその近傍における回路パターン５５の裾引きは、上述した従来のＯＰＣ技術によっては補正することが困難である。
【０００７】
本発明はこのような従来技術の問題点を解決するために成されたものであり、その目的は、段差上にパターンを形成する場合に、設計寸法により近いパターンを形成することができるパターン形成方法、パターン形成プログラム、及び半導体装置の製造方法を提供することである。
【０００８】
【課題を解決するための手段】
本発明の第１の特徴は、段差パターンが形成されている処理基板の上に段差パターンに交差する回路パターンを転写するリソグラフィ工程において使用するマスクパターンを作成する段階と、段差パターンの形状を考慮した補正ルールに従って、マスクパターンに対して、回路パターンのエッジと段差パターンとの交差部分及び交差部分の近傍に補正パターンを付加する段階とを有するパターン形成方法であることである。
【０００９】
本発明の第２の特徴は、段差パターンが形成されている処理基板の上に段差パターンに交差する回路パターンを転写するリソグラフィ工程において使用するマスクパターンを作成する段階と、マスクパターンを用いてリソグラフィ工程を実施する際に回路パターンのエッジと段差パターンとの交差部分または交差部分とその近傍において発生する回路パターンのエッジの裾引き量を測定する段階と、段差パターンの形状を考慮した補正ルールを作成する段階と、補正ルールに従って、マスクパターンに対して交差部分及び交差部分の近傍に補正パターンを付加する段階と、補正パターンを付加したマスクパターンを用いてプロセスシミュレーションを実施する段階と、プロセスシミュレーションにより得られた回路素子の動作特性を評価する段階と、所望の動作特性が得られるまで、補正ルールを見直して、補正パターンの付加及びプロセスシミュレーションを繰り返し実施する段階とを有するパターン形成方法であることである。
【００１０】
本発明の第３の特徴は、コンピュータに、段差パターンが形成されている処理基板の上に段差パターンに交差する回路パターンを形成するリソグラフィ工程において使用するマスクパターンを作成する手順と、段差パターンの形状を考慮した補正ルールに従って、マスクパターンに対して、回路パターンのエッジと段差パターンとの交差部分及び交差部分の近傍に補正パターンを付加する手順とを実行させるパターン形成プログラムであることである。
【００１１】
本発明の第４の特徴は、コンピュータに、段差パターンが形成されている処理基板の上に段差パターンに交差する回路パターンを形成するリソグラフィ工程において使用するマスクパターンを作成する手順と、マスクパターンを用いてリソグラフィ工程を実施する際に回路パターンのエッジと段差パターンとの交差部分または交差部分とその近傍において発生する回路パターンのエッジの裾引き量を測定する手順と、段差パターンの形状を考慮した補正ルールを作成する手順と、補正ルールに従って、マスクパターンに対して交差部分及び交差部分の近傍に補正パターンを付加する手順と、補正パターンを付加したマスクパターンを用いてプロセスシミュレーションを実施する手順と、プロセスシミュレーションにより得られた回路素子の動作特性を評価する手順と、所望の動作特性が得られるまで、補正ルールを見直して、補正パターンの付加及びプロセスシミュレーションを繰り返し実施する手順とを実行させるパターン形成プログラムであることである。
【００１２】
本発明の第５の特徴は、段差パターンが形成されている処理基板の上に段差パターンに交差する回路パターンを形成するリソグラフィ工程において使用するマスクパターンを作成する段階と、段差パターンの形状を考慮した補正ルールに従って、マスクパターンに対して、回路パターンのエッジと段差パターンとの交差部分及び交差部分の近傍に補正パターンを付加する段階と、補正パターンが付加されたマスクパターンを用いて、処理基板の上に回路パターンを形成する段階とを有する半導体装置の製造方法であることである。
【００１３】
本発明の第６の特徴は、段差パターンが形成されている処理基板の上に段差パターンに交差する回路パターンを形成するリソグラフィ工程において使用するマスクパターンを作成する段階と、マスクパターンを用いてリソグラフィ工程を実施する際に回路パターンのエッジと段差パターンとの交差部分または交差部分とその近傍において発生する回路パターンのエッジの裾引き量を測定する段階と、段差パターンの形状を考慮した補正ルールを作成する段階と、補正ルールに従って、マスクパターンに対して交差部分及び交差部分の近傍に補正パターンを付加する段階と、補正パターンを付加したマスクパターンを用いてリソグラフィ工程のプロセスシミュレーションを実施する段階と、プロセスシミュレーションにより得られた回路素子の動作特性を評価する段階と、所望の動作特性が得られるまで、補正ルールを見直して、補正パターンの付加及びプロセスシミュレーションを繰り返し実施する段階と、所望の動作特性が得られた後に、補正パターンが付されたマスクパターンを用いて、処理基板の上に回路パターンを形成する段階とを有する半導体装置の製造方法であることである。
【００１４】
【発明の実施の形態】
以下図面を参照して、本発明の実施の形態を説明する。図面の記載において同一あるいは類似の部分には同一あるいは類似な符号を付している。ただし、図面は模式的なものであり、パターンの長さと幅との関係、各パターンの高さの比率などは現実のものとは異なることに留意すべきである。また、図面の相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００１５】
（第１の実施の形態）
図１に示すように、第１の実施の形態に係るパターン形成方法を実施する為の装置は、パターンを形成及び補正する為の機能手段を備えた処理制御部１と、処理制御部１に接続された補正ルールデータベース２、マスクデータ記憶部３、及びプログラム記憶部４とを少なくとも有する。
【００１６】
処理制御部１は、回路パターン裾引き量測定部８と、補正ルール作成部９と、マスクパターン補正部１０と、プロセスシミュレーション部１１と、デバイス特性評価部１２とを有する。補正ルールデータベース２には、処理基板上の段差パターンの形状を考慮した補正ルールが記憶されている。マスクデータ記憶部３には、マスクパターンのＣＡＤデータが記憶されている。
【００１７】
処理制御部１は、通常のコンピュータシステムの中央処理装置（ＣＰＵ）の一部として構成すればよい。回路パターン裾引き量測定部８、補正ルール作成部９、マスクパターン補正部１０、プロセスシミュレーション部１１、及びデバイス特性評価部１２は、それぞれ専用のハードウェアで構成しても良く、通常のコンピュータシステムのＣＰＵを用いて、ソフトウェアで実質的に等価な機能を有する機能手段として構成しても構わない。
【００１８】
補正ルールデータベース２、マスクデータ記憶部３、及びプログラム記憶部４は、それぞれ、半導体ＲＯＭ、半導体ＲＡＭ等の半導体メモリ装置、磁気ディスク装置、磁気ドラム装置、磁気テープ装置などの外部記憶装置で構成してもよく、ＣＰＵの内部の主記憶装置で構成しても構わない。
【００１９】
また、処理制御部１には、入出力制御部５を介して、操作者からのデータや命令などの入力を受け付ける入力装置７と、作成されたマスクパターンのデータを出力する出力装置６とが接続されている。入力装置７には、キーボード、マウス、ライトペンまたはフレキシブルディスク装置などが含まれる。出力装置６には、プリンタ装置、表示装置などが含まれる。表示装置には、ＣＲＴ、液晶などのディスプレイ装置が含まれる。
【００２０】
処理制御部１で実行される各処理のプログラム命令はプログラム記憶部４に記憶されている。プログラム命令は必要に応じてＣＰＵに読み込まれ、ＣＰＵの内部の処理制御部１によって、演算処理が実行される。また同時に、一連の演算処理の各段階で発生した数値情報などのデータは、ＲＡＭや磁気ディスクなどのマスクデータ記憶部３に格納される。
【００２１】
回路パターン裾引き量測定部８は、処理基板の上に形成されている段差パターンとの交差部分または交差部分とその近傍に生じる回路パターンの裾引き量を測定する。裾引き量の測定は、実験或いはリソグラフィシミュレーションによって行う。補正ルール作成部９は、補正ルールを作成する。補正ルールは、回路パターンの裾引きの発生を抑制し、設計パターンどおりに回路パターンを形成するためのルールである。即ち、補正ルールは、段差パターン近傍における回路パターンの寸法変化を改善する為のルールである。具体的には、補正ルール作成部９は、実験或いはリソグラフィシミュレーションによって、補正パターンの形状について後述する補正ルールのテーブルを作成する。マスクパターン補正部１０は、補正ルールに従って補正パターンを作成し、マスクパターンに対して補正パターンを付加する。プロセスシミュレーション部１１は、補正パターンが付されたマスクパターンを用いてリソグラフィ工程をシミュレーションし、処理基板に転写された回路パターンを用いて、処理基板の加工処理をシミュレーションする。処理基板の加工処理には、処理基板への不純物の注入処理が含まれる。デバイス特性評価部１２は、プロセスシミュレーション部１１によって計算された回路素子の動作特性をデバイスシミュレーションなどを用いて評価する。
【００２２】
ここで、「回路パターン」には、リソグラフィ工程によって処理基板上に転写されるレジストパターン、レジストパターンを介して処理基板上に形成される回路素子パターンが含まれる。「回路素子パターン」には、素子分離領域、ウェル領域、ソース／ドレイン領域、ゲート電極、コンタクトホール、配線などの回路素子を構成する総てのパターンが含まれる。
【００２３】
図４に示すように、処理基板１３の上には段差パターン１４が形成されている。例えば、処理基板１３は、シリコンウェハと、シリコンウェハの上に形成された厚さ３００ｎｍのシリコン酸化膜（ＳｉＯ２膜）とを具備する。また、段差パターン１４は、線幅７０ｎｍ、高さ１７５ｎｍのポリシリコンから成る。なお、図４に示す処理基板１３及び段差パターン１４は、図１４（ａ）及び（ｂ）に示した処理基板１３及び段差パターン１４と同一である。段差パターン１４が形成された処理基板１３の上に、段差パターン１４に交差するマスクパターン１５を用いて回路パターンが形成される。例えば、回路パターンは、マスクパターン１５を用いてリソグラフィ工程を行うことによって処理基板１３上に転写されるポジレジストパターンである。また、マスクパターン１５の線幅２５は２５０ｎｍである。マスクパターン１５のエッジ１７と段差パターン１４のエッジ１６との交差部分１８及び交差部分１８の周囲には、補正パターン１９が配置されている。補正パターン１９は、マスクパターン１５のエッジ１７に沿って、エッジ１７の内側に配置されている。したがって、補正パターン１９が付された補正後の実際のマスクパターンは、補正前のマスクパターン１５から補正パターン１９を除いた部分に相当する。
【００２４】
補正ルールは、段差パターン１４の形状及び回路パターンの形状の少なくとも一方を考慮して、実験及びリソグラフィシミュレーションを用いて作成される。段差パターン１４の形状には、段差パターン１４の高さ、段差パターン１４の線幅２４、段差パターン１４の２次元形状、及び隣接する段差パターン間の距離のうち少なくとも何れか１つが含まれる。回路パターンの形状には、回路パターンの線幅、回路パターンの２次元形状、及び隣接する回路パターン間の距離のうち少なくとも何れか１つが含まれる。
【００２５】
図３に示す補正ルールのテーブルは、補正パターンの幅（ａ）及び補正パターンの長さ（ｂ）についての補正ルールを示し、段差パターンの形状のうちの段差パターンの高さ及び幅を考慮して作成されたものである。例えば、段差パターンの幅が４００ｎｍであり、段差パターンの高さが２００ｎｍである場合、幅（ａ）が５０ｎｍ、長さ（ｂ）が４５０ｎｍの補正パターンをマスクパターンに対して付加すればよい。なお、図３は補正ルールのテーブルの一例を示したに過ぎない。補正ルール作成部９は、補正パターンの幅（ａ）及び長さ（ｂ）以外の補正パターンの形状に関する他のパラメータについて、図３を同様なテーブルを作成してもよい。また、図３のテーブルは段差パターンの高さ及び幅を考慮して作成されているが、段差パターンの２次元形状、或いは隣接する段差パターン間の距離を考慮して作成しても構わない。更に、段差パターンの形状の代わりに、或いは段差パターンの形状と共に、回路パターンの形状を考慮して補正ルールのテーブルを作成しても構わない。
【００２６】
次に、第１の実施の形態に係るパターン形成方法について図２を参照して説明する。
【００２７】
（イ）先ず、Ｓ０１段階において、図４に示した段差パターン１４が形成されている処理基板１３の上に段差パターン１４に交差する回路パターンを転写するリソグラフィ工程において使用するマスクパターンを１５作成する。Ｓ０１段階において形成されるマスクパターン１５は、設計データに基いて作成された、段差パターン１４を考慮した補正が施されていない補正前のマスクパターンである。
【００２８】
（ロ）次に、Ｓ０２段階において、図１に示した回路パターン裾引き量測定部８は、補正前のマスクパターン１５を用いてリソグラフィ工程を実施する際に発生する回路パターンのエッジの裾引き量を測定する。例えば、回路パターン裾引き量測定部８は、図１５に示した回路パターン５５の裾引き量を測定する。なお、ここで用いる露光装置において、光源波長は２４８ｎｍであり、投影レンズの開口数（ＮＡ）は０．６０であり、コヒーレンスファクターは０．７５であるとする。
【００２９】
（ハ）次に、Ｓ０３段階において、補正ルール作成部９は、段差パターン１４の形状などを考慮した補正ルールを作成する。具体的にはＳ０３段階において、図３に示したような補正ルールのテーブルを作成する。作成された補正ルールは、補正ルールデータベース２に記憶される。
【００３０】
（ニ）次に、Ｓ０４段階において、マスクパターン補正部１０は、作成された補正ルールに従って、図４に示したように、補正前のマスクパターン１５に対してマスクパターン１５のエッジ１７と段差パターン１４のエッジ１６との交差部分１８及び交差部分１８の近傍に補正パターン１９を付加する。補正パターン１９が付されたマスクパターン１５のデータは、マスクデータ記憶部３に記憶される。
【００３１】
（ホ）次に、Ｓ０５段階において、プロセスシミュレーション部１１は、補正パターン１９を付加したマスクパターン１５を用いてプロセスシミュレーションを実施する。例えば、補正パターン１９を付加したマスクパターン１５を用いたリソグラフィ工程のシミュレーションを実施して処理基板１３上に転写されるレジストパターンを計算する。そして、計算されたレジストパターンを用いた不純物注入工程のシミュレーションを実施する。即ち、Ｓ０５段階におけるプロセスシミュレーションには、リソグラフィ工程のシミュレーション、不純物工程のシミュレーション、異方性のエッチング工程のシミュレーションなどの処理基板の加工処理のシミュレーションが含まれる。
【００３２】
（ヘ）次に、Ｓ０６段階において、デバイス特性評価部１２は、プロセスシミュレーションにより得られた回路素子の動作特性をデバイスシミュレーションなどを用いて評価する。評価した結果、回路素子の動作特性が所定の基準値を満たしていない場合（Ｓ０６段階においてＮｏ）、Ｓ０７段階へ進む。Ｓ０７段階において、回路素子の動作特性が所定の基準値を満たすように補正ルールを見直し、Ｓ０４〜Ｓ０６段階を再び実施する。即ち、所望の動作特性が得られるまで、補正ルールを見直して（Ｓ０７段階）、補正パターンの付加（Ｓ０４段階）、プロセスシミュレーションの実施（Ｓ０５段階）及び動作特性の評価（Ｓ０６段階）を繰り返し行う。そして、回路素子の動作特性を評価した結果、回路素子の動作特性が所定の基準値を満たしている場合（Ｓ０６段階においてＹｅｓ）、第１の実施の形態に係るパターンの形成方法の総ての手順が終了する。
【００３３】
第１の実施の形態に係るパターン形成方法によれば、段差パターン１４が形成された処理基板１３の上に回路パターンを形成する場合に、マスクパターン１５に対して図４に示した補正パターン１９を付すことにより、図１５に示した回路パターン５５の裾引きを抑制し、図５に示すように設計パターン２９により近い回路パターン２８を形成することができる。
【００３４】
上述したパターン形成方法は、時系列的につながった一連の処理又は操作、即ち「手順」として表現することができる。従って、この方法を、コンピュータシステムを用いて実行するために、コンピュータシステム内のプロセッサーなどが果たす複数の機能を特定するプログラムとして構成することができる。また、このプログラムは、コンピュータ読み取り可能な記録媒体に保存することができる。この記録媒体をコンピュータシステムによって読み込ませ、このプログラムを実行してコンピュータを制御しながら上述した方法を実現することができる。この記録媒体は、図１に示したプログラム記憶部４として用いる、あるいはプログラム記憶部４に読み込ませ、このプログラムにより処理制御部１における種々の作業を所定の処理手順に従って実行することができる。ここで、このプログラムを保存する記録媒体としては、メモリ装置、磁気ディスク装置、光ディスク装置、その他のプログラムを記録することができるような装置が含まれる。
【００３５】
図６に示すように、このパターン形成装置９０の本体全面には、フレキシブルディスクドライブ９１、及びＣＤ−ＲＯＭドライブ９２が設けられている。磁気ディスクとしてのフレキシブルディスク９３または光ディスクとしてのＣＤ−ＲＯＭ９４を各ドライブ入り口から挿入し、所定の読み出し操作を行うことにより、これらの記録媒体に格納されたプログラムをシステム内にインストールすることができる。また、所定のドライブ装置９７を接続することにより、例えばゲームパックなどに使用されている半導体メモリとしてのＲＯＭ９５や、磁気テープとしてのカセットテープ９６を用いることもできる。
【００３６】
（第１の実施の形態の変形例１）
図４に示した補正パターン１９の形状及び配置は本発明の実施の形態の一つを示したに過ぎず、本発明はこれに限定されるものでは無い。第１の実施の形態の変形例１〜４では、図４に示した補正パターン１９とは異なる形状及び配置を有する補正パターンについて説明する。
【００３７】
図７に示すように、段差パターン１４が形成された処理基板１３の上に、段差パターン１４に交差するマスクパターン１５を用いて回路パターンが形成される。図７に示す処理基板１３、段差パターン１４及びマスクパターン１５は、図４のそれらと同一である。
【００３８】
マスクパターン１５のエッジ１７と段差パターン１４のエッジ１６との交差部分１８及び交差部分１８の近傍に、補正パターン２０が配置されている。補正パターン２０は、マスクパターン１５のエッジ１７に沿って、エッジ１７の内側に配置されている。また、交差部分１８及び交差部分１８の近傍にそれぞれ独立して４つの補正パターン２０が配置されている。補正パターン２０が付された補正後の実際のマスクパターンは、補正前のマスクパターン１５から補正パターン２０を除いた部分に相当する。
【００３９】
補正パターン２０を付すことにより、図１５に示した回路パターン５５の裾引きを抑制し、図５に示したように設計パターン２９により近い回路パターン２８を形成することができる。なお、変形例１において、補正ルール作成部９は、補正パターン２０の長さ３０及び幅３１についてそれぞれ補正ルールのテーブルを作成する。
【００４０】
（第１の実施の形態の変形例２）
図８に示すように、段差パターン１４が形成された処理基板１３の上に、段差パターン１４に交差するマスクパターン１５を用いて回路パターンが形成される。図８に示す処理基板１３、段差パターン１４及びマスクパターン１５は、図４のそれらと同一である。
【００４１】
マスクパターン１５のエッジ１７と段差パターン１４のエッジ１６との交差部分１８の近傍に、補正パターン２１が配置されている。補正パターン２１は、マスクパターン１５のエッジ１７から一定の距離３４をおいてエッジ１７の外側に配置されている。また、交差部分１８の周囲にそれぞれ独立して４つの補正パターン２１が配置されている。更に、補正パターン２１の幅３３は露光装置の解像限界以下であり、補正パターン２１は実際に処理基板１３の上に転写されることが無い微細なパターンである。補正パターン２１が付された補正後の実際のマスクパターンは、補正前のマスクパターン１５に補正パターン２１を加えたものに相当する。
【００４２】
補正パターン２１を付すことにより、図１５に示した回路パターン５５の裾引きを抑制し、図５に示したように設計パターン２９により近い回路パターン２８を形成することができる。なお、変形例２において、補正ルール作成部９は、補正パターン２１の長さ３２及び幅３３、及びマスクパターン１５のエッジ１７からの一定の距離３４についてそれぞれ補正ルールのテーブルを作成する。
【００４３】
（第１の実施の形態の変形例３）
図９に示すように、段差パターン１４が形成された処理基板１３の上に、段差パターン１４に交差するマスクパターン１５を用いて回路パターンが形成される。図９に示す処理基板１３、段差パターン１４及びマスクパターン１５は、図４のそれらと同一である。
【００４４】
マスクパターン１５のエッジ１７と段差パターン１４のエッジ１６との交差部分１８の周囲に、補正パターン２２が配置されている。補正パターン２２は、マスクパターン１５のエッジ１７から一定の距離３７をおいてエッジ１７の外側に配置されている。また、補正パターン２２の幅３６は露光装置の解像限界以下であり、補正パターン２２は実際に処理基板１３の上に転写されることが無い微細なパターンである。補正パターン２２が付された補正後の実際のマスクパターンは、補正前のマスクパターン１５に補正パターン２２を加えたものに相当する。
【００４５】
補正パターン２２を付すことにより、図１５に示した回路パターン５５の裾引きを抑制し、図５に示したように設計パターン２９により近い回路パターン２８を形成することができる。なお、変形例３において、補正ルール作成部９は、補正パターン２２の長さ３５及び幅３６、及びマスクパターン１５のエッジ１７からの一定の距離３７についてそれぞれ補正ルールのテーブルを作成する。
【００４６】
（第１の実施の形態の変形例４）
図１０（ａ）及び（ｂ）に示すように、処理基板１３の上に線幅及び高さの異なる第１及び第２の段差パターン１４ａ、１４ｂが形成されている。第１の段差パターン１４ａは、線幅が７０ｎｍであり、高さが１７５ｎｍであるポリシリコンから成る。第２の段差パターン１４ｂは、線幅が１２０ｎｍであり、高さが２５０ｎｍであるポリシリコンから成る。第１及び第２の段差パターン１４ａ、１４ｂに交差する第１及び第２のマスクパターン１５ａ、１５ｂを用いてレジストパターンを形成する。第１及び第２のマスクパターン１５ａ、１５ｂの線幅はともに２５０ｎｍである。また、第１及び第２のマスクパターン１５ａ、１５ｂ間の距離を、第１乃至第３のパターン間距離３８〜４０と定義する。
【００４７】
第１及び第２のマスクパターン１５ａ、１５ｂのエッジと第１の段差パターン１４ａのエッジとの交差部分及び交差部分の近傍に、第１の補正パターン２３ａがそれぞれ配置されている。第１及び第２のマスクパターン１５ａ、１５ｂのエッジと第２の段差パターン１４ｂのエッジとの交差部分及び交差部分の近傍に、第２の補正パターン２３ｂがそれぞれ配置されている。第１及び第２の補正パターン２３ａ、２３ｂは、第１及び第２のマスクパターン１５ａ、１５ｂのエッジに沿って、エッジ１７の内側に配置されている。第１及び第２の補正パターン２３ａ、２３ｂが付された補正後の実際のマスクパターンは、補正前の第１及び第２のマスクパターン１５ａ、１５ｂから第１及び第２の補正パターン２３ａ、２３ｂを除いた部分に相当する。第１及び第２の補正パターン２３ａ、２３ｂの幅は露光装置の解像限界以下であり、第１及び第２の補正パターン２３ａ、２３ｂは実際に処理基板１３の上に転写されることが無い微細なパターンである。
【００４８】
第１及び第２の補正パターン２３ａ、２３ｂを付すことにより、回路パターンの裾引きを抑制し、設計パターンにより近い回路パターンを形成することができる。なお、変形例４において、補正ルール作成部９は、第１乃至第３のパターン間距離３８〜４０を考慮して補正ルールのテーブルを作成する。第１及び第２の補正パターン２３ａ、２３ｂは、第１及び第２の段差パターン１４ａ、１４ｂの形状、及び第１及び第２のマスクパターン１５ａ、１５ｂの形状のほかに、第１乃至第３のパターン間距離３８〜４０を考慮して作成される。
【００４９】
以上説明したように、第１の実施の形態の変形例４によれば、形状の異なる複数の段差パターン或いはマスクパターンがある場合であっても、段差パターン或いはマスクパターンの各形状に適した補正パターンを作成することができる。
【００５０】
（第２の実施の形態）
図１１に示すように、第２の実施の形態に係る半導体装置の製造方法は、Ｓ１１〜Ｓ１５段階を備える。
【００５１】
（イ）まず、Ｓ１１段階において、素子分離領域を形成する。具体的には、シリコン窒化膜（Ｓｉ３Ｎ４膜）などの耐熱酸化膜を処理基板上に成膜し、リソグラフィ工程により素子分離領域に開口を有するレジストパターンを形成し、レジストパターンの開口から表出したシリコン窒化膜を選択的に除去する。そして、シリコン窒化膜の開口から表出した処理基板を選択的に熱酸化させる。
【００５２】
（ロ）次に、Ｓ１２段階において、ＭＯＳトランジスタが形成される領域にウェル領域を形成する。具体的には、リソグラフィ工程によりＭＯＳトランジスタが形成される領域に開口を有するレジストパターンを形成し、このレジストパターンを用いて選択的に不純物を注入する。
【００５３】
（ハ）次に、Ｓ１３段階において、処理基板上にゲート電極を形成する。具体的には、処理基板上にポリシリコン膜を成膜し、リソグラフィ工程によりゲート電極部分にレジストパターンを形成し、レジストパターンを用いてポリシリコン膜を選択的に除去する。
【００５４】
（ニ）次に、Ｓ１４段階において、処理基板内に不純物を注入してソース／ドレイン領域を形成する。具体的には、リソグラフィ工程によりソース／ドレイン領域が形成される領域に開口を有するレジストパターンを形成し、このレジストパターンを用いて選択的に不純物を注入する。以上のＳ１１〜Ｓ１５段階を経て処理基板上にＭＯＳトランジスタが形成される。
【００５５】
（ホ）最後に、Ｓ１５段階において、処理基板上の複数のＭＯＳトランジスタの間を接続する配線を形成する。具体的には、処理基板の上に層間絶縁膜を堆積し、リソグラフィ工程によりコンタクト及び配線が形成される領域に開口を有するレジストパターンを形成し、このレジストパターンを用いて選択的に層間絶縁膜をエッチングする。形成されたコンタクトホール及び配線溝に銅などの配線材料を埋め込む。以上の工程を経て第２の実施の形態に係る半導体装置の製造方法の手順が終了する。
【００５６】
図１１に示したＳ１１乃至Ｓ１５段階は、それぞれ図１２に示すＳ１０１段階及びＳ１０２段階を有する。即ち、先ずリソグライフィ工程において、所定の形状を有するマスクパターンを処理基板上に転写してレジストパターンを形成する（Ｓ１０１）。そして、このレジストパターンを用いて処理基板の加工処理を行う（Ｓ１０２）。本発明の第２の実施の形態では、Ｓ１０１段階のリソグラフィ工程において使用するマスクパターンを、図２に示したパターン形成方法を用いて形成及び補正する。
【００５７】
なお、図２に示したパターン形成方法を用いる段階は、Ｓ１１乃至Ｓ１５段階の内の少なくとも何れか１つであればよい。勿論、総ての段階（Ｓ１１〜Ｓ１５）で図２に示したパターン形成方法を用いても構わない。特に、ウェル領域、ソース／ドレイン領域など、処理基板内に不純物を注入する際に使用するマスクパターンに対して、図２に示したパターン形成方法を用いることが望ましい。更に、ゲート電極を形成した（Ｓ１３）の後、ソース／ドレイン領域を形成する（Ｓ１４）場合、ゲート電極が段差パターンとなってソース／ドレイン領域が設計パターンどおりに転写されないおそれがある。したがって、ソース／ドレイン領域を形成するためのマスクパターンについて図２に示したパターン形成方法を用いることが望ましい。ソース／ドレイン領域とゲート電極との交差部分に裾引きが発生すると、チャネル長が設計値からずれてしまい、動作特性に影響を及ぼすおそれがあるからである。
【００５８】
【発明の効果】
以上説明したように、本発明によれば、段差上にパターンを形成する場合に、設計寸法により近いパターンを形成することができるパターン形成方法、パターン形成プログラム、及び半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るパターン形成方法を実施する為の装置を示すブロック図である。
【図２】本発明の第１の実施の形態に係るパターン形成方法を示すフローチャートである。
【図３】図１に示した補正ルール作成部が作成する補正ルールの一例を示す補正ルールのテーブルである。
【図４】処理基板上に形成された段差パターン及び段差パターンに交差するマスクパターンを示す平面図である。
【図５】第１の実施の形態に係るパターン形成方法により形成されたマスクパターンにより転写された回路パターン及び設計パターンとの関係を示す平面図である。
【図６】第１の実施の形態に係るパターン形成プログラムを読み取り、そこに記述された手順に従って、パターン形成装置が果たす複数の機能を制御することにより、パターン形成方法を実現するコンピュータシステムからなるパターン形成装置の一例を示す外観図である。
【図７】第１の実施の形態の変形例１に係る補正パターンを示す平面図である。
【図８】第１の実施の形態の変形例２に係る補正パターンを示す平面図である。
【図９】第１の実施の形態の変形例３に係る補正パターンを示す平面図である。
【図１０】第１の実施の形態の変形例４に係る補正パターンを示す平面図である。
【図１１】本発明の第２の実施の形態に係る半導体装置の製造方法を示すフローチャートである。
【図１２】図１１に示したＳ１１乃至Ｓ１５段階の各段階に共通して含まれる手順を示すフローチャートである。
【図１３】従来技術に係る光近接効果補正を説明する為の平面図であり、図１３（ａ）は補正前のパターンを示し、図１３（ｂ）はパターンの長さ方向に伸ばした補正パターンを付した場合を示し、図１３（ｃ）はパターン端部にハンマーヘッドを付した場合を示す。
【図１４】図１４（ａ）は、平坦でない下地の一例として処理基板上に形成された段差パターンを示す平面図であり、図１４（ｂ）は、図１４（ａ）の断面図である。
【図１５】図１４（ａ）及び（ｂ）に示した段差パターンに交差するパターンを形成する場合における実際に仕上がる回路パターンの裾引きを示す平面図である。
【符号の説明】
１ 処理制御部
２ 補正ルールデータベース
３ マスクデータ記憶部
４ プログラム記憶部
５ 入出力制御部
６ 出力装置
７ 入力装置
８ 回路パターン裾引き量測定部
９ 補正ルール作成部
１０ マスクパターン補正部
１１ プロセスシミュレーション部
１２ デバイス特性評価部
１３ 処理基板
１４ 段差パターン
１５ マスクパターン
１６、１７ エッジ
１８ 交差部分
１９〜２２、２３ａ、２３ｂ 補正パターン
２４、２５ 線幅
Claims (9)
- 段差パターンが形成されている処理基板の上に前記段差パターンに交差する回路パターンを転写するリソグラフィ工程において使用するマスクパターンを作成する段階と、
前記段差パターンの形状を考慮した補正ルールに従って、前記マスクパターンに対して、前記回路パターンのエッジと前記段差パターンとの交差部分及び該交差部分の近傍に補正パターンを付加する段階と
を有することを特徴とするパターン形成方法。 - 前記段差パターンの形状及び前記回路パターンの形状の少なくとも一方を考慮して、実験及びリソグラフィシミュレーションを用いて前記補正ルールを作成する段階を更に有し、
前記段差パターンの形状には、前記段差パターンの高さ、前記段差パターンの線幅、前記段差パターンの２次元形状、及び隣接する前記段差パターン間の距離のうち少なくとも何れか１つが含まれ、
前記回路パターンの形状には、前記回路パターンの線幅、前記回路パターンの２次元形状、及び隣接する前記回路パターン間の距離のうち少なくとも何れか１つが含まれることを特徴とする請求項１記載のパターン形成方法。 - 前記回路パターンは、不純物注入領域を規定するパターンであることを特徴とする請求項１又は２記載のパターン形成方法。
- 段差パターンが形成されている処理基板の上に前記段差パターンに交差する回路パターンを転写するリソグラフィ工程において使用するマスクパターンを作成する段階と、
前記マスクパターンを用いてリソグラフィ工程を実施する際に前記回路パターンのエッジと前記段差パターンとの交差部分または該交差部分とその近傍において発生する回路パターンのエッジの裾引き量を測定する段階と、
前記段差パターンの形状を考慮した補正ルールを作成する段階と、
前記補正ルールに従って、前記マスクパターンに対して前記交差部分及び該交差部分の近傍に補正パターンを付加する段階と、
前記補正パターンを付加した前記マスクパターンを用いてプロセスシミュレーションを実施する段階と、
前記プロセスシミュレーションにより得られた回路素子の動作特性を評価する段階と、
所望の前記動作特性が得られるまで、前記補正ルールを見直して、前記補正パターンの付加及び前記プロセスシミュレーションを繰り返し実施する段階と
を有することを特徴とするパターン形成方法。 - 前記プロセスシミュレーションには、不純物注入シミュレーションが含まれることを特徴とする請求項４記載のパターン形成方法。
- コンピュータに、
段差パターンが形成されている処理基板の上に前記段差パターンに交差する回路パターンを形成するリソグラフィ工程において使用するマスクパターンを作成する手順と、
前記段差パターンの形状を考慮した補正ルールに従って、前記マスクパターンに対して、前記回路パターンのエッジと前記段差パターンとの交差部分及び該交差部分の近傍に補正パターンを付加する手順と
を実行させることを特徴とするパターン形成プログラム。 - コンピュータに、
段差パターンが形成されている処理基板の上に前記段差パターンに交差する回路パターンを形成するリソグラフィ工程において使用するマスクパターンを作成する手順と、
前記マスクパターンを用いてリソグラフィ工程を実施する際に前記回路パターンのエッジと前記段差パターンとの交差部分または該交差部分とその近傍において発生する回路パターンのエッジの裾引き量を測定する手順と、
前記段差パターンの形状を考慮した補正ルールを作成する手順と、
前記補正ルールに従って、前記マスクパターンに対して前記交差部分及び該交差部分の近傍に補正パターンを付加する手順と、
前記補正パターンを付加した前記マスクパターンを用いてプロセスシミュレーションを実施する手順と、
前記プロセスシミュレーションにより得られた回路素子の動作特性を評価する手順と、
所望の前記動作特性が得られるまで、前記補正ルールを見直して、前記補正パターンの付加及び前記プロセスシミュレーションを繰り返し実施する手順と
を実行させることを特徴とするパターン形成プログラム。 - 段差パターンが形成されている処理基板の上に前記段差パターンに交差する回路パターンを形成するリソグラフィ工程において使用するマスクパターンを作成する段階と、
前記段差パターンの形状を考慮した補正ルールに従って、前記マスクパターンに対して、前記回路パターンのエッジと前記段差パターンとの交差部分及び該交差部分の近傍に補正パターンを付加する段階と、
前記補正パターンが付加された前記マスクパターンを用いて、前記処理基板の上に前記回路パターンを形成する段階と
を有することを特徴とする半導体装置の製造方法。 - 段差パターンが形成されている処理基板の上に前記段差パターンに交差する回路パターンを形成するリソグラフィ工程において使用するマスクパターンを作成する段階と、
前記マスクパターンを用いてリソグラフィ工程を実施する際に前記回路パターンのエッジと前記段差パターンとの交差部分または該交差部分とその近傍において発生する回路パターンのエッジの裾引き量を測定する段階と、
前記段差パターンの形状を考慮した補正ルールを作成する段階と、
前記補正ルールに従って、前記マスクパターンに対して前記交差部分及び該交差部分の近傍に補正パターンを付加する段階と、
前記補正パターンを付加した前記マスクパターンを用いて前記リソグラフィ工程のプロセスシミュレーションを実施する段階と、
前記プロセスシミュレーションにより得られた回路素子の動作特性を評価する段階と、
所望の前記動作特性が得られるまで、前記補正ルールを見直して、前記補正パターンの付加及び前記プロセスシミュレーションを繰り返し実施する段階と、
前記所望の動作特性が得られた後に、前記補正パターンが付されたマスクパターンを用いて、前記処理基板の上に前記回路パターンを形成する段階と
を有することを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002238357A JP2004077824A (ja) | 2002-08-19 | 2002-08-19 | パターン形成方法、パターン形成プログラム、及び半導体装置の製造方法 |
| US10/642,266 US7000215B2 (en) | 2002-08-19 | 2003-08-18 | Method of and computer program product for designing patterns, and method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002238357A JP2004077824A (ja) | 2002-08-19 | 2002-08-19 | パターン形成方法、パターン形成プログラム、及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004077824A true JP2004077824A (ja) | 2004-03-11 |
Family
ID=32021795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002238357A Pending JP2004077824A (ja) | 2002-08-19 | 2002-08-19 | パターン形成方法、パターン形成プログラム、及び半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7000215B2 (ja) |
| JP (1) | JP2004077824A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008159788A (ja) * | 2006-12-22 | 2008-07-10 | Canon Inc | 露光条件算出プログラム及び露光条件算出方法 |
| WO2022138079A1 (ja) * | 2020-12-21 | 2022-06-30 | 株式会社Ｓｃｒｅｅｎホールディングス | 描画装置、描画システムおよび描画方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4260806B2 (ja) * | 2003-09-02 | 2009-04-30 | 富士通マイクロエレクトロニクス株式会社 | ダミーパターンを考慮した光近接効果補正処理方法 |
| JP3998645B2 (ja) * | 2004-02-10 | 2007-10-31 | 株式会社東芝 | リソグラフィ補正システム、リソグラフィ補正方法及び半導体装置の製造方法 |
| KR100818999B1 (ko) * | 2006-10-09 | 2008-04-02 | 삼성전자주식회사 | 마스크 제작 방법 |
| JP4762288B2 (ja) * | 2008-09-26 | 2011-08-31 | 株式会社東芝 | パターン形成不良領域算出方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3998639A (en) * | 1974-11-19 | 1976-12-21 | Bell Telephone Laboratories, Incorporated | Methods for determining feature-size accuracy of circuit patterns |
| JP2000022121A (ja) * | 1998-06-29 | 2000-01-21 | Sony Corp | 固体撮像素子 |
| JP4163829B2 (ja) | 1999-11-09 | 2008-10-08 | 松下電器産業株式会社 | マスクパターン補正方法及びそれを用いたフォトマスク |
| JP2002083757A (ja) * | 2000-07-05 | 2002-03-22 | Mitsubishi Electric Corp | レイアウトパターンデータ補正装置、補正方法及び半導体装置の製造方法並びに記録媒体 |
| DE10042929A1 (de) * | 2000-08-31 | 2002-03-21 | Infineon Technologies Ag | OPC-Verfahren zum Erzeugen von korrigierten Mustern für eine Phasensprungmaske und deren Trimmmaske sowie zugehörige Vorrichtung und integrierte Schaltungsstruktur |
| JP2002365812A (ja) * | 2001-06-05 | 2002-12-18 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US6721938B2 (en) * | 2001-06-08 | 2004-04-13 | Numerical Technologies, Inc. | Optical proximity correction for phase shifting photolithographic masks |
| JP4675504B2 (ja) * | 2001-06-20 | 2011-04-27 | ルネサスエレクトロニクス株式会社 | マスクパターンの設計方法 |
| JP3708873B2 (ja) * | 2001-12-27 | 2005-10-19 | 株式会社東芝 | パターン補正方法および半導体装置の製造方法 |
| US7159197B2 (en) * | 2001-12-31 | 2007-01-02 | Synopsys, Inc. | Shape-based geometry engine to perform smoothing and other layout beautification operations |
-
2002
- 2002-08-19 JP JP2002238357A patent/JP2004077824A/ja active Pending
-
2003
- 2003-08-18 US US10/642,266 patent/US7000215B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008159788A (ja) * | 2006-12-22 | 2008-07-10 | Canon Inc | 露光条件算出プログラム及び露光条件算出方法 |
| WO2022138079A1 (ja) * | 2020-12-21 | 2022-06-30 | 株式会社Ｓｃｒｅｅｎホールディングス | 描画装置、描画システムおよび描画方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7000215B2 (en) | 2006-02-14 |
| US20040088675A1 (en) | 2004-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8719740B2 (en) | Semiconductor device which is subjected to optical proximity correction | |
| US7908572B2 (en) | Creating and applying variable bias rules in rule-based optical proximity correction for reduced complexity | |
| US7103870B2 (en) | Method for planning layout for LSI pattern, method for forming LSI pattern and method for generating mask data for LSI | |
| JP4104574B2 (ja) | エッジ・フラグメントのタグ付けを使用してエッジ配置歪みを補正するサブミクロンｉｃ設計のための改善された方法および装置 | |
| US7601471B2 (en) | Apparatus and method for correcting pattern dimension and photo mask and test photo mask | |
| JP4077141B2 (ja) | デザインルール作成方法、デザインルール作成システム及び記録媒体 | |
| US6978438B1 (en) | Optical proximity correction (OPC) technique using generalized figure of merit for photolithograhic processing | |
| US20100190342A1 (en) | Pattern generating method, method of manufacturing semiconductor device, computer program product, and pattern-shape-determination-parameter generating method | |
| JP3976597B2 (ja) | マスクおよびその形成方法 | |
| JP4874149B2 (ja) | マスクパターン補正方法および半導体装置の製造方法 | |
| US20080320435A1 (en) | Optical proximity correction improvement by fracturing after pre-optical proximity correction | |
| JP2004302263A (ja) | マスクパターン補正方法およびフォトマスク | |
| JP2007102207A (ja) | 複雑度低減のためのルールベース光学近接効果補正における可変バイアス・ルールの作成および適用 | |
| JP4643302B2 (ja) | マスクパターン作成方法、レイアウト作成方法、フォトマスクの製造方法、フォトマスク、及び半導体装置の製造方法 | |
| JP2004077824A (ja) | パターン形成方法、パターン形成プログラム、及び半導体装置の製造方法 | |
| US20120227017A1 (en) | Multifeature test pattern for optical proximity correction model verification | |
| JP2001312045A (ja) | マスクの形成方法 | |
| US6249900B1 (en) | Method of designing an LSI pattern to be formed on a specimen with a bent portion | |
| JP3595166B2 (ja) | マスクパターン設計方法 | |
| JP2006184702A (ja) | パターンデータ補正方法及び半導体装置の製造方法 | |
| JP2000066367A (ja) | フォトマスクおよびレジストパターン形成方法 | |
| US8196071B2 (en) | Creating mask data of integrated circuit patterns using calculated etching conversion difference | |
| KR100620190B1 (ko) | 게이트 라인의 스케일링 방법 | |
| JP3603027B6 (ja) | エッジ・フラグメントのタグ付けを使用してエッジ配置歪みを補正するサブミクロンｉｃ設計のための改善された方法および装置 | |
| JP2005091664A (ja) | 露光マスク |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050301 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061219 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070216 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080331 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080520 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080620 |