JP4260806B2 - ダミーパターンを考慮した光近接効果補正処理方法 - Google Patents

ダミーパターンを考慮した光近接効果補正処理方法 Download PDF

Info

Publication number
JP4260806B2
JP4260806B2 JP2005508776A JP2005508776A JP4260806B2 JP 4260806 B2 JP4260806 B2 JP 4260806B2 JP 2005508776 A JP2005508776 A JP 2005508776A JP 2005508776 A JP2005508776 A JP 2005508776A JP 4260806 B2 JP4260806 B2 JP 4260806B2
Authority
JP
Japan
Prior art keywords
pattern
area
optical proximity
dummy pattern
proximity effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005508776A
Other languages
English (en)
Other versions
JPWO2005024519A1 (ja
Inventor
光雄 櫻井
雅彦 峯村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of JPWO2005024519A1 publication Critical patent/JPWO2005024519A1/ja
Application granted granted Critical
Publication of JP4260806B2 publication Critical patent/JP4260806B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本発明は、一般にマスクパターン形成におけるマスクパターンデータ処理方法、処理プログラム、及び処理システムに関し、特に光近接効果補正の処理方法、処理プログラム、及び処理システムに関する。
半導体装置の製造においては、光転写装置により、マスクパターンのパターン形状をウェハ上に焼き付ける。半導体装置の微細化が進むと、光近接効果の影響で、隣合うパターン同士が接触したり、パターンの角が丸まったり、線が細くなり切れてしまうといった現象が起こる。そこでこのようなパターン変形を予測して、変形を相殺又は緩和するようにパターンデータを加工することで、所望のパターン形状を忠実にウェハ上に形成できるような補正処理をする。これを光近接効果補正(以下OPC処理:Optical Proximity Correction)と呼ぶ。
OPC処理は、レチクル上のパターンを補正して目的とするウェーハ転写イメージを実現するために、マスクパターンデータに対して補助パターンを発生する。従来のパターン補正方法では、一般に、設計データに対して補正を行うパターンをルール化し、補正パターンの発生ルールに基づいて設計データ又はレチクルパターンデータに対して補助パターンを発生させる。
図1は、OPC処理の概要を示す図である。
図1において、図面左側に示す処理フローは、レチクルパターンデータに対して補助パターンを発生させる場合のものであり、図面右側に示す処理フローは、設計データに対して補助パターンを発生させる場合のものである。
レチクルパターンデータに対して補助パターンを発生させる場合には、まずステップST1Aで、パターンを配置する階層を示す情報やパターンの大きさに関するサイジング情報等の変換情報に基づいて、設計データに対して変換処理を施すことで、レチクルパターンデータを生成する。これにより設計者により作成されたCADデータ10からレチクルパターンデータ11が得られる。
次にステップST2Aで、光近接効果の影響範囲を示すOPC処理の補正値等を含み光近接効果の補正ルールを示した補正情報に基づいて、レチクルパターンデータに対してOPC処理を施す。これによりレチクルパターンデータ11から補正後のレチクルパターンデータ12が得られることになる。この補正後のレチクルパターンデータ12に基づいて描画をすることで、実際のレチクル15が生成される。
設計データに対して補助パターンを発生させる場合には、まずステップST1Bで、光近接効果の影響範囲を示すOPC処理の補正値等を含み光近接効果の補正ルールを示した補正情報に基づいて、設計データに対してOPC処理を施す。これにより設計者により作成されたCADデータ10から補正後の設計データ13が得られる。
次にステップST2Bで、パターンを配置する階層を示す情報やパターンの大きさに関するサイジング情報等の変換情報に基づいて、補正後の設計データに対して変換処理を施すことで、補正後のレチクルパターンデータを生成する。これにより補正後の設計データ13から補正後のレチクルパターンデータ14が得られることになる。この補正後のレチクルパターンデータ14に基づいて描画をすることで、実際のレチクル15が生成される。
上記のようなOPC処理は、半導体集積回路の実配線のパターンだけでなくダミーパターンに対しても実行される。
一般に半導体集積回路を製造する場合、配線密度が基板上の位置によって大きく異なると、位置によって最適なエッチング条件が異なってしまい、エッチング処理の効果が一様にならないという問題がある。この結果、配線密度が小さいところでは、レジストが消滅して断線が生じたり、配線幅が狭くなってくびれてしまい配線抵抗が著しく増大するなどの弊害が生じる。これを防ぎ種々の太さの配線をそれぞれ所望の精度でエッチングするためには、ウェハ面積に占めるレジストパターンの面積比を適切な所定の割合にしておく必要がある。このため配線パターンのウェハ領域に対する面積比が少ない部位では、ダミーパターンを挿入することにより、ウェハ上の部位に関わらずにレジストパターンの面積比が略一定となるように設定する。
図2は、ダミーパターンが存在する場合の従来のOPC処理を説明するための図である。
マスクパターンデータ21は、配線パターン等に対応し実際に回路として機能するメインパターン32と、実際に回路として機能することなくエッチング条件等の調整のために挿入されるダミーパターン31を含む。ダミーパターン31は、例えば図2に示されるように、空き領域に敷き詰められる複数の矩形パターンからなる。OPCテーブル情報22は、OPC処理の補正値や、補正を行うパターンをルール化した補正パターン発生ルール等の情報を格納する。
マスクパターンデータ21とOPCテーブル情報22とに基づいて、OPC処理23がマスクパターンデータ21の全体に渡り実行される。このときメインパターン32とダミーパターン31とを特に区別することはなく、全てのパターンに対して一様にOPC処理を適用する。この結果、マスクパターンデータ21の一部を拡大してマスクパターンデータ24として示すように、メインパターン32だけでなくダミーパターン31を構成する全ての矩形パターンについても補正が施されることになる。なおここでは、各パターンの頂点部分に付加された小さな矩形パターンにより、OPC処理が実行された補正後のパターンであることを示している。
このように従来のOPC処理においては、実際に回路として機能する部分に対応するメインパターンだけでなく、回路として機能しない部分に対応するダミーパターン全てについても処理対象としており、OPC処理に時間がかかるという問題がある。またダミーパターンに補正パターンが付加された場合(ダミーパターンが補正された場合)には、パターン形状を記述するデータ量が増えることになり、マスクパターンデータが大きくなるという問題もある。
以上を鑑みて、ダミーパターンを含むマスクパターンデータに対するOPC処理を効率的に実行する方法が必要である。
特開2001−230250号公報
従って、本発明は、上記関連技術の1つ又はそれ以上の問題点を解決することを目的とする。
また本発明は、ダミーパターンを含むマスクパターンデータに対するOPC処理を効率的に実行する方法を提供することを更なる具体的な目的とする。
上記目的を達成するために、本発明による光近接効果補正処理方法は、実パターンとダミーパターンとを含むマスクパターンについて全領域の一部である部分領域を定め、該部分領域に限定して光近接効果補正処理を実行する各段階を含み、該部分領域を定める段階は、該実パターンの情報と該ダミーパターンの情報とに基づいて、該実パターンと該実パターンに隣接する該ダミーパターンとを含む領域を該部分領域として求める
また本発明は、一部にのみ光近接効果補正処理が施されたマスクパターンデータ、光近接効果補正処理方法の各段階を計算機に実行させるプログラム、及び光近接効果補正処理を実行するシステムを提供する。
上記方法によれば、光近接効果補正処理を実行する領域(又は実行しない領域)を規定して、それにより指定される部分のみに光近接効果補正処理を施すことができる。従って、実際に回路として機能する部分である実パターンを含む、光近接効果補正が必要な部分だけに限定して光近接効果補正処理を実行し、ダミーパターンのうち光近接効果補正が不要な部分については光近接効果補正処理を適用しないことが可能となる。これにより、光近接効果補正処理にかかる時間を大幅に改善することができる。また補正されるダミーパターン数が従来と比較して大幅に減少するので、パターン形状を記述するデータ量を抑え、マスクパターンデータが大きくなることを防ぐことができる。
上記マスクパターンは、実際に回路として機能する部分である実パターンを含む、光近接効果補正が必要な部分だけに限定して光近接効果補正処理が施されている。従って、このマスクパターンを生成する光近接効果補正処理にかかる時間を大幅に改善することができる。また補正されたダミーパターン数が従来と比較して大幅に少ないので、コンパクトなサイズのマスクパターンデータとなっており、格納する記憶スペースを取らず又描画処理にかかる時間を少なくすることができる。
以下に、本発明の実施例を添付の図面を用いて詳細に説明する。
図3は、本発明によるOPC処理について説明するための図である。
マスクパターンデータ21は、配線パターン等に対応し実際に回路として機能するメインパターン(実パターン)32と、実際に回路として機能することなくエッチング条件等の調整のために挿入されるダミーパターン31を含む。ダミーパターン31は、例えば図3に示されるように、空き領域に敷き詰められる複数の矩形パターンからなる。OPCテーブル情報22は、OPC処理の補正値や、補正を行うパターンをルール化した補正パターン発生ルール等の情報を格納する。
マスクパターンデータ21とOPCテーブル情報22とに基づいて、OPC処理領域41又はOPC処理禁止領域42を算出する。これらの算出方法については後程詳細に説明する。OPC処理領域41は、マスクパターンデータ21内においてOPC処理を実行する領域を示すデータであり、OPC処理禁止領域42は、マスクパターンデータ21内においてOPC処理を実行しない禁止領域を示すデータである。OPC処理領域41又はOPC処理禁止領域42の何れかを用いることで、OPC処理をマスクパターンデータ21内の特定の領域に限定して実行することが可能になる。
OPC処理領域41又はOPC処理禁止領域42と、マスクパターンデータ21と、OPCテーブル情報22とに基づいて、OPC処理43がマスクパターンデータ21の特定の領域に限定して実行される。このときOPC処理領域41又はOPC処理禁止領域42に基づいて領域を限定するのみであり、メインパターン32とダミーパターン31とを特に区別することなくOPC処理を適用する。この結果、マスクパターンデータ21の一部を拡大してマスクパターンデータ25として示すように、メインパターン32について補正が行われると共に、ダミーパターン31を構成する一部の矩形パターン31Aについても補正が施されることになる。なおここでは、各パターンの頂点部分に付加された小さな矩形パターンにより、OPC処理が実行された補正後のパターンであることを示している。
図3の例では、ダミーパターン31の一部についてもOPC処理による補正が施されているが、必ずしもその必要はない。OPC処理領域41又はOPC処理禁止領域42が指定するOPC処理領域内にダミーパターン31が含まれていなければ、ダミーパターン31について補正が施されることはない。即ち、本発明は、OPC処理を実行する領域(又は実行しない領域)を規定して、それにより指定される部分のみにOPC処理を施すものであり、OPC処理を実行する内部にダミーパターンが含まれているか否かは、OPC処理領域41又はOPC処理禁止領域42の生成ルールに依存する問題である。
図4は、OPC処理領域41を生成する処理について説明するための図である。
マスクパターンデータにおいてメインパターンの周りにダミーパターンを発生させるためには、予め一様に発生させたダミーパターンを用意しておき、これとメインパターンとを重ね合わせて、不要なダミーパターンを削除する処理が一般に行われる。
図4において、ダミーパターン51は、マスクパターン領域一面に渡り、敷き詰めるように矩形等のパターンを一様に発生させたものである。またメインパターン52は、配線パターン等の実際の回路の機能に関係するパターンである。これらのダミーパターン51とメインパターン52とを重ね合わせ、重ね合わせパターン53を生成する。この重ね合わせパターン53において、メインパターン52と重なるダミーパターン51は、不要なパターンであるとしてダミーパターン51のデータから削除する。このようにして、メインパターンの周りにダミーパターンを発生させることができる。
重ね合わせパターン53に対して論理処理54を施すことにより、OPC処理領域41A又はOPC処理領域41Bを生成する。OPC処理領域41AとOPC処理領域41Bとでは、以下に説明するように、その生成の方法が若干異なっている。
OPC処理領域41Aを生成するには、まずメインパターン52と重なるダミーパターン51を削除したときに、その削除したダミーパターンの存在する領域を算出する。次に、算出された領域に対して、光近接効果の影響範囲の最大値に対応するOPC最大補正値を加えることで、領域を外側に広げるようにして拡大する。このようにして得られた拡大領域が、OPC処理領域41Aである。以下において、このOPC処理領域生成方法を第1の生成方法と呼ぶ。
またOPC処理領域41Bを生成するには、まずメインパターン52と重なるダミーパターン51を削除する。その後に、ダミーパターンの大きさ・配置間隔に関する情報に基づいて、所定距離内にダミーパターンが存在しない箇所を検索することで、ダミーパターンが削除された領域の外周部分に位置するダミーパターンを特定する。これらの特定されたダミーパターンを含むようにして、OPC処理領域41Bを設定する。以下において、このOPC処理領域生成方法を第2の生成方法と呼ぶ。
図5は、OPC処理領域を生成する更に別の処理について説明するための図である。図5に示すOPC処理領域生成方法は、第3の生成方法である。
図5の最上部には、ダミーパターン31とメインパターン32とを含むマスクパターンデータ21が示される。このマスクパターンデータ21において、メインパターン32についてプラス・サイジングの論理処理を実行し、パターンを太らせるように拡大する。具体的には、例えばOPC最大補正値分だけパターンを拡大する処理を実行する。これにより、プラス・サイジング論理処理後のメインパターン32Aが得られる。最後に、このプラス・サイジング論理処理後のメインパターン32Aの最外周で規定される領域を求めることで、OPC処理領域41Cを決定する。
図6は、本発明によるOPC処理方法を示すフローチャートである。
ステップST1において、設計データ71に対して、変換情報に基づいて変換処理を施すことで、実パターン及びダミーパターンデータ72(レチクルパターンデータ)を生成する。ここで変換情報は、パターンのレイヤーに関するレイヤー情報、パターンに関するフィグ情報、及びパターンの大きさに関するサイジング情報を含むレイヤ/フィグ/サイジング情報61と、ダミーパターンの発生位置や大きさ等の情報を含むダミー情報62からなる。
ステップST2において、領域情報が存在するか否かを判断する。ここで領域情報とは、OPC処理領域41又はOPC処理禁止領域42等のOPC処理を適用する領域に関する情報である。即ち、既に一度領域情報を抽出したマスクパターンデータに関しては、領域情報を保存しておき、再度領域情報を抽出する必要がないようにしている。
ステップST2で領域情報が存在すると判断された場合には、処理はステップST16に進む。領域情報が存在しないと判断された場合には、領域情報を新たに生成するために、前述の第1乃至第3の生成方法又は更に別の第4の生成方法を実行する処理に進む。
第1の生成方法を適用する場合には、処理はステップST2からステップST3に進む。
ステップST3で、ダミー発生情報を獲得する。ステップST4で、実パターン(メインパターン)に重なった部分においてダミーパターンが削除された削除領域を算出する。ステップST5で、ダミーパターンが削除された削除領域にOPC最大補正値を加えることで、領域を広げるように拡大する。ここでOPC最大補正値とは、補正情報63の補正ルールに規定されるOPC処理の最大スペース値である。次にステップST6で、拡大された領域の最外周を求めることでOPC処理領域41Aを算出する。
また第2の生成方法を適用する場合には、処理はステップST2からステップST7に進む。
ステップST7で、ダミー発生情報を獲得する。ステップST8で、ダミーパターンの大きさ・配置間隔に関するダミー発生情報に基づいて、所定距離内にダミーパターンが存在しない箇所を検索することで、ダミーパターンが削除された領域の外周部分に位置するダミーパターンを特定する。ステップST9で、これらの特定されたダミーパターンの最外周を求めることでOPC処理領域41Bを算出する。
また第3の生成方法を適用する場合には、処理はステップST2からステップST10に進む。
ステップST10で、補正情報63の補正ルールからOPC処理の最大スペース値であるOPC最大補正値を獲得する。ステップST11で、実パターン(メインパターン)についてプラス・サイジングの論理処理を実行し、OPC最大補正値分だけパターンを太らせるように拡大する。これにより、プラス・サイジング論理処理後の実パターンが得られる。ステップST12で、このプラス・サイジング論理処理後の実パターンの最外周で規定される領域を求めることで、OPC処理領域41Cを算出する。
また第4の生成方法を適用する場合には、処理はステップST2からステップST13に進む。
ステップST13で、上記第1の生成方法、第2の生成方法、又は第3の生成方法により、OPC処理領域を算出する。ステップST14で、チップ領域の全体から、ステップST13で算出したOPC処理領域を取り除く。ステップST15で、チップ領域の全体からOPC処理領域を取り除いて得られた領域をOPC処理禁止領域として決定する。
以上の第1乃至第4の生成方法により、OPC処理領域又はOPC処理禁止領域を座標値等により確定する領域情報73が生成される。
次にステップST16において、実パターン及びダミーパターンデータ72に対して、領域情報73が指定する領域内で、補正情報63に規定される補正ルールに従ってOPC処理を実行する。これにより、補正後の実パターン及びダミーパターンデータ74が得られる。
こうして得られた補正後の実パターン及びダミーパターンデータ74に基づいて描画をすることで、実際のレチクルパターンが生成される。
なお上記実施例は、設計データをレチクルデータに変換した後にOPC補正を実行する場合について説明したが、図1で説明したように、OPC処理は設計データに対して直接適用するのであってもよい。但しこの場合、設計データ上でダミーパターンデータを生成してから、OPC処理を適用することになる。
図7は、本発明によるOPC処理方法を実行する装置の構成を示す図である。
図7に示されるように、本発明によるOPC処理方法を実行する装置は、例えばパーソナルコンピュータやエンジニアリングワークステーション等のコンピュータにより実現される。図7の装置は、コンピュータ510と、コンピュータ510に接続されるディスプレイ装置520、通信装置523、及び入力装置よりなる。入力装置は、例えばキーボード521及びマウス522を含む。コンピュータ510は、CPU511、RAM512、ROM513、ハードディスク等の二次記憶装置514、可換媒体記憶装置515、及びインターフェース516を含む。
キーボード521及びマウス522は、ユーザとのインターフェースを提供するものであり、コンピュータ510を操作するための各種コマンドや要求されたデータに対するユーザ応答等が入力される。ディスプレイ装置520は、コンピュータ510で処理された結果等を表示すると共に、コンピュータ510を操作する際にユーザとの対話を可能にするために様々なデータ表示を行う。通信装置523は、遠隔地との通信を行なうためのものであり、例えばモデムやネットワークインターフェース等よりなる。
本発明によるOPC処理方法は、コンピュータ510が実行可能なコンピュータプログラムとして提供される。このコンピュータプログラムは、可換媒体記憶装置515に装着可能な記憶媒体Mに記憶されており、記憶媒体Mから可換媒体記憶装置515を介して、RAM512或いは二次記憶装置514にロードされる。或いは、このコンピュータプログラムは、遠隔地にある記憶媒体(図示せず)に記憶されており、この記憶媒体から通信装置523及びインターフェース516を介して、RAM512或いは二次記憶装置514にロードされる。
キーボード521及び/又はマウス522を介してユーザからプログラム実行指示があると、CPU511は、記憶媒体M、遠隔地記憶媒体、或いは二次記憶装置514からプログラムをRAM512にロードする。CPU511は、RAM512の空き記憶空間をワークエリアとして使用して、RAM512にロードされたプログラムを実行し、適宜ユーザと対話しながら処理を進める。なおROM513は、コンピュータ510の基本動作を制御するための制御プログラムが格納されている。
上記コンピュータプログラムを実行することで、上記各実施例で説明されたように、OPC処理方法を実行する。またこのOPC処理方法を実行する計算機環境が、OPC処理システム又はOPC処理装置である。
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
OPC処理の概要を示す図である。 ダミーパターンが存在する場合の従来のOPC処理を説明するための図である。 本発明によるOPC処理について説明するための図である。 OPC処理領域を生成する処理について説明するための図である。 OPC処理領域を生成する更に別の処理について説明するための図である。 本発明によるOPC処理方法を示すフローチャートである。 本発明によるOPC処理方法を実行する装置の構成を示す図である。
符号の説明
510 コンピュータ

Claims (10)

  1. 実パターンとダミーパターンとを含むマスクパターンについて全領域の一部である部分領域を定め、
    該部分領域に限定して光近接効果補正処理を実行する
    各段階を含み、
    該部分領域を定める段階は、該実パターンの情報と該ダミーパターンの情報とに基づいて、該実パターンと該実パターンに隣接する該ダミーパターンとを含む領域を該部分領域として求める
    ことを特徴とする光近接効果補正処理方法。
  2. 該部分領域を定める段階は、該実パターンに対応してダミーパターンを削除した領域を光近接効果補正処理の補正値に応じて拡大することで該部分領域を求めることを特徴とする請求項記載の光近接効果補正処理方法。
  3. 該部分領域を定める段階は、該実パターンに対応してダミーパターンを削除した領域の周囲の該ダミーパターンを、該ダミーパターンの配置情報に基づいて特定することにより該部分領域を求めることを特徴とする請求項記載の光近接効果補正処理方法。
  4. 該部分領域を定める段階は、該実パターンを光近接効果補正処理の補正値に応じて太らせるように拡大することにより該部分領域を求めることを特徴とする請求項記載の光近接効果補正処理方法。
  5. 実パターンとダミーパターンとを含むマスクパターンについて全領域の一部として、該実パターンと、該ダミーパターンの一部とを含む領域を部分領域として定め、
    該部分領域に限定して光近接効果補正処理を実行する
    各段階をコンピュータに実行させることを特徴とする光近接効果補正処理プログラム。
  6. 前記ダミーパターンの一部は、前記実パターンに隣接する前記ダミーパターンであることを特徴とする請求項5記載の光近接効果補正処理プログラム。
  7. 実パターンとダミーパターンとを含むマスクパターンについて全領域の一部として、該実パターンと、該ダミーパターンの一部とを含む領域を部分領域として定めるユニットと、
    該部分領域に限定して光近接効果補正処理を実行するユニット
    を含むことを特徴とする光近接効果補正処理システム。
  8. 前記ダミーパターンの一部は、前記実パターンに隣接する前記ダミーパターンであることを特徴とする請求項7記載の光近接効果補正処理システム。
  9. 実パターンとダミーパターンとを含むマスクパターンの全領域の一部として、該実パターンと、該ダミーパターンの一部とを含む領域を第1の領域として定め、前記全領域を、前記第1の領域と該ダミーパターンの少なくとも一部を含む第2の領域とに分離し、
    該第1の領域に限定して光近接効果補正処理を実行する
    各段階を含むことを特徴とする光近接効果補正処理方法。
  10. 前記ダミーパターンの一部は、前記実パターンに隣接する前記ダミーパターンであることを特徴とする請求項9記載の光近接効果補正処理方法。
JP2005508776A 2003-09-02 2003-09-02 ダミーパターンを考慮した光近接効果補正処理方法 Expired - Fee Related JP4260806B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2003/011219 WO2005024519A1 (ja) 2003-09-02 2003-09-02 ダミーパターンを考慮した光近接効果補正処理方法

Publications (2)

Publication Number Publication Date
JPWO2005024519A1 JPWO2005024519A1 (ja) 2006-11-02
JP4260806B2 true JP4260806B2 (ja) 2009-04-30

Family

ID=34260119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005508776A Expired - Fee Related JP4260806B2 (ja) 2003-09-02 2003-09-02 ダミーパターンを考慮した光近接効果補正処理方法

Country Status (3)

Country Link
US (1) US7631288B2 (ja)
JP (1) JP4260806B2 (ja)
WO (1) WO2005024519A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7260803B2 (en) * 2003-10-10 2007-08-21 Lsi Corporation Incremental dummy metal insertions
CN102610606B (zh) * 2005-04-26 2016-01-27 瑞萨电子株式会社 半导体装置及其制造方法、光接近处理方法
US7302673B2 (en) * 2005-09-15 2007-11-27 International Business Machines Corporation Method and system for performing shapes correction of a multi-cell reticle photomask design
JP2008176303A (ja) * 2006-12-19 2008-07-31 Nec Electronics Corp マスク生成方法、マスク形成方法、パターン形成方法および半導体装置
US8299943B2 (en) 2007-05-22 2012-10-30 Tegic Communications, Inc. Multiple predictions in a reduced keyboard disambiguating system
KR100881130B1 (ko) * 2007-05-28 2009-02-02 주식회사 하이닉스반도체 주변회로를 위한 게이트 패턴 형성 방법 및 이에 따른반도체 소자
US8435874B2 (en) * 2008-01-23 2013-05-07 Freescale Semiconductor, Inc. Method of forming openings in a semiconductor device and a semiconductor device fabricated by the method
KR20110057600A (ko) * 2009-11-24 2011-06-01 삼성전자주식회사 반도체 소자 및 이의 제조 방법
JP5606932B2 (ja) * 2011-01-18 2014-10-15 ルネサスエレクトロニクス株式会社 マスクの製造方法ならびに光近接効果補正の補正方法および半導体装置の製造方法
CN103576442B (zh) * 2012-07-26 2016-05-11 无锡华润上华半导体有限公司 一种光学邻近矫正装置及矫正方法
US9330224B2 (en) * 2014-04-30 2016-05-03 Oracle International Corporation Method and apparatus for dummy cell placement management
US9740092B2 (en) * 2014-08-25 2017-08-22 Globalfoundries Inc. Model-based generation of dummy features
US9977325B2 (en) * 2015-10-20 2018-05-22 International Business Machines Corporation Modifying design layer of integrated circuit (IC)

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5553273A (en) * 1995-04-17 1996-09-03 International Business Machines Corporation Vertex minimization in a smart optical proximity correction system
JPH09292701A (ja) * 1996-03-01 1997-11-11 Fujitsu Ltd マスクの製造方法
JPH10301255A (ja) * 1997-04-23 1998-11-13 Hitachi Ltd 電子線マスク描画方法
JP2000162758A (ja) * 1998-11-30 2000-06-16 Matsushita Electric Ind Co Ltd 光学的近接効果補正方法
JP3363109B2 (ja) * 1999-05-27 2003-01-08 沖電気工業株式会社 マスクパターンの作成方法
US7796801B2 (en) * 1999-08-26 2010-09-14 Nanogeometry Research Inc. Pattern inspection apparatus and method
US6183916B1 (en) * 1999-09-13 2001-02-06 Taiwan Semiconductor Manufacturing Company Method for proximity effect compensation on alternative phase-shift masks with bias and optical proximity correction
JP3506645B2 (ja) * 1999-12-13 2004-03-15 Necエレクトロニクス株式会社 半導体装置及びその製造方法
JP2001230250A (ja) * 2000-02-14 2001-08-24 Hitachi Ltd 半導体装置およびその製造方法並びにマスクパターンの生成方法
JP4417527B2 (ja) * 2000-05-15 2010-02-17 大日本印刷株式会社 マスクパタンの形成方法、およびフォトマスク
KR100378195B1 (ko) * 2001-02-21 2003-03-29 삼성전자주식회사 패턴의 밀도에 연속적으로 조절되는 밀도를 갖는 더미패턴군들을 포함하는 마스크용 데이터 생성 방법 및그러한 생성 방법이 저장된 기록매체
US7107573B2 (en) * 2002-04-23 2006-09-12 Canon Kabushiki Kaisha Method for setting mask pattern and illumination condition
US7363099B2 (en) * 2002-06-07 2008-04-22 Cadence Design Systems, Inc. Integrated circuit metrology
US7063923B2 (en) * 2002-07-11 2006-06-20 United Electronics Corp. Optical proximity correction method
US20040009409A1 (en) * 2002-07-11 2004-01-15 Jiunn-Ren Hwang Optical proximity correction method
JP2004077824A (ja) * 2002-08-19 2004-03-11 Toshiba Corp パターン形成方法、パターン形成プログラム、及び半導体装置の製造方法
JP4620942B2 (ja) * 2003-08-21 2011-01-26 川崎マイクロエレクトロニクス株式会社 半導体集積回路のレイアウト方法、そのレイアウト構造、およびフォトマスク
US7794897B2 (en) * 2004-03-02 2010-09-14 Kabushiki Kaisha Toshiba Mask pattern correcting method, mask pattern inspecting method, photo mask manufacturing method, and semiconductor device manufacturing method

Also Published As

Publication number Publication date
US20060190920A1 (en) 2006-08-24
JPWO2005024519A1 (ja) 2006-11-02
US7631288B2 (en) 2009-12-08
WO2005024519A1 (ja) 2005-03-17

Similar Documents

Publication Publication Date Title
US7631288B2 (en) Optical proximity correction performed with respect to limited area
US9594866B2 (en) Method for checking and fixing double-patterning layout
US7194704B2 (en) Design layout preparing method
JP5341399B2 (ja) パターン検証方法、パターン検証装置、プログラム、及び半導体装置の製造方法
JP2003525470A (ja) 混合モード光近接効果補正のための方法及び装置
US8443322B2 (en) Using layout enumeration to facilitate integrated circuit development
US8809072B2 (en) Sub-resolution assist feature arranging method and computer program product and manufacturing method of semiconductor device
JP4528558B2 (ja) パターンのデータ作成方法、及びパターン検証手法
TWI249813B (en) Pattern-producing method for semiconductor device
JP2008122948A (ja) 設計レイアウト作成方法、半導体装置の製造方法、及びコンピュータ読み取り可能な媒体
JP2006053248A (ja) 設計パターンデータ作成方法、マスクパターンデータ作成方法、マスク製造方法、半導体装置の方法およびプログラム
EP1393129B1 (en) Phase conflict resolution for photolithographic masks
JP4303206B2 (ja) 光近接効果補正処理検証方法
CN110058485A (zh) Opc修正方法及opc修正系统
US6800428B2 (en) Wavelength-independent exposure pattern generation method and exposure pattern generation system for lithography
JP5182641B2 (ja) フォトマスクのパターンデータ生成方法、フォトマスクのパターンデータ生成装置、およびプログラム
JP2002072441A (ja) レイアウトパターンデータ補正装置及び方法及びそれを用いた半導体装置の製造方法並びにレイアウトパターンデータ補正プログラムを記録した媒体
JP2004030579A (ja) デザインルールおよびプロセスパラメータの少なくとも一方を決定する方法、この決定方法を用いた半導体集積回路装置の製造方法、並びに、デザインルールおよびプロセスパラメータの少なくとも一方を決定するシステム
JP2009014790A (ja) フォトマスクパターン検証方法、フォトマスクパターン検証装置、半導体集積回路の製造方法、フォトマスクパターン検証制御プログラムおよび可読記憶媒体
JP2013527981A (ja) コーナーラウンディングの補正を備えた電子線リソグラフィの方法
KR100815953B1 (ko) 오프 그리드 방지를 위한 opc 처리방법
JP2000250960A (ja) 描画装置用データの検証方法およびフォトマスクの製造方法
JP2010156875A (ja) パターン補正支援方法およびパターン補正支援プログラム
JP2010271589A (ja) パターン分割方法、パターン分割処理装置及びコンピュータプログラム
US8609303B2 (en) Mask pattern generating method and computer program product

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080924

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090203

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4260806

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140220

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees