JP3976597B2 - マスクおよびその形成方法 - Google Patents
マスクおよびその形成方法 Download PDFInfo
- Publication number
- JP3976597B2 JP3976597B2 JP2002085834A JP2002085834A JP3976597B2 JP 3976597 B2 JP3976597 B2 JP 3976597B2 JP 2002085834 A JP2002085834 A JP 2002085834A JP 2002085834 A JP2002085834 A JP 2002085834A JP 3976597 B2 JP3976597 B2 JP 3976597B2
- Authority
- JP
- Japan
- Prior art keywords
- mask
- feature
- auxiliary feature
- features
- data set
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
【発明の属する技術分野】
本発明は、マスクおよびその形成方法に関するものであり、より詳細には、光学近接効果(OPE;optical proximity effect)を補正するために集積回路の各回路要素に対応するフィーチャーの孤立エッジ(isolated edges)周辺に形成された補助バー(Assisted bar)、スキャッタリングバー(scattering bar)または強度水準バー(intensity leveling bar)のような補助フィーチャーの改善に関するものである。
【0002】
【従来の技術】
半導体チップに集積された素子および連結線の最小線幅が小さくなるにつれて、紫外線を用いた伝統的なリソグラフィ技術によりウェーハに形成されるパターンの歪曲現象を避けることが困難となっている。
【0003】
即ち、近年使用されているi線、DUVなどの波長が248nmであるに対し、要求される最小線幅は100nmと小さくなっているので、光の回折干渉などによるパターンの歪曲が生じ、製造工程で厳しい制約条件となっている。
【0004】
このようなパターンの近接による歪曲現象は、最小線幅が小さくなる分さらに激しくなる。したがって、フォトリソグラフィ技術の解像限界から発生するパターンの歪曲現象に対して、補正技術が必要とされている。
【0005】
フォトリソグラフィでは、一般的にフォトマスクのパターンを光学レンズを通じてウェーハに複写する方法を使用している。影像を投影するための光学系は低帯域フィルタとして作用するので、ウェーハ上に結ばれる影像は、原型に比べて歪曲する。
【0006】
この影響により、四角形のマスクを使用した場合でも、高い周波数部分、角部分が透過されず、円形のパターンとなってしまう。マスクパターンのサイズが大きい場合には基本空間周波数が低いので、比較的高い周波数までマスクを透過することができ、元来の影像と類似する影像がウェーハ上に結ばれる。しかし、パターンのサイズが小さくなると、空間周波数が高まるので、光の透過される割合が減少し、歪曲は激しくなる。
【0007】
現在までのリソグラフィ設備の開発では、このような問題を解決したが、最近では設備の限界に到達しているために、設計次元の接近を必要とする。近接効果補正(OPC;optical proximity correction)は、このような歪曲を勘案し、予めマスクの模様を変形しウェーハに結ばれる最終パターンが所望の模様になるようにするものである。
【0008】
近接効果補正は、パターンの依存的変位を作り出すように、隣接するフィーチャー(マスクのパターンを構成する要素)が相互に作用するときに発生する。たとえば、同じ寸法を有するように設計されたが、レイアウト内で他フィーチャーと異なる近接度に置かれたラインは、現像された後に互いに同じ寸法を有しない。したがって、密に配置されたラインの群は、離隔されたラインと比べて、別に転写される傾向がある。ラインの寸法が一定に再生されないのでは、ICで重大な問題が発生する。
【0009】
米国特許第5,242,770号には、マスクパターン内の孤立されたエッジの強度傾き(edge intensity gradient)を調整する機能を実行するために、スキャッタリングバー、補助バーまたは強度水準バーと呼ばれる追加ラインを含んで構成した改善されたマスクについて開示している。
【0010】
孤立エッジの傾きは、追加ラインにより密に集合された集合エッジ(densed edges)のエッジ強度傾き(edge intensity gradient)に一致するように調整される。その結果、孤立された孤立フィーチャーと密に集合された集合フィーチャーが同一に転写され、近接効果が大きく減少される。
【0011】
米国特許第5,663,893号には、オリジナルのマスクパターン内の全てのフィーチャーにサブリソグラフィ補正フィーチャーを追加するための方法について説明されている。オリジナルのマスクパターンをセグメント化し、各セグメントに対し一連の補正フィーチャーを形成する。したがって、時間とメモリを効果的にコンピュータ作業を実行することができる。
【0012】
米国特許第5,821,014号は、孤立フィーチャーと密集フィーチャーの中間程度の距離だけ離間されたフィーチャー間における、スキャッタリングバーの設計ルールについて開示している。したがって、適当に密集されたフィーチャーについても近接効果補正が可能である。
【0013】
米国特許第6,120,952号には、メインフィーチャーと近接効果補正フィーチャーとの間の間隔を定義した後に、近接効果補正フィーチャーに関連しメインフィーチャーの寸法を調整する近接効果減少方法が開示されている。メインフィーチャーの寸法を調整することにより、最適のフィーチャー寸法を転写することができる。
【0014】
上述したように、棒(bar)形の補助フィーチャーを使用して近接効果を補正する技術が活発に研究され、広く使用されている。
【0015】
しかし、従来の棒形補助フィーチャーのデザインルールは次のような基本原則を有している。
【0016】
第一に、フィーチャー間の間隔が所定間隔以上に孤立されたエッジであること。 第二に、補助フィーチャーは孤立エッジから一定距離を維持すること。
【0017】
第三に、補助フィーチャーも所定距離を維持すること。
【0018】
したがって、上記のような基本原則の制限により、補助フィーチャーは、単純なパターン、たとえば、直線形パターンに適用可能である。
【0019】
しかし、複雑なパターン、例えば斜線のパターン、U字形、L字形、T字形、十字形などの凹所コーナを有したパターンの場合には、補助フィーチャーが非対称的に生成され、また相対的に長さが長い周辺補助フィーチャーにより相対的に長さが短い補助フィーチャーが除去されてなくなる。
【0020】
また、パターンが複雑になると、デザインルールに違背されたパターンの発生確率が高まる。極端なケースでは、デザインルールチェック(DRC;DESIGN RULE CHECKING)による単独の検査が不可能である。
【0021】
パターン間の距離が近い所では、補助フィーチャーが追加されるにつれて隣接パターン間の距離が小さくなってパターンブリッジまたはキッシング現象が発生してマスクの解像力が低下される短所がある。
【0022】
また、各孤立エッジに対し補助フィーチャーが全て棒形に生成されるので、補助フィーチャーの数が増加され全体的なマスクパターンのデータ量が増大する。各棒形補助フィーチャーのデータはGDSIIフォーマットの場合に32ビットデータに表現されるので、全体的なデータセットのデータ量増加によりデータ処理に多くの時間がかかり、マスク検査が困難であったり、膨大な貯蔵空間を確保しなければならないので、多くのメモリ容量が要求される。
【0023】
さらに、最近のDRAMのようなメモリ製品ではその集積度がギガ級以上に要求され、制限された面積より多くの量のメモリセルを集積させるためにセルレイアウトが既存の直線形態で屈曲部を有した複雑な構造を有する。特に、ゲート電極パターンの場合に狭い面積内で電流駆動能力を増加させるために、L字形のパターンにレイアウトされている。
【0024】
このような場合にゲート電極パターンの場合、アクティブ領域で全体的なゲート長さが均一に形成されなければならない。
【0025】
ゲート長さが短くなった場合に、MOS FETの単チャンネル効果により極端な臨界値低下が招来され、セルの動作不良が発生され、逆にゲート長さが長くなる場合にも電流駆動能力が減少され、臨界動作速度が低下される。
【0026】
また、チップ全領域にわたって全てのMOS FETが同一な特性を有するためには、ゲート長さが全領域にわたって均一に維持されなければならない。
【0027】
したがって、このような既存の補助フィーチャー生成アルゴリズムの問題点を補完し改善するためのいろいろな研究が必要である。
【0028】
【発明が解決しようとする課題】
本発明の目的は、凹所コーナに対応する補助フィーチャーを多角形に構成することにより、対称性を維持し補助フィーチャーの数を減らしてデータ量を減らすことができるマスクを提供することにある。
【0029】
他の本発明の目的は、マスクを形成する方法を提供することにある。
【0030】
【発明を解決するための手段】
前記の目的を達成するための本発明は、露光装置を使用しマスクから半導体基板上に集積回路に対応するパターンを光学的に転写するためのマスクにおいて、マスク上に集積回路を形成する回路要素に対応する複数のフィーチャーは、二つのエッジを有して形成された凹所コーナを少なくとも一つ以上を含む。
【0031】
また、マスクは近接効果補正用補助フィーチャーを含み、近接効果補正用補助フィーチャーは、凹所コーナのうちの凹所コーナを構成する二つのエッジ各々から所定距離離れた位置で、各エッジに沿って平行に延びた二つの延長部を含み、二つの延長部が凹所コーナと対応するように同一角度に曲がって、互いに連結され所定の幅を有した多角形構造を含む。
【0032】
本発明のマスク形成方法は、露光装置を使用しマスクから半導体基板上に集積回路に対応するパターンを光学的に転写するためのマスクを形成する方法において、マスク上に集積回路を形成する回路要素に対応し、二つのエッジを有して形成された凹所コーナを少なくとも一つ以上備える複数のフィーチャー(features)を形成し、凹所コーナを構成する二つのエッジ各々から所定距離離れた位置で、各エッジに沿って平行に延びた二つの延長部を含み、二つの延長部が凹所コーナと対応するように同一角度に曲がって互いに連結され、所定幅を有する多角形の構造の近接効果補正用補助フィーチャーを形成する。
【0033】
また、本発明のマスク形成方法は、露光装置を使用しマスクから半導体基板上に集積回路に対応するパターンを光学的に転写するためのマスクを、コンピュータを使用して形成する方法において、マスク上に集積回路を形成する回路要素に対応する複数のフィーチャーのデータセットを生成し、複数のフィーチャーのデータセットから孤立エッジのデータセットを抽出し、抽出された孤立エッジのデータセットに基づいて、各孤立エッジから所定距離離れた位置で、孤立エッジに沿って平行に延び、所定幅を有する棒形補助フィーチャーのデータセットを生成し、孤立エッジデータセットおよび棒形補助フィーチャーデータセットに基づいて、凹所コーナに対応する棒形補助フィーチャーのデータセットを生成し、凹所コーナに対応する棒形補助フィーチャーのデータセットに基づいて、孤立エッジから所定距離以内に延びた棒形補助フィーチャーの延長部を削除し、多角形補助フィーチャーのデータセットを生成し、棒形補助フィーチャーのデータセットのうちの凹所コーナに対応する棒形補助フィーチャーを多角形補助フィーチャーに変えて補助フィーチャーデータセットを形成し、フィーチャーデータセットと最終補助フィーチャーデータセットを組合せてマスクパターンデータセットを形成する。
【0034】
【発明の実施の形態】
以下、図面を参照して本発明の望ましい実施例を詳細に説明する。
【0035】
本発明では、凹所コーナを有するフィーチャーの孤立エッジのために、棒形の補助フィーチャーの代わりに多角形の補助フィーチャーを用いる。なお、フィーチャーとは、マスクのパターンの形状を構成する要素である。
【0036】
次に、本発明の理解のために、具体的な実施例を挙げて説明する。しかし、当業者にはこのような具体的な実施例が本発明を実施するために、必ず必要とするものではない。また、場合によっては、本発明をあいまいにしないために、公知のリソグラフィ工程段階を詳細に説明しない。
【0037】
リソグラフィ工程において、近接効果は、他のフィーチャーに関する近接度により、同一の寸法を有するフィーチャーが異なる寸法でマスク上に転写されることを意味する。
【0038】
即ち、相対的に隣接するフィーチャーエッジ間で発生する回折現象のために、近接効果が発生する。したがって、近接効果による不均一なパターン転写を防止するために、フォトレジスト上に現像されない棒形補助フィーチャーを孤立エッジ近傍に形成する。その結果、孤立エッジを有するフィーチャーおよび密に集合された集合エッジを有するフィーチャーは、オリジナルの寸法と同一の寸法に転写される。このような技術は、米国特許第5,242,770号、5,663,893号、5,821,014号および6,120,952号などに開示されている。
【0039】
特に、米国特許第5,821,014号では、フィーチャーとフィーチャー間距離が7w(wは棒形補助フィーチャーの幅を意味する)以上隔離された場合に、フィーチャーのエッジを孤立エッジと定義する。そして、二つ孤立エッジから各々3w離れた位置に幅がwである棒形補助フィーチャーを生成する。また、補助フィーチャーと補助フィーチャー間の間隔は最小限2w以上隔離されるようにする。
【0040】
図1〜図3は、従来技術による近接効果補正用棒形補助フィーチャーの生成方法を説明するための図である。
【0041】
図1に示すように、m字形フィーチャー10の孤立エッジ11〜19に対する棒形補助フィーチャー21〜30が生成される。生成された補助フィーチャーのうち孤立エッジ12、13、17により取り囲まれた領域40内の補助フィーチャー22、23、27と孤立エッジ14、15、18により取り囲まれた領域42内の補助フィーチャー24、25、28は互いに空間的に隣接されている。
【0042】
したがって、図2に示すように、相互空間的に隣接された補助フィーチャーは最小限間隔2w以上隔離されるために、その長さが再調整され補助フィーチャー22a、23a、27aおよび24a、25a、28aに生成される。
【0043】
続いて、フィルタリング過程を経ると、図3に示すように、補助フィーチャー27a、28aの長さが規定以下に縮小された場合には、フィルタリングされてなくなる場合も発生する。
【0044】
そのために、図3に示すように、最終的に得られた補助フィーチャーは調整後には、補助フィーチャー対21、22aおよび25a、26は互いに非対称的に形成されることが分かる。このように、補助フィーチャーの非対称性によりA1、A2、A3部分に対応し転写されたパターン幅が相異に示される。
【0045】
特に、フィーチャー10の各垂直部分がアクティブ領域50上に提供されるゲート電極パターンに対応される場合には、MOS FETのチャンネル長さが局部的に異なる。
【0046】
このような問題点を解決するために本発明では、フィーチャーの凹所コーナに対しては棒形補助フィーチャーではなく、多角形補助フィーチャーを提供する。
【0047】
図4は本発明による多角形補助フィーチャーを含む近接効果補正用フィーチャーを示す。
【0048】
本発明でm字形フィーチャー10と孤立エッジ11、16、19に対する棒形補助フィーチャー21、26、29、30と孤立エッジ12、13、17により取り囲まれた領域40内の多角形補助フィーチャー32と孤立エッジ14、15、18により取り囲まれた領域42内の多角形補助フィーチャー34を含む。
【0049】
棒形補助フィーチャー21、26、29、30と多角形補助フィーチャー32、34は通常の補助フィーチャーと同様に露光装置の焦点深度を増加させ、半導体基板上に転写されない程度の幅を有し、複数のフィーチャーのうちの密に集合する集合フィーチャーのエッジ強度傾きと、孤立フィーチャーのエッジ強度傾きとが互いに整合(match)するように所定距離だけ孤立エッジから離れた位置に配置される。
【0050】
すなわち、多角形補助フィーチャー32は従来の棒形補助フィーチャー22、23、27を連結して一つの多角形に構成したものであり、補助フィーチャー34は従来の棒形補助フィーチャー24、25、28を連結して一つのU字形多角形により構成したものである。
【0051】
そのため、本発明による補助フィーチャーの数は従来方式の10個に比べて6個に減るので、マスクパターンのデータ量を減少させることができる。即ち、3個の棒形補助フィーチャーを1個の多角形補助フィーチャーに統合するので、3個の棒形補助フィーチャーに対する3個の棒形データコードを1個のU字形フィーチャーに対する1個の多角形データコードに減らすことができる。
【0052】
通常の棒形補助フィーチャーデザインルールにより補助フィーチャーを生成すると、図4で、孤立エッジ12、13の長さに比べて孤立エッジ17の長さが相対的に小さい場合には、孤立エッジ12、13に対応し生成される棒形補助フィーチャーの長さよりも孤立エッジ17に対応し生成される棒形補助フィーチャーの長さが相対的に小さく形成される。
【0053】
したがって、従来の補助フィーチャー生成デザインルールにより孤立エッジ17に対応する棒形補助フィーチャーが隣接する補助フィーチャーとの離隔距離を維持するために、棒形補助フィーチャーは非常に小さく作られ、または除去されるという問題が発生する。
【0054】
また、孤立エッジ12に対応する棒形補助フィーチャーは、孤立エッジ17に対応する棒形補助フィーチャーとの離隔距離を維持するために、長さがさらに短くなる。この場合には、孤立エッジ12に対応する棒形補助フィーチャーは、孤立エッジ17に対応する棒形補助フィーチャーと非対称形となる。従来の補助フィーチャー生成デザインルールでは、極端な場合、棒形補助フィーチャーは、アクティブ領域50内において相当短く形成され、アクティブ領域50のエッジ部位と内部部位とでの転写されるパターンの幅に差ができる。即ち、アクティブ領域50のエッジ部位で局部的に単チャンネルが形成され、トランジスターの電気的特性が悪くなるという問題点がある。
【0055】
しかし、本発明では、凹所コーナに対応する補助フィーチャーが多角形により構成され、そのまま保存されるので、アクティブ領域50のエッジ部位や内部部位でも同一のサイズのパターン幅を維持することができる。また、棒形補助フィーチャーの場合には該棒形補助フィーチャー同士に干渉が生じるために所定の離間距離を維持していたが、多角形に構成される補助フィーチャーでは接続される補助フィーチャー同士による干渉を利用し、適当にパターンを転写することができる。
【0056】
本発明では、多角形補助フィーチャーを生成するために、図5に示す手順でマスクパターンを生成する。
【0057】
図5は本発明によるマスク形成方法を説明するための望ましい一実施例のフローチャートである。図6〜図12は、図5のフローチャートの各ステップに対応したパターン生成を図式化した図である。
【0058】
まず、コンピュータ上でCADプログラムを使用し、マスク上に集積回路を形成する回路要素に対応する補助フィーチャーのデータセットを図6に示すように生成する(段階S1)。
【0059】
続いて、フィーチャーのデータセットから孤立エッジのデータセットを抽出する(段階S2)。図6のフィーチャーで、孤立エッジは図7のように太い実線に表示される。
【0060】
その後、抽出された孤立エッジのデータセットに基づいて、各孤立エッジから所定距離離れた位置で、孤立エッジに沿って平坦に延長され、所定幅を有する棒形補助フィーチャーのデータセットを補助フィーチャー生成デザインルールに沿って、図8のように生成する(段階S3)。
【0061】
したがって、凹所コーナに対応する棒形補助フィーチャーを補正するために、孤立エッジデータセットおよび棒形補助フィーチャーデータセットに基づいて、凹所コーナに対応する棒形補助フィーチャーのデータセットを図9に示すように抽出する(段階S4)。
【0062】
凹所コーナに対応する棒形補助フィーチャーのデータセットに基づいて、孤立エッジから所定距離内に延びた棒形補助フィーチャーの延長部Eを削除し、多角形補助フィーチャーのデータセットを図10のように生成する(段階S5)。
【0063】
棒形補助フィーチャーのデータセットのうちの凹所コーナに対応する棒形補助フィーチャーを、多角形補助フィーチャーに置き換えて最終補助フィーチャーデータセットを図11のように形成する(段階S6)。したがって、凹所コーナに対応する多角形補助フィーチャーが形成されるので、隣接する補助フィーチャー間の間隔を維持するために棒形補助フィーチャーの長さが短くされてその結果フィルタリング過程で除去されるということがなく、多角形補助フィーチャーは、フィルタリング過程において除去されることがない。
【0064】
また、補助フィーチャー生成後にデザインルールチェック(DRC)が可能である。すなわち、全ての補助フィーチャーを棒形に形成した場合には、隣接するフィーチャーまたは補助フィーチャーが互いに接触するかどうか、または、オーバーラップが起こるかどうかをチェックするために検査を実行することになるが、補助フィーチャーの数が多くなる分だけ検査に多くの時間がかかるだけでなく、検査自体が不可能となりうる。
【0065】
特に、高集積化されるほどフィーチャーの構造が複雑多様な形態を有するので、全ての場合に対応し、補助フィーチャーを一律的に生成し、これを検査することがさらに困難になる。しかし、本発明では、複数の棒形補助フィーチャーを一つの多角形補助フィーチャーに置き換えることにより、データ量を大幅減らすことができ、検査作業が可能となり、作業時間を減らすことができる。
【0066】
フィーチャーデータセットと最終補助フィーチャーデータセットを組合せて、マスクパターンデータセットを図12のように形成する(段階S7)。
【0067】
したがって、得られたマスクパターンデータセットをマスク製作用露光設備、たとえば、e−beam露光装置などに適用し、石英基板上にクロムパターンを形成し、マスクを製作する。したがって、製作されたマスク上には棒形補助フィーチャーだけでなく、凹所コーナに対応した多角形補助フィーチャーの生成が可能になる。
【0068】
図13は、上述した本発明により多角形補助フィーチャーを含むマスクのレイアウトを示す。図13に示すように、ゲート電極パターンのように複雑なパターンを有する領域は、フィーチャー50により一部が取り囲まれ、多くの凹所コーナを含む。本発明では、このように取り囲まれた領域には、棒形補助フィーチャーに代えて多角形補助フィーチャー52を形成する。
【0069】
図14は、図13のマスクを使用しフォトレジスト上に転写されたパターンの一部を示す。図面に記載された寸法は実際測定されたパターンの幅の寸法であり、かっこ書きの寸法は設計寸法である。実際に測定された寸法は、設計寸法(197nm)よりだいたいに小さい寸法を示すことが分かる。
【0070】
パターンの幹部分60は、174nmまたは172nmを示すが、枝のエッジ部分62は163nmと相対的に小さい寸法を有することが分かる。
【0071】
図15は、図14のフォトレジストパターンをエッチングマスクに使用し、下部物質をエッチングした後に実際得られたパターンの形状を示す。図面で70はゲート電極パターンであり、72はアクティブ領域を示す。
【0072】
実際に、エッチングされたパターンは枝部分の縁で測定した結果、設計寸法である197nmに近接した199nmであることが分かる。そして、枝部分からなるゲート電極パターンの幅がアクティブ領域72では、全体的に均一な幅により製造されたことが分かる。
【0073】
即ち、アクティブエッジ部位でのゲート電極の幅とアクティブ領域内部でのゲート電極の幅が殆ど同一なサイズで形成されたことが分かる。したがって、MOS FETトランジスターのチャンネルの長さがアクティブ領域72では一定に得られ、全体的に均一性を維持することが分かる。
【0074】
図16は形成されたゲート電極パターンの3次元構造にアクティブ領域のエッジでのパターン幅(a)と、アクティブ領域内のパターン幅(b)が殆ど同一サイズにより均一に形成されたことを示す。
【0075】
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更できる。
【0076】
【発明の効果】
上述のように、本発明のマスクは、一部がフィーチャーにより取り囲まれ、フィーチャーの凹所コーナと向き合う補助フィーチャーが棒形ではなく、多角形に形成される。したがって、全体的な補助フィーチャーの数を大幅に減らすことができ、処理データ量と処理時間を大きく減らし、データ処理時にメモリ容量を減らすことができるという経済的な利点がある。
【0077】
また、フィーチャーにより取り囲まれた領域内の補助フィーチャーは、除去されることなく、デザインルールに基づいて多角形の補助フィーチャーの形態に維持されるので、外側の補助フィーチャーとの非対称性を大きく減らすことができる。特に、アクティブ領域上でエッジと中央部分に関係なしにゲート電極パターンの幅を一定に維持することができるので、トランジスターの特性を設計通りに維持させることができる。
【図面の簡単な説明】
【図1】 従来技術による近接効果補正用棒形補助フィーチャーの生成方法を説明するための図である。
【図2】 従来技術による近接効果補正用棒形補助フィーチャーの生成方法を説明するための図である。
【図3】 従来技術による近接効果補正用棒形補助フィーチャーの生成方法を説明するための図である。
【図4】 本発明による多角形補助フィーチャーを含む近接効果補正用補助フィーチャーを示す図である。
【図5】 本発明によるマスク形成方法を説明するための望ましい一実施例のフローチャートである。
【図6】 図5のフローチャートの各ステップに対応したパターン生成を図式化した図である。
【図7】 図5のフローチャートの各ステップに対応したパターン生成を図式化した図である。
【図8】 図5のフローチャートの各ステップに対応したパターン生成を図式化した図である。
【図9】 図5のフローチャートの各ステップに対応したパターン生成を図式化した図である。
【図10】 図5のフローチャートの各ステップに対応したパターン生成を図式化した図である。
【図11】 図5のフローチャートの各ステップに対応したパターン生成を図式化した図である。
【図12】 図5のフローチャートの各ステップに対応したパターン生成を図式化した図である。
【図13】 本発明による多角形補助フィーチャーを有したマスクのレイアウト図である
【図14】 図13のマスクを使用し形成されたフォトレジストパターン図である。
【図15】 図14のフォトレジストパターンをエッチングマスクに使用しエッチングされたゲート電極層パターン図である。
【図16】 本発明による多角形補助フィーチャーを有したマスクを使用し得られたゲート電極パターンの斜視図である。
【符号の説明】
10…フィーチャー、
11〜19…孤立エッジ、
21〜30…棒形補助フィーチャー、
32、34…多角形補助フィーチャー、
40、42…取り囲まれた領域、
50、72…アクティブ領域、
60…パターンの幹部部分、
62…パターンの枝のエッジ部分。
Claims (13)
- 露光装置を使用してマスクから半導体基板上に集積回路に対応するパターンを光学的に転写するためのマスクにおいて、
前記マスク上に前記集積回路を形成する回路要素に対応し、二つのエッジを有して形成された凹所コーナを少なくとも一つ以上を含む複数のフィーチャーと、
前記凹所コーナを構成する二つのエッジ各々から所定距離離れた位置で、各エッジに沿って平行に延びた二つの延長部を含み、二つの延長部が前記凹所コーナと対応するように同一角度に曲がって互いに連結され、所定幅を有する多角形構造の近接効果補正用補助フィーチャーと、
を備えることを特徴とするマスク。 - 前記補助フィーチャーの所定幅は、前記露光装置の焦点深度を増加させ、該補助フィーチャーが前記半導体基板上に転写されない程度の幅を有することを特徴とする請求項1に記載のマスク。
- 前記所定距離は、前記複数のフィーチャーのうち、密に集合された集合フィーチャーのエッジ強度傾きと孤立フィーチャーのエッジ強度傾きとが互いに整合する距離であることを特徴とする請求項1または請求項2に記載のマスク。
- 前記複数のフィーチャーは、凹所コーナを有するゲート電極パターンに対応することを特徴とする請求項1〜請求項3のいずれか一項に記載のマスク。
- 露光装置を使用してマスクから半導体基板上に集積回路に対応するパターンを光学的に転写するためのマスクを形成する方法において、
前記マスク上に前記集積回路を形成する回路要素に対応し、二つのエッジを有して形成された凹所コーナを少なくとも一つ以上を含む複数のフィーチャーを形成する段階と、
前記凹所コーナを構成する二つのエッジ各々から所定距離離れた位置で、各エッジに沿って平行に延びた二つの延長部を含み、二つの延長部が前記凹所コーナと対応するように同一角度に曲がって互いに連結され、所定幅を有する多角形の構造の近接効果補正用補助フィーチャーを形成する段階と、
を備えることを特徴とするマスクの形成方法。 - 前記補助フィーチャーの所定幅は、前記露光装置の焦点深度を増加させ、該補助フィーチャーが前記半導体基板上に転写されない程度の幅を有することを特徴とする請求項5に記載のマスクの形成方法。
- 前記所定距離は、前記複数のフィーチャーのうち、密に集合された集合フィーチャーのエッジ強度傾きと孤立フィーチャーのエッジ強度傾きとが互いに整合する距離であることを特徴とする請求項5または請求項6に記載のマスクの形成方法。
- 露光装置を使用してマスクから半導体基板上に集積回路に対応するパターンを光学的に転写するためのマスクを、コンピュータを使用して形成する方法において、
前記マスク上に前記集積回路を形成する回路要素に対応する複数のフィーチャーのデータセットを生成する段階と、
前記複数のフィーチャーのデータセットから孤立エッジのデータセットを抽出する段階と、
前記抽出された孤立エッジのデータセットに基づいて、各孤立エッジから所定距離離れた位置で、孤立エッジに沿って平行に延び、所定幅を有する棒形補助フィーチャーのデータセットを生成する段階と、
前記孤立エッジデータセットおよび棒形補助フィーチャーデータセットに基づいて、凹所コーナに対応する棒形補助フィーチャーのデータセットを生成する段階と、
前記凹所コーナに対応する棒形補助フィーチャーのデータセットに基づいて、孤立エッジから所定距離内に延びた棒形補助フィーチャーの延長部を削除し、多角形補助フィーチャーのデータセットを生成する段階と、
前記棒形補助フィーチャーのデータセットのうちの凹所コーナに対応する棒形補助フィーチャーを前記多角形補助フィーチャーに置き換えて補助フィーチャーデータセットを形成する段階と、
前記フィーチャーデータセットと最終補助フィーチャーデータセットを組合せてマスクパターンデータセットを形成する段階と、
を備えることを特徴とするマスクの形成方法。 - 半導体基板上の集積回路に対応するパターンを光学的に転写するためのマスクにおいて、
隣接する隣接エッジにより形成された凹所コーナを少なくとも一つ含み、前記集積回路を形成するための回路要素に対応する複数のフィーチャーと、
前記隣接エッジに沿って等角に延びた形状を有する前記凹所コーナから離隔され、前記凹所コーナに直接的に隣接するように形成された多角形構造の近接効果補正用補助フィーチャーと、
を備えることを特徴とするマスク。 - 前記複数のフィーチャーの少なくとも一つは3個の連続する隣接エッジを含み、前記補助フィーチャーはU字形状であることを特徴とする請求項9に記載のマスク。
- 前記パターンは、露光装置を使用して光学的に転写され、前記補助フィーチャーの幅は前記露光装置の焦点深度を高めることを特徴とする請求項9または請求項10に記載のマスク。
- 前記補助フィーチャーは、前記複数フィーチャーのうち、密に集合された集合フィーチャーのエッジ強度傾きと、孤立フィーチャーのエッジ強度傾きとを互いに整合することができる距離に前記凹所コーナから離隔されることを特徴とする請求項9〜請求項11のいずれか一項に記載のマスク。
- 前記補助フィーチャーは、前記隣接エッジ全体に沿って延びることを特徴とする請求項9〜請求項12のいずれか一項に記載のマスク。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010016961A KR100589041B1 (ko) | 2001-03-30 | 2001-03-30 | 마스크 및 그 형성방법 |
KR2001-016961 | 2001-03-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002323748A JP2002323748A (ja) | 2002-11-08 |
JP3976597B2 true JP3976597B2 (ja) | 2007-09-19 |
Family
ID=19707650
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002085834A Expired - Fee Related JP3976597B2 (ja) | 2001-03-30 | 2002-03-26 | マスクおよびその形成方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6770403B2 (ja) |
JP (1) | JP3976597B2 (ja) |
KR (1) | KR100589041B1 (ja) |
TW (1) | TW558746B (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004012722A (ja) * | 2002-06-05 | 2004-01-15 | Seiko Epson Corp | フォトマスク及びパターン作製方法及び半導体装置 |
US7141338B2 (en) * | 2002-11-12 | 2006-11-28 | Infineon Technologies Ag | Sub-resolution sized assist features |
TWI346250B (en) * | 2003-06-30 | 2011-08-01 | Asml Masktools Bv | Improved scattering bar opc application method for sub-half wavelength lithography patterning |
US7875523B1 (en) | 2004-10-15 | 2011-01-25 | Hrl Laboratories, Llc | HBT with emitter electrode having planar side walls |
US7396731B1 (en) | 2004-10-15 | 2008-07-08 | Hrl Laboratories, Llc | Method for preparing a non-self-aligned heterojunction bipolar transistor with a small emitter-to-base spacing |
KR100586549B1 (ko) * | 2004-12-02 | 2006-06-08 | 주식회사 하이닉스반도체 | 포토 마스크 및 이를 이용한 패턴 제조 방법 |
CN102520577B (zh) * | 2005-08-11 | 2014-10-29 | 富士通半导体股份有限公司 | 曝光用掩模、图案复制方法 |
US7503029B2 (en) * | 2006-03-31 | 2009-03-10 | Synopsys, Inc. | Identifying layout regions susceptible to fabrication issues by using range patterns |
US7703067B2 (en) * | 2006-03-31 | 2010-04-20 | Synopsys, Inc. | Range pattern definition of susceptibility of layout regions to fabrication issues |
US8347239B2 (en) * | 2006-06-30 | 2013-01-01 | Synopsys, Inc. | Fast lithography compliance check for place and route optimization |
KR100788372B1 (ko) * | 2006-08-07 | 2008-01-02 | 동부일렉트로닉스 주식회사 | Opc 마스크 패턴 |
CN101382728B (zh) * | 2007-09-07 | 2010-07-28 | 北京京东方光电科技有限公司 | 灰阶掩膜版结构 |
CN101387825B (zh) * | 2007-09-10 | 2011-04-06 | 北京京东方光电科技有限公司 | 补偿型灰阶掩膜版结构 |
US8151236B2 (en) * | 2008-01-19 | 2012-04-03 | Synopsys, Inc. | Steiner tree based approach for polygon fracturing |
JP5185235B2 (ja) * | 2009-09-18 | 2013-04-17 | 株式会社東芝 | フォトマスクの設計方法およびフォトマスクの設計プログラム |
WO2014066997A1 (en) * | 2012-10-29 | 2014-05-08 | Sidense Corporation | A reverse optical proximity correction method |
CN103969940A (zh) * | 2014-04-22 | 2014-08-06 | 京东方科技集团股份有限公司 | 相移掩模板和源漏掩模板 |
CN109109318A (zh) * | 2017-06-26 | 2019-01-01 | 三纬国际立体列印科技股份有限公司 | 多光源调校装置及其使用方法 |
US11209728B2 (en) * | 2018-06-27 | 2021-12-28 | Taiwan Semiconductor Manufacturing Company Ltd. | Mask and method for fabricating the same |
US11480869B2 (en) * | 2019-08-29 | 2022-10-25 | Taiwan Semiconductor Manufacturing Company Ltd. | Photomask with enhanced contamination control and method of forming the same |
CN113848678B (zh) * | 2021-09-23 | 2024-02-27 | 武汉新芯集成电路制造有限公司 | 掩膜版及其制造方法、半导体器件的制造方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2447072A1 (fr) * | 1979-01-17 | 1980-08-14 | Cii Honeywell Bull | Corps contenant au moins un transducteur de lecture et/ou d'enregistrement des informations contenues sur un support |
US4863809A (en) * | 1988-03-10 | 1989-09-05 | Magnetic Peripherals, Inc. | Surface treatment for sliders and carbon coated magnetic media |
US4992300A (en) * | 1988-05-24 | 1991-02-12 | Matsushita Electric Industrial Co., Ltd. | Manufacturing method for a recording medium or a recording head |
JP2912694B2 (ja) * | 1990-09-07 | 1999-06-28 | 松下電器産業株式会社 | 記録再生装置 |
US5271802A (en) * | 1990-12-27 | 1993-12-21 | International Business Machines Corporation | Method for making a thin film magnetic head having a protective coating |
JPH11258776A (ja) * | 1998-03-13 | 1999-09-24 | Sony Corp | 重ね合わせ測定パターン、フォトマスク、重ね合わせ測定方法及び重ね合わせ測定装置 |
AU2001253498A1 (en) * | 2000-04-14 | 2001-10-30 | Seagate Technology Llc | Ultrathin protective overcoats for magnetic materials |
JP2001344724A (ja) * | 2000-06-01 | 2001-12-14 | Fujitsu Ltd | 浮上ヘッドスライダ |
US6743481B2 (en) * | 2000-06-01 | 2004-06-01 | Seagate Technology Llc | Process for production of ultrathin protective overcoats |
CN1441854A (zh) * | 2000-06-02 | 2003-09-10 | 西加特技术有限责任公司 | 制备超薄保护涂层的方法 |
US6822833B2 (en) * | 2002-06-21 | 2004-11-23 | Seagate Technology Llc | Disc drive magnetic component with self assembled features |
US7675711B2 (en) * | 2003-05-07 | 2010-03-09 | Sae Magnetics (Hk) Ltd. | Measuring and neutralizing the electrical charge at the interface of a magnetic head and media |
US7327535B2 (en) * | 2003-05-08 | 2008-02-05 | Sae Magnetics (H.K.) Ltd. | Hybrid coating for magnetic heads |
-
2001
- 2001-03-30 KR KR1020010016961A patent/KR100589041B1/ko not_active IP Right Cessation
- 2001-12-21 TW TW090131883A patent/TW558746B/zh not_active IP Right Cessation
-
2002
- 2002-03-19 US US10/100,031 patent/US6770403B2/en not_active Expired - Fee Related
- 2002-03-26 JP JP2002085834A patent/JP3976597B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR20020076821A (ko) | 2002-10-11 |
US6770403B2 (en) | 2004-08-03 |
US20020142597A1 (en) | 2002-10-03 |
TW558746B (en) | 2003-10-21 |
JP2002323748A (ja) | 2002-11-08 |
KR100589041B1 (ko) | 2006-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3976597B2 (ja) | マスクおよびその形成方法 | |
US7908572B2 (en) | Creating and applying variable bias rules in rule-based optical proximity correction for reduced complexity | |
US6421820B1 (en) | Semiconductor device fabrication using a photomask with assist features | |
US20050144583A1 (en) | Method and data-processing system for rule-based optical proximity correction with simulataneous scatter bar insertion | |
US8332784B2 (en) | Semiconductor device | |
WO2007044132A1 (en) | Improved process margin using discrete assist features | |
US8261214B2 (en) | Pattern layout creation method, program product, and semiconductor device manufacturing method | |
JP2004520622A (ja) | 分解能向上技術の適用に優先順位を付ける方法及び装置 | |
US20080063948A1 (en) | Method for achieving compliant sub-resolution assist features | |
JP2001100390A (ja) | 露光用マスクのパターン補正方法 | |
US6571383B1 (en) | Semiconductor device fabrication using a photomask designed using modeling and empirical testing | |
JP2007102207A (ja) | 複雑度低減のためのルールベース光学近接効果補正における可変バイアス・ルールの作成および適用 | |
KR20170048281A (ko) | 패턴 생성 방법, 프로그램, 정보 처리 장치, 및 마스크 제조 방법 | |
JP2004302263A (ja) | マスクパターン補正方法およびフォトマスク | |
JP2009020393A (ja) | マスクパターン形成方法 | |
US7393613B2 (en) | Set of at least two masks for the projection of structure patterns | |
US8092958B2 (en) | Mask and method for patterning a semiconductor wafer | |
JP5322443B2 (ja) | マスクパターンデータ作成方法および半導体装置の製造方法 | |
US20120237879A1 (en) | Pattern forming method, semiconductor device manufacturing method and phase shift photomask having dummy gate patterns | |
CN112946994B (zh) | 光学邻近修正方法及掩膜版的制作方法 | |
JP4383752B2 (ja) | マスクパタン生成方法およびマスクパタン生成装置 | |
US6413685B1 (en) | Method of reducing optical proximity effect | |
CN113158609B (zh) | 半导体器件及其制造方法 | |
JP2002182363A (ja) | マスク及びパターン形成方法 | |
JP2005215587A (ja) | 位相シフトマスクの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040611 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070604 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070612 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070619 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130629 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |