KR20020076821A - 마스크 및 그 형성방법 - Google Patents

Abstract

본 발명은 마스크 및 그 형성방법에 관한 것으로서, 특히 본 발명은 노광장치를 사용하여 마스크로부터 반도체 기판 상에 집적회로에 대응하는 패턴을 광학적으로 전사하기 위한 마스크에 있어서, 상기 마스크 상에 상기 집적회로를 형성하는 회로요소들에 대응하는 복수의 피쳐들은 두 개의 에지들에 의해 형성된 오목 코너들을 적어도 하나 이상 포함한다. 또한, 상기 마스크는 근접효과 보정용 보조피쳐들을 포함하고, 근접효과 보정용 보조피쳐들은 상기 오목 코너들 중 오목 코너를 구성하는 두 개의 에지들 각각으로부터 소정 거리 떨어진 위치에서 각 에지를 따라 평행하게 연장된 두 개의 연장부들을 포함하고, 두 개의 연장부들이 상기 오목 코너와 대응하여 동일한 각도로 구부러져 서로 연결되고 소정 폭을 가진 다각형의 구조를 포함한다. 따라서, 본 발명에서는 오목 코너에 대응하여 다각형의 보조피쳐를 가짐으로써 대칭성을 유지하고 보조피쳐의 수를 줄임으로써 전체적인 마스크 패턴의 데이터 량을 줄일 수 있다.

Description

마스크 및 그 형성방법{MASK AND METHOD FOR FORMING THEREOF}

본 발명은 마스크 및 그 형성방법에 관한 것으로 특히 광학 근접 효과(OPE : Optical Proximity Effect)를 보정하기 위하여 집적회로의 각 회로요소에 대응하는 피쳐들의 고립에지(isolated edges) 주변에 형성된 보조피쳐(Assisted bar or scattering bar or intensity leveling bar)의 개선에 관한 것이다.

반도체 칩에 집적된 소자 및 연결선의 최소 선폭이 작아짐에 따라 자외선을 이용한 전통적인 리소그라피 기술로는 웨이퍼에 형성되는 패턴의 왜곡현상을 피하기 힘들게 되었다.

즉, 최근 사용되고 있는 i선, DUV 등의 사용으로 파장이 248㎚ 임에 반하여 최소 선폭은 100㎚에 달하고 있으므로, 빛의 회절 간섭 등에 의한 패턴의 왜곡은 공정에서 심각한 제약조건으로 등장하였다.

이와 같은 패턴의 근접에 따른 왜곡현상은 앞으로 최소 선폭이 더욱 작아짐에 따라 더욱 심각해질 것으로 예상된다. 광리소그라피의 해상 한계에서 발생하는 패턴의 왜곡현상에 대한 보정은 이제 불가피한 기술이 되고 있다.

광리소그라피는 일반적으로 포토마스크의 패턴을 광학렌즈를 통하여 웨이퍼에 복사하는 방법을 사용하고 있다. 상을 투영시키는 광학계가 저대역 필터로 작용하기 때문에 웨이퍼에 맺히는 상은 원래의 모양에서 왜곡된 형태가 나타난다.

이 영향은 사각형 모양의 마스크를 사용했을 경우 높은 주파수 부분, 모서리 부분이 투과되지 않으므로 원형의 패턴을 보이게 된다. 마스크 패턴의 크기가 큰 경우에는 기본 공간 주파수가 낮으므로 비교적 많은 차수의 주파수까지 투과가 가능하여 원래의 패턴과 유사한 상이 맺히게 된다. 그러나, 패턴의 사이즈가 작아지면 공간 주파수가 높아지므로 투과되는 개수가 감소하고 따라서 왜곡은 점점 심해지게 된다.

현재까지의 리소그라피 장비의 개발로 이와 같은 문제를 해결해 왔으나, 이제 장비의 한계에 도달하여 설계 차원의 접근이 필요하게 되었다. 근접효과보정(OPC : Optical Proximity Correction)은 이와 같은 왜곡을 감안하여 미리 마스크의 모양을 변형하여 웨이퍼에 맺히는 최종 패턴이 원하는 모양이 되도록 하자는 것이다.

근접효과는 이웃한 피쳐가 패턴 의존적 변이를 만들어 내도록 상호작용을 할 때 발생한다. 예컨대, 같은 디멘죤을 가지도록 설계되었으나 레이아웃 내에서 타 피쳐의 근접도가 다르게 놓여진 라인들은 현상된 후에 서로 같은 디멘죤을 갖지 않는다. 따라서, 조밀하게 밀집된 라인들의 군은 이격된 라인과 비교했을 때, 다르게 전사되는 경향이 있다. 확실한 라인 넓이가 일정하게 재생되지 않을 때, IC에서 중대한 문제가 발생할 수 있다.

미국특허 제 5,242,770호 특허는 마스크 패턴 내의 고립된 에지 강도 기울기를 조정하는 해상 불가능한 추가라인 또는 스캐터링 바(scattering bar or assisted bar or intensity leveling bar)를 포함하여 구성한 개선된 마스크에 대하여 기술하고 있다.

고립 에지의 기울기는 추가라인에 의해 조밀하게 밀집된 에지(densed edges)의 에지 강도 기울기에 일치하도록 조정되어진다. 그 결과 고립된 피쳐와 조밀하게 밀집된 피쳐가 비슷하게 전사되고 근접효과가 크게 감소되어진다.

미국특허 제 5,663,893호 특허는 원본 마스크 패턴 내의 모든 피쳐들에 서브 리소그래피 보정피쳐들을 추가하기 위한 방법에 대하여 기술하고 있다. 원본 마스크 패턴을 세그먼트화하고 각 세그먼트들에 대하여 일련의 보정피쳐들을 형성한다. 따라서, 컴퓨터 작업시 시간과 메모리를 효과적으로 사용할 수 있다.

미국특허 제 5,821,014호 특허는 고립 피쳐와 밀집피쳐들의 중간 정도의 공간도를 가진 피쳐들 사이에서 스캐터링 바의 설계 룰에 대하여 기술하고 있다. 따라서, 적당히 밀집된 피쳐들에 대해서도 근접효과 보정이 가능하다.

미국특허 제 6,120,952호 특허는 메인 피쳐와 근접효과보정 피쳐 사이의 간격을 정의한 다음에 근접효과보정 피쳐에 관련하여 메인 피쳐의 디멘죤을 조정하는 근접효과 감소방법에 대하여 기술하고 있다. 메인 피쳐의 디멘죤을 조정함으로써 최적의 피쳐 디멘죤을 전사할 수 있다.

상술한 바와 같이 바 형태의 보조피쳐를 사용하여 근접효과를 보정하는 기술이 활발하게 연구되고 있고 현장에서도 널리 사용되고 있다.

그러나, 종래의 바형 보조피쳐의 디자인 룰은 다음과 같은 기본 원칙을 가지고 있다.

첫째, 피쳐들 사이의 간격이 소정 간격이상으로 고립된 고립에지일 것

둘째, 보조피쳐는 고립에지로부터 일정 거리를 유지할 것.

셋째, 보조피쳐들도 소정 거리를 유지할 것.

따라서, 다음과 같은 기본 원칙에 의해 보조피쳐를 생성하게 될 경우에는 단순한 패턴, 예컨대 직선형 패턴에 대해서는 제대로 적용이 가능하다.

그러나, 복잡한 패턴, 예컨대 사선방향의 패턴, U 자형, L 자형, T 자형, +자형 등의 오목한 코너를 가진 패턴의 경우에서는 생성된 보조피쳐들이 비대칭적으로 생성되거나 아니면 상대적으로 길이가 긴 주변 보조피쳐들에 의해 상대적으로 길이가 짧은 보조피쳐들이 제거되어 없어지기도 한다.

또한, 패턴이 복잡해지면 상기 디자인 룰에 위배된 패턴들의 발생확률이 높아지고 이는 디자인 룰 체크(DRC : DESIGN RULE CHECKING)에 의한 싱글러리티(SINGULARITY)검사가 거의 불가능할 정도로 심각할 수도 있었다.

패턴 간의 거리가 가까운 곳에서는 보조피쳐가 추가됨에 따라 인접 패턴간의 거리가 가까워져서 패턴 브리지 또는 키싱 현상이 발생하여 마스크의 해상력이 떨어지는 단점이 있다.

또한, 각 고립에지들에 대해서 보조피쳐들이 모두 바 형태로 생성되므로 보조피쳐들의 수가 많아져서 전체적인 마스크 패턴의 데이터 량이 증대한다. 각 바형 보조피쳐의 데이터는 GDS Ⅱ 포맷의 경우에 32비트 데이터로 표현되므로, 전체적인 데이터 세트의 데이터 량 증가로 데이터 처리시간이 많이 걸리고 마스크 검사가 곤란하거나 방대한 저장공간을 확보하여야 하므로 많은 메모리 용량이 요구된다.

더구나, 최근에 DRAM과 같은 메모리 제품에서는 그 집적도가 기가급 이상으로 요구되면서, 제한된 면적에 보다 많은 메모리 셀을 집적시키기 위하여 셀 레이아웃이 기존의 직선형태에서 굴곡부를 가진 복잡한 구조를 가지게 된다. 특히, 게이트 전극패턴의 경우 좁은 면적 내에서 전류구동능력을 증가시키기 위하여 L 자형의 패턴으로 레이아웃되고 있다.

이러한 경우에 게이트 전극패턴의 경우 액티브 영역에서 전체적인 게이트 길이가 균일하게 형성되지 않으면 안된다.

게이트 길이가 짧게 된 경우 MOS FET의 단채널 효과에 의해 극단적인 임계치 저하가 초래되어 셀의 동작불량을 발생시키기도 하고, 이와는 반대로 게이트 길이가 길게된 경우에도 전류 구동능력이 감소되어 임계동작속도가 저하해 버린다.

또한, 칩 전영역에 걸쳐서 모든 MOS FET가 동일한 특성을 갖기 위해서는 게이트 길이가 전영역에 걸쳐서 균일하게 유지되지 않으면 안된다.

따라서, 이와 같은 기존의 보조피쳐 생성 알고리즘의 문제점을 보완하고 개선하기 위한 여러 가지 연구들이 절실히 요구되고 있다.

본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위하여 오목한 코너에 대응하는 보조피쳐를 다각형으로 구성함으로써, 대칭성을 유지하고 보조피쳐의 수를 줄여서 데이터 량을 줄일 수 있는 마스크를 제공하는 데 있다.

본 발명의 다른 목적은 상기 마스크를 형성하는 방법을 제공하는 데 있다.

도 1a 및 도 1c는 종래 기술에 의한 근접효과 보정용 바형 보조피쳐들의 생성방법을 설명하기 위한 도면들.

도 2는 본 발명에 의한 다각형 보조피쳐를 포함한 근접효과 보정용 보조피쳐를 나타낸 도면.

도 3은 본 발명에 의한 마스크 형성방법을 설명하기 위한 바람직한 일 실시예의 플로챠트.

도 4a 내지 도 4g는 도 3의 플로챠트의 각 스텝에 대응한 패턴 생성을 도식화한 도면.

도 5는 본 발명에 의한 다각형 보조피쳐를 가진 마스크의 레이아웃도.

도 6은 도 5의 마스크를 사용하여 형성된 포토레지스트 패턴도.

도 7은 도 6의 포토 레지스트 패턴을 식각 마스크로 사용하여 식각된 게이트 전극층의 패턴도.

도 8은 본 발명에 의한 다각형 보조피쳐를 가진 마스크를 사용하여 얻어진 게이트 전극 패턴의 사시도.

*도면의 주요 부분에 대한 부호의 설명

10 : 피쳐11~19 : 고립에지

21~30 : 바형 보조피쳐 32, 34 : 다각형 보조피쳐

40, 42 : 둘러싸인 영역 50, 72 : 액티브 영역

60 : 패턴의 줄기부분62 : 패턴의 가지의 끝부분

상기 목적을 달성하기 위하여 본 발명은 노광장치를 사용하여 마스크로부터 반도체 기판 상에 집적회로에 대응하는 패턴을 광학적으로 전사하기 위한 마스크에 있어서, 상기 마스크 상에 상기 집적회로를 형성하는 회로요소들에 대응하는 복수의 피쳐들은 두 개의 에지들에 의해 형성된 오목 코너들을 적어도 하나 이상 포함한다.

또한, 상기 마스크는 근접효과 보정용 보조피쳐들을 포함하고, 근접효과 보정용 보조피쳐들은 상기 오목 코너들 중 오목 코너를 구성하는 두 개의 에지들 각각으로부터 소정 거리 떨어진 위치에서 각 에지를 따라 평행하게 연장된 두 개의 연장부들을 포함하고, 두 개의 연장부들이 상기 오목 코너와 대응하여 동일한 각도로 구부러져 서로 연결되고 소정 폭을 가진 다각형의 구조를 포함한다.

본 발명의 마스크 형성방법은 노광장치를 사용하여 마스크로부터 반도체 기판 상에 집적회로에 대응하는 패턴을 광학적으로 전사하기 위한 마스크를 형성하는 방법에 있어서, 상기 마스크 상에 상기 집적회로를 형성하는 회로요소들에 대응하고, 두 개의 에지들에 의해 형성된 오목 코너를 적어도 하나 이상 포함하는 복수의 피쳐들을 형성하고, 상기 오목 코너를 구성하는 두 개의 에지들 각각으로부터 소정 거리 떨어진 위치에서 각 에지를 따라 평행하게 연장된 두 개의 연장부들을 포함하고, 두 개의 연장부들이 상기 오목 코너와 대응하여 동일한 각도로 구부러져 서로 연결되고 소정 폭을 가진 다각형의 구조의 근접효과 보정용 보조피쳐들을 형성한다.

또한, 본 발명의 마스크 형성방법은 노광장치를 사용하여 마스크로부터 반도체 기판 상에 집적회로에 대응하는 패턴을 광학적으로 전사하기 위한 마스크를 형성하는 방법에 있어서, 상기 마스크 상에 상기 집적회로를 형성하는 회로요소들에 대응하는 복수의 피쳐들의 데이터 세트를 생성하고, 상기 복수의 피쳐들의 데이터 세트로부터 고립 에지들의 데이터 세트를 추출하고, 상기 추출된 고립 에지들의 데이터 세트에 응답하여 각 고립 에지로부터 소정 거리 떨어진 위치에서 고립 에지를 따라 평행하게 연장되고 소정 폭을 가진 바형 보조피쳐들의 데이터 세트를 생성하고, 상기 고립 에지 데이터 세트 및 바형 보조피쳐 데이터 세트에 응답하여 오목 코너에 대응하는 바형 보조피쳐들의 데이터 세트를 생성하고, 상기 오목 코너에 대응하는 바형 보조피쳐들의 데이터 세트에 응답하여 고립 에지로부터 소정 거리 이내로 연장된 바형 보조피쳐들의 연장부를 삭제하여 다각형 보조피쳐들의 데이터 세트를 생성하고, 상기 바형 보조피쳐들의 데이터 세트 중 오목 코너에 대응하는 바형 보조피쳐들을 상기 다각형 보조피쳐로 치환하여 최종 보조피쳐 데이터 세트를 형성하고, 상기 피쳐 데이터 세트와 최종 보조피쳐 데이터 세트를 조합하여 마스크 패턴 데이터 세트를 형성한다.

이하, 첨부한 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.

본 발명은 통상적인 바형 보조피쳐를 생성함에 있어서, 오목 코너를 가진 피쳐의 고립 에지에 대응하여 바형 보조피쳐를 다각형 보조피쳐로 대치한 것이다.

다음에는 구체적인 특정 예들이 본 발명의 이해를 돕기 위하여 제공된다. 그러나, 당업자에게는 이러한 구체적인 특정 예들이 본 발명을 실시하기 위해 반드시채택되어야 하는 것이 아님이 명백할 것이다. 또 다른 경우에 본 발명을 불필요하게 모호하게 하는 것을 피하기 위하여 공지된 리소그래피 공정 단계들은 자세히 설명하지는 않는다.

리소그래피 공정에서 근접효과는 마스크 상에 동일한 치수를 가지는 피쳐들이 다른 피쳐에 대한 접근도에 따라서 다른 피쳐들과 다른 치수로 전사되는 것이다.

즉, 상대적으로 인접한 피쳐 에지 사이에서 발생하는 회절현상 때문에 근접효과가 발생하게 된다. 따라서, 근접효과에 의한 불균일한 패턴 전사를 막기 위하여 포토레지스트 상에 현상되지 않는 바형 보조피쳐들을 고립 에지 근처에 형성함으로써 고립 에지를 가진 피쳐 및 밀집 에지를 가진 피쳐들이 모두 동일한 치수로 전사되도록 한다. 이와 같은 기술들은 미국특허 제 5,242,770호, 제 5,663,893호, 제 5,821,014호 및 제 6,120,952호 등에 잘 개시되어 있다.

특히, 미국특허 제 5,821,014호에서는 피쳐와 피쳐간 거리가 7w(여기서 w는 바형 보조피쳐의 폭) 이상 격리된 경우에 피쳐의 에지를 고립 에지로 규정한다. 그리고, 두 고립 에지로부터 각각 3w 떨어진 위치에 폭이 w인 바형 보조피쳐를 형성한다. 또한, 보조피쳐와 보조피쳐들 간의 간격은 최소한 2w 이상 격리될 것을 요구한다.

도 1a에 도시한 바와 같이, m자형 피쳐(10)의 고립 에지들(11~19)에 대한 바형 보조피쳐들(21~30)이 생성된다. 생성된 보조피쳐들 중 고립 에지(12, 13, 17)로 둘러싸인 영역(40) 내의 보조피쳐들(22, 23, 27)과 고립 에지(14, 15, 18)로 둘러싸인 영역(42) 내의 보조피쳐들(24, 25, 28)은 서로 공간적으로 인접되어 있다.

따라서, 도 1b에 도시한 바와 같이, 서로 공간적으로 인접된 보조피쳐들은 최소한의 간격 2w 이상 격리되기 위하여 그 길이가 재조정되어져 보조피쳐(22a, 23a, 27a) 및 ( 24a, 25a, 28a)으로 생성된다.

이어서, 필터링 과정을 거치면, 도 1c에 도시한 바와 같이, 보조피쳐들(27a, 28a)의 길이가 규정 이하로 축소된 경우에는 필터링되어 없어지게 되는 경우도 발생한다.

그러므로, 도 1c에 도시한 바와 같이, 최종 얻어진 보조피쳐들은 조정된 후에는 보조피쳐 쌍들 (21, 22a) 및 (25a, 26)은 서로 비대칭적으로 형성됨을 알 수 있다. 이와 같이 보조피쳐들의 비대칭성에 의해 A1, A2, A3부분에 대응하여 전사된 패턴 폭이 다르게 나타나게 된다.

특히, 피쳐(10)의 각 수직부분이 액티브 영역(50) 상에 제공되는 게이트 전극 패턴에 대응될 경우에는 MOSFET의 채널길이가 국부적으로 달라지게 진다.

이와 같은 문제점을 해결하기 위하여 본 발명에서는 피쳐의 오목 코너에 대해서는 바형 보조피쳐가 아닌 다각형 보조피쳐를 제공한다.

도 2는 본 발명에 의한 다각형 보조피쳐를 포함한 근접효과 보정용 보조피쳐를 나타낸다.

본 발명에서 m자형 피쳐(10)의 고립 에지들(11, 16, 19)에 대한 바형 보조피쳐들(21, 26, 29, 30)과 고립 에지(12, 13, 17)로 둘러싸인 영역(40) 내의 다각형 보조피쳐(32)와 고립 에지(14, 15, 18)로 둘러싸인 영역(42) 내의 보조피쳐(34)를포함한다.

바형 보조피쳐들(21, 26, 29, 30)과 다각형 보조피쳐들(32, 34)은 통상의 보조피쳐와 마찬가지로 노광장치의 초점심도를 증가시키고, 반도체 기판 상에 전사되지 않을 정도의 폭을 가지며, 복수의 피쳐들 중 밀집 피쳐들의 에지 강도 기울기와 고립피쳐들의 에지 강도 기울기가 서로 매칭되도록 하는 소정 거리만큼 고립 에지로부터 떨어진 위치에 배치된다.

즉, 다각형 보조피쳐(32)는 종래의 바형 보조피쳐들(22, 23, 27)을 연결하여 하나의 다각형으로 구성한 것이고, 보조피쳐(34)는 종래의 바형 보조피쳐들(24, 25, 28)을 연결하여 하나의 U자형 다각형으로 구성한 것이다.

그러므로, 본 발명에 의한 보조피쳐의 수는 종래 방식의 10개에 비하여 6개로 줄어들게 되므로 마스크 패턴의 데이터량을 감소시킬 수 있다. 즉, 3개의 바형 보조피쳐를 하나의 다각형 보조피쳐로 통합하기 때문에 3개의 바형 보조피쳐에 대한 3개의 바 데이터 코드들을 하나의 다각형 데이터 코드로 줄일 수 있다.

통상의 바형 보조피쳐 디자인 룰에 의해 보조피쳐를 생성하게 되면, 도 2에서, 고립 에지(12, 13)의 길이에 비하여 고립 에지(17)의 길이가 상대적으로 작은 경우에는 고립 에지(12, 13)에 대응하여 생성되는 바형 보조피쳐의 길이가 고립 에지(17)에 대응하여 생성되는 바형 보조피쳐의 길이가 상대적으로 작게 형성되게 된다.

그러므로, 종래의 보조피쳐 생성 디자인 룰에 의해 고립 에지(17)에 대응하는 바형 보조피쳐가 인접하는 바형 보조피쳐들과의 이격거리를 유지하기 위하여 매우 작게 만들어지거나 아니면 아주 제거되는 문제가 발생하게 된다.

또한, 고립 에지(12)에 대응하는 바형 보조피쳐가 고립 에지(17)에 대응하는 바형 보조피쳐와의 이격거리를 유지하기 위하여 길이가 더욱 짧아지게 된다. 이 경우에는 고립 에지(12)에 대응하는 바형 보조피쳐가 고립에지(11)에 대응하는 바형 보조피쳐와 비대칭형을 이루게 되고, 심하면, 액티브 영역(50) 내로 매우 짧아지게 되므로, 액티브 영역(50)의 에지부위와 내부에서의 전사되는 패턴의 폭이 차이가 나게 된다. 즉, 액티브 영역(50) 에지부위에서 국부적으로 단채널이 형성되어 트랜지스터의 전기적 특성이 나빠지는 문제가 발생될 수 있다.

그러나, 본 발명에서는 오목 코너에 대응하는 보조피쳐들이 다각형으로 구성되어 그대로 보존되므로 액티브 영역(50)의 에지부위나 내부에서도 동일한 사이즈의 패턴 폭을 유지할 수 있다.

본 발명에서는 다각형 보조피쳐를 생성하기 위하여 도 3에 도시한 바와 같이 마스크 패턴을 생성한다.

먼저, 컴퓨터 상에서 CAD 프로그램을 사용하여 마스크 상에 상기 집적회로를 형성하는 회로요소들에 대응하는 피쳐들의 데이터 세트를 도 4a와 같이 생성한다(S1).

이어서, 상기 피쳐들의 데이터 세트로부터 고립 에지들의 데이터 세트를 추출한다(S2). 도 4a의 피쳐에서 고립 에지는 도 4b와 같이 굵은 실선으로 표시된다.

상기 추출된 고립 에지들의 데이터 세트에 응답하여 각 고립 에지로부터 소정 거리 떨어진 위치에서 고립 에지를 따라 평행하게 연장되고 소정 폭을 가진 바형 보조피쳐들의 데이터 세트를 보조피쳐 생성 디자인 룰에 따라서 도 4c와 같이 생성한다(S3). 피쳐의 오목 코너를 이루는 고립 에지에 대응하는 바형 보조피쳐들은 인접하는 고립 피쳐와 이격 거리가 적용되지 않은 상태로 생성된다.

따라서, 오목 코너에 대응하는 바형 보조피쳐들을 보정하기 위하여 상기 고립 에지 데이터 세트 및 바형 보조피쳐 데이터 세트에 응답하여 오목 코너에 대응하는 바형 보조피쳐들의 데이터 세트를 도 4d에 도시한 바와 같이 추출한다(S4).

상기 오목 코너에 대응하는 바형 보조피쳐들의 데이터 세트에 응답하여 고립 에지로부터 소정 거리 이내로 연장된 바형 보조피쳐들의 연장부(E)를 삭제하여 다각형 보조피쳐들의 데이터 세트를 도 4e와 같이 생성한다(S5).

상기 바형 보조피쳐들의 데이터 세트 중 오목 코너에 대응하는 바형 보조피쳐들을 상기 다각형 보조피쳐로 치환하여 최종 보조피쳐 데이터 세트를 도 4f와 같이 형성한다(S6). 그러므로, 오목한 코너에 대응하여 다각형 보조피쳐를 이루므로 복잡한 패턴에 대응한 보조피쳐 생성시 인접 보조피쳐들 간의 간격유지를 위해 일부 바형 보조피쳐들이 그 길이가 짧아져 필터링 과정에서 제거되는 문제 등이 자연스럽게 해결될 수 있다.

또한, 보조피쳐 생성 후에 디자인 룰 체크(DRC)가 가능하다. 즉, 모든 보조피쳐를 바형으로 형성한 경우에는 인접하는 피쳐 또는 보조피쳐들 간에 접촉되거나 오버랩이 발생되는 경우를 검사하게 되는 바, 보조피쳐의 수가 많아질수록 검사하는 데 시간이 많이 걸릴 뿐만 아니라 검사 자체가 불가능할 수가 있다. 특히, 고집적화될수록 피쳐의 구조가 복잡 다양한 형태를 가지게 되므로 모든 경우의 수에 대응하여 보조피쳐를 일률적으로 생성하고 이를 검사한다는 것이 더욱 곤란하게 된다. 그러나, 본 발명에서는 복수의 바형 보조피쳐를 하나의 다각형 보조피쳐로 대치함으로써 데이터 량을 대폭 줄일 수 있어서 검사작업이 가능하고 작업시간을 줄일 수 있다.

상기 피쳐 데이터 세트와 최종 보조피쳐 데이터 세트를 조합하여 마스크 패턴 데이터 세트를 도 4g와 같이 형성한다(S7).

따라서, 얻어진 마스크 패턴 데이터 세트를 마스크 제작용 노광장비, 예컨대 e-beam 노광장비 등에 적용하여 석영기판 상에 크롬패턴으로 형성하여 마스크를 제작하게 된다. 그러므로, 제작된 마스크 상에는 바형 보조피쳐 뿐만 아니라, 오목 코너에 대응한 다각형 보조피쳐의 생성이 가능하게 된다.

도 5는 상술한 본 발명에 의해 다가형 보조피쳐를 포함한 마스크의 레이아웃을 나타낸다. 도 5에 도시한 바와 같이, 게이트 전극 패턴과 같이 패턴이 복잡하여 피쳐(50)들로 일부가 둘러싸인 영역은 피쳐들의 많은 오목코너와 대응하게 된다. 이에 본 발명에서는 이와 같이 둘러싸인 영역에는 다각형 보조피쳐들(52)이 바형 보조피쳐를 대신하게 된다.

도 6은 도 5의 마스크를 사용하여 포토레지스트 상에 전사된 패턴의 일부를나타낸다. 도면에 기재된 수치는 실제 측정된 패턴의 폭의 치수이고, 가로 안의 수치는 설계 치수이다. 설계치수(197nm)보다 대체적으로 적은 치수를 나타냄을 알 수 있다.

패턴의 줄기 부분(60)은 174nm 또는 172nm를 나타내지만 가지의 끝부분(62)은 163nm로 상대적으로 적은 치수를 가짐을 알 수 있다.

도 7은 도 6의 포토레지스트 패턴을 식각 마스크로 사용하여 하부 물질을 식각한 후의 실제 얻어진 패턴의 형상을 나타낸다. 도면에서 70은 게이트 전극 패턴이고, 72는 액티브 영역을 나타낸다.

실제로 식각된 패턴은 가지 끝부분에서 측정한 결과 설계 치수인 197nm에 근접한 199nm임을 알 수 있다. 그리고, 가지를 이루는 게이트 전극패턴의 폭이 액티브 영역(72)에서는 전체적으로 균일한 폭으로 제조되었음을 알 수 있다. 즉, 액티브 에지부위에서의 게이트 전극의 폭과 액티브 영역 내부에서의 게이트 전극의 폭이 거의 동일한 사이즈로 형성됨을 알 수 있다. 따라서, MOSFET 트랜지스터의 채널 길이가 액티브 영역(72)에서는 일정하게 얻어지고, 전체적으로 균일성을 유지함을 알 수 있다.

도 8은 형성된 게이트 전극 패턴의 3차원 구조로 액티브 영역의 에지에서의 패턴 폭(a)과 액티브 영역 내의 패턴 폭(b)이 거의 동일한 사이즈로 균일하게 형성되었음을 나타낸다.

비록 본 발명의 구성요소들이 특정한 실시예와 관련되어 기술되었지만 본 발명은 수많은 다른 방법으로도 구현될 수 있다. 결론적으로, 설명하는 과정에서 묘사된 특정한 실시예는 절대로 한정적으로 해석되기를 의도한 것이 아니라는 것이다. 본 실시예의 구체적인 부분에 대한 참조는 본 발명의 필수 구성요소라고 간주되는 특징만을 기술하고 있는 청구범위의 보호영역을 한정하려는 의도가 아니다.

상술한 바와 같이 본 발명에 의한 마스크는 피쳐들로 일부가 둘러싸여 피쳐의 오목 코너와 마주하는 보조피쳐들은 바형이 아니라 다각형으로 형성함으로써, 전체적인 보조피쳐의 수를 대폭적으로 줄일 수 있어서, 처리 데이터량과 처리시간을 크게 줄이고, 데이터 처리시 메모리 용량을 줄일 수 있는 경제적 잇점이 있다.

또한, 피쳐들로 둘러싸인 영역내의 보조피쳐가 디자인 룰에 의거하여 제거되지 않고 다가형 보조피쳐들로 보존되므로 바깥쪽의 보조피쳐과의 비대칭성을 크게 줄일 수 있어서, 특히, 액티브 영역 상에서 에지와 중앙부분에 관계없이 게이트 전극 패턴의 폭을 일정하게 유지할 수 있으므로 트랜지스터의 특성을 설계대로 유지시킬 수 있다.

Claims (8)

1. 노광장치를 사용하여 마스크로부터 반도체 기판 상에 집적회로에 대응하는 패턴을 광학적으로 전사하기 위한 마스크에 있어서,

   상기 마스크 상에 상기 집적회로를 형성하는 회로요소들에 대응하고, 두 개의 에지들에 의해 형성된 오목 코너를 적어도 하나 이상 포함하는 복수의 피쳐들; 및

   상기 오목 코너를 구성하는 두 개의 에지들 각각으로부터 소정 거리 떨어진 위치에서 각 에지를 따라 평행하게 연장된 두 개의 연장부들을 포함하고, 두 개의 연장부들이 상기 오목 코너와 대응하여 동일한 각도로 구부러져 서로 연결되고 소정 폭을 가진 다각형 구조의 근접효과 보정용 보조피쳐들을 구비한 것을 특징으로 하는 마스크.
2. 제 1 항에 있어서, 상기 보조피쳐들의 소정 폭은 상기 노광장치의 초점심도를 증가시키고, 상기 반도체 기판 상에 전사되지 않을 정도의 폭을 가진 것을 특징으로 하는 마스크.
3. 제 1 항에 있어서, 상기 소정 거리는 상기 복수의 피쳐들 중 밀집 피쳐들의 에지 강도 기울기와 고립피쳐들의 에지 강도 기울기가 서로 매칭되도록 하는 거리 인 것을 특징으로 하는 마스크.
4. 제 1 항에 있어서, 상기 복수의 피쳐들은 오목 코너를 가진 게이트 전극패턴에 대응하는 것을 특징으로 하는 마스크.
5. 노광장치를 사용하여 마스크로부터 반도체 기판 상에 집적회로에 대응하는 패턴을 광학적으로 전사하기 위한 마스크를 형성하는 방법에 있어서,

   상기 마스크 상에 상기 집적회로를 형성하는 회로요소들에 대응하고, 두 개의 에지들에 의해 형성된 오목 코너를 적어도 하나 이상 포함하는 복수의 피쳐들을 형성하는 단계; 및

   상기 오목 코너를 구성하는 두 개의 에지들 각각으로부터 소정 거리 떨어진 위치에서 각 에지를 따라 평행하게 연장된 두 개의 연장부들을 포함하고, 두 개의 연장부들이 상기 오목 코너와 대응하여 동일한 각도로 구부러져 서로 연결되고 소정 폭을 가진 다각형의 구조의 근접효과 보정용 보조피쳐들을 형성하는 단계를 구비한 것을 특징으로 하는 마스크 형성방법.
6. 제 5 항에 있어서, 상기 보조피쳐들의 소정 폭은 상기 노광장치의 초점심도를 증가시키고, 상기 반도체 기판 상에 전사되지 않을 정도의 폭을 가진 것을 특징으로 하는 마스크 형성방법.
7. 제 5 항에 있어서, 상기 소정 거리는 상기 복수의 피쳐들 중 밀집 피쳐들의에지 강도 기울기와 고립피쳐들의 에지 강도 기울기가 서로 매칭되도록 하는 거리 인 것을 특징으로 하는 마스크 형성방법.
8. 노광장치를 사용하여 마스크로부터 반도체 기판 상에 집적회로에 대응하는 패턴을 광학적으로 전사하기 위한 마스크를 형성하는 방법에 있어서,

   상기 마스크 상에 상기 집적회로를 형성하는 회로요소들에 대응하는 복수의 피쳐들의 데이터 세트를 생성하는 단계;

   상기 복수의 피쳐들의 데이터 세트로부터 고립 에지들의 데이터 세트를 추출하는 단계;

   상기 추출된 고립 에지들의 데이터 세트에 응답하여 각 고립 에지로부터 소정 거리 떨어진 위치에서 고립 에지를 따라 평행하게 연장되고 소정 폭을 가진 바형 보조피쳐들의 데이터 세트를 생성하는 단계;

   상기 고립 에지 데이터 세트 및 바형 보조피쳐 데이터 세트에 응답하여 오목 코너에 대응하는 바형 보조피쳐들의 데이터 세트를 생성하는 단계;

   상기 오목 코너에 대응하는 바형 보조피쳐들의 데이터 세트에 응답하여 고립 에지로부터 소정 거리 이내로 연장된 바형 보조피쳐들의 연장부를 삭제하여 다각형 보조피쳐들의 데이터 세트를 생성하는 단계;

   상기 바형 보조피쳐들의 데이터 세트 중 오목 코너에 대응하는 바형 보조피쳐들을 상기 다각형 보조피쳐로 치환하여 최종 보조피쳐 데이터 세트를 형성하는 단계; 및

   상기 피쳐 데이터 세트와 최종 보조피쳐 데이터 세트를 조합하여 마스크 패턴 데이터 세트를 형성하는 단계를 구비한 것을 특징으로 하는 마스크 형성방법.