KR19990015462A - 2개의 포토마스크를 사용하는 포토리소그래피 공정에의한반도체 장치의 패턴 형성 방법 - Google Patents

Abstract

포토리소그래피 공정에서 2개의 포토마스크를 사용하여 아일랜드형 패턴을 형성하기 위한 반도체 장치의 패턴 형성 방법. 본 발명에서는 소정의 막이 형성된 반도체 기판상에 감광막을 형성한다. 소정의 방향으로 연장되는 스트라이프형 제1 개구부가 형성된 제1 차광막 패턴을 포함하는 제1 포토마스크를 사용하여 상기 감광막을 1차 노광시킨다. 상기 소정의 방향에 대하여 수직 방향으로 연장되는 스트라이프형 제2 개구부가 형성된 제2 차광막 패턴을 포함하는 제2 포토마스크를 사용하여 상기 감광막을 2차 노광시킨다.

Description

2개의 포토마스크를 사용하는 포토리소그래피 공정에 의한 반도체 장치의 패턴 형성 방법

본 발명은 반도체 장치의 제조 방법에 관한 것으로, 특히 포토리소그래피(photolithography) 공정에 의하여 아일랜드(island)형 패턴을 형성하기 위한 반도체 장치의 패턴 형성 방법에 관한 것이다.

일반적으로, 반도체 장치의 제조 과정에서 필요로 하는 각종 포토레지스트 패턴은 포토리소그래피 기술에 의하여 형성된다는 것은 널리 알려져 있다. 포토리소그래피 기술에 의하면, 반도체 웨이퍼 상의 절연막이나 도전막 등 패턴을 형성하여야 할 막 위에 X선이나 레이저, 자외선 등과 같은 광선의 조사에 의해 용해도가 변화하는 감광막 즉 포토레지스트막을 형성하고, 이 감광막의 소정 부위에 해당하는 영역만을 투과하는 마스크를 이용하여 상기 감광막을 노광시킨 후, 현상액에 대하여 용해도가 큰 부분을 제거하여 감광막 패턴을 형성하고, 상기 포토레지스트 패턴을 마스크로하여 형성하여야 할 막의 노출된 부분을 식각하여 배선이나 전극 등 각종 패턴을 형성한다.

특히, 커패시터를 형성하기 위한 패턴을 형성할 때에는 패터닝되는 면적이 커패시터의 커패시턴스에 직접적인 영향을 미치게 된다. 따라서, 커패시터 형성을 위한 패턴 형성시에는 가능하면 형성하고자 하는 패턴의 면적 손실을 최소로 하여야 한다.

도 1 내지 도 3은 종래의 포토리소그래피 공정에 의한 반도체 장치의 패턴 형성 방법을 설명하기 위한 도면들이다.

구체적으로 설명하면, 도 1은 반도체 기판(10)상에 구현하고자 하는 직사각형의 아일랜드형 패턴(12)의 예시적인 형상을 나타낸 평면도이다.

도 2는 종래의 방법에 의하여 반도체 장치의 패턴을 형성하는 데 사용되는 포토마스크를 부분적으로 나타낸 평면도이다. 도 2를 참조하면, 투명한 기판상에 직사각형의 아일랜드형 패턴에 대응하는 형상의 개구부(20)를 가지는 차광막 패턴(22)이 형성되어 있다.

종래의 패턴 형성 방법에서는 상기한 바와 같은 포토마스크를 사용하여 감광막으로 덮여 있는 웨이퍼에 대하여 노광 및 현상 공정을 거쳐서 웨이퍼상에 감광막 패턴을 형성한다. 그러면, 상기 차광막 패턴(22)에 형성되어 있는 개구부(20)의 각 모서리 부분(20a)에서는 노광시 세 방향에서 광학적인 회절 현상이 발생한다.

도 3은 상기한 바와 같은 종래의 방법에 의하여 웨이퍼(10)상에 감광막 패턴(14)을 형성한 결과를 나타낸 평면도이다.

도 3에서 알 수 있는 바와 같이, 종래의 패턴 형성 방법에서는 노광시 상기 포토마스크의 개구부(20)의 모서리 부분(20a)에서 광학적인 회절 현상이 발생하여, 도 3에 점선으로 표시한 바와 같은 구현하고자 하는 직사각형의 패턴(12)을 얻을 수 없고, 모서리 부분이 라운딩된 상태로 그 사이즈가 작아진 감광막 패턴(14)이 얻어진다.

이와 같이, 종래의 패턴 형성 방법에 의하면 웨이퍼상에 형성되는 직사각형 패턴의 모서리 부분에서 라운드 현상이 심하게 발생되고, 그 결과 패턴 사이즈가 감소하고 초점 심도가 급격하게 감소하게 된다.

이와 같이, 패턴 사이즈가 감소하거나 초점 심도가 감소하게 되면 반도체 소자의 성능에 악영향을 주게 되고, 특히 DRAM소자의 커패시터 형성을 위한 패턴 형성시에 상기한 바와 같은 문제가 발생하게 되면 그 영향은 더욱 심각하게 된다.

따라서, 본 발명의 목적은 포토리소그래피 공정에 의하여 광학적인 회절 현상 없이 직사각형의 아일랜드형 패턴을 원하는 형상으로 형성할 수 있는 반도체 장치의 패턴 형성 방법을 제공하는 것이다.

도 1 내지 도 3은 종래의 포토리소그래피 공정에 의한 반도체 장치의 패턴 형성 방법을 설명하기 위한 도면들이다.

도 4a 및 도 4b는 본 발명의 바람직한 실시예에 따라 반도체 장치의 패턴을 형성하는 데 사용되는 제1 및 제2 포토마스크를 도시한 평면도이다.

도 5a 내지 도 5c는 상기 설명한 바와 같은 2개의 포토마스크를 사용하여 본 발명의 바람직한 실시예에 따라 웨이퍼상에 패턴을 형성하는 방법을 설명하기 위한 도면들이다.

상기 목적을 달성하기 위한 본 발명에 따른 패턴 형성 방법에서는 소정의 막이 형성된 반도체 기판상에 감광막을 형성한다. 소정의 방향으로 연장되는 스트라이프형 제1 개구부가 형성된 제1 차광막 패턴을 포함하는 제1 포토마스크를 사용하여 상기 감광막을 1차 노광시킨다. 상기 소정의 방향에 대하여 수직 방향으로 연장되는 스트라이프형 제2 개구부가 형성된 제2 차광막 패턴을 포함하는 제2 포토마스크를 사용하여 상기 감광막을 2차 노광시킨다.

본 발명에 의하면, 직사각형 개구부의 모서리 부분에서 광학적인 회절 현상이 발생하는 것을 방지할 수 있다. 따라서, 웨이퍼상에서 패턴 사이즈가 작아지는 문제 없이 원하는 패턴을 충실도 높게 형성할 수 있다.

다음에, 본 발명의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.

도 4a 및 도 4b는 본 발명의 바람직한 실시예에 따라 반도체 장치의 패턴을 형성하는 데 사용되는 포토마스크를 도시한 평면도이다.

본 발명에서는 도 1에 도시한 바와 같은 직사각형의 아일랜드형 패턴을 형성할 때 도 4a 및 도 4b에 도시한 바와 같은 포토마스크 2개를 사용한다.

구체적으로 설명하면, 도 4a에 도시한 제1 포토마스크(39)는 웨이퍼상에 구현하고자 하는 직사각형의 아일랜드형 패턴(12), 즉 점선으로 나타낸 바와 같은 패턴(12)의 y 방향의 길이에 해당하는 폭과, 상기 패턴(12)의 y 방향의 폭보다 더 긴 길이를 가지고 상기 패턴(12)을 중심으로 하여 x 방향 즉 횡방향에서 좌우로 길게 연장되는 스트라이프형 제1 개구부(32)가 형성된 제1 차광막 패턴(30)이 형성되어 있다.

도 4b에 도시한 제2 포토마스크(49)는 웨이퍼상에 구현하고자 하는 패턴의 x 방향의 길이에 해당하는 폭과, 상기 패턴(12)의 x 방향의 폭보다 더 긴 길이를 가지고 상기 패턴(12)을 중심으로 하여 y 방향 즉 종방향에서 상하로 길게 연장되는 스트라이프형 제2 개구부(42)가 형성된 제2 차광막 패턴(40)이 형성되어 있다.

도 5a 내지 도 5c는 상기 설명한 바와 같은 2개의 포토마스크를 사용하여 본 발명의 바람직한 실시예에 따라 웨이퍼상에 패턴을 형성하는 방법을 설명하기 위한 도면들이다.

도 5a를 참조하면, 패턴을 형성하기 위한 소정의 막이 도포된 반도체 기판(100)상에 감광막(120)을 덮는다. 그 후, 도 4a에 도시한 바와 같은 제1 포토마스크(39)를 통하여 상기 감광막(120)을 1차 노광시킨다.

도 5b를 참조하면, 상기 1차 노광된 결과물에 대하여 도 4b에 도시한 바와 같은 제2 포토마스크(49)를 통하여 상기 감광막(120)을 2차 노광시킨다.

도 5c를 참조하면, 상기 감광막(120)을 현상하여 감광막 패턴(120A)을 형성한다. 그 후, 상기 감광막 패턴(120A)을 사용하여 상기 소정의 막을 패터닝하여 반도체 기판상에 원하는 패턴을 형성한다.

그 결과, 노광시 직사각형 개구부의 모서리 부분에서 광학적인 회절 현상이 발생하는 것을 방지하고 간섭 효과에 의한 면적 손실을 최소로 하여, 반도체 기판상에 구현하고자 하는 직사각형의 아일랜드형 패턴을 도 1에 도시한 바와 같이 원하는 형상으로 형성할 수 있다.

상기한 바와 같이 본 발명의 바람직한 실시예에 따르면, 각각 종방향 및 횡방향으로 형성된 스트라이프형 개구부를 각각 갖춘 제1 및 제2 감광막 패턴이 각각 형성되어 있는 2개의 포토마스크를 사용하여 노광 공정을 2회에 걸쳐서 행하므로, 직사각형 개구부의 모서리 부분에서 광학적인 회절 현상이 발생하는 것을 방지할 수 있다. 따라서, 웨이퍼상에서 패턴 사이즈가 작아지는 문제 없이 원하는 패턴을 충실도 높게 형성할 수 있다.

이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.

Claims (2)

1. 소정의 막이 형성된 반도체 기판상에 감광막을 형성하는 단계와,

   소정의 방향으로 연장되는 스트라이프형 제1 개구부가 형성된 제1 차광막 패턴을 포함하는 제1 포토마스크를 사용하여 상기 감광막을 1차 노광시키는 단계와,

   상기 소정의 방향에 대하여 수직 방향으로 연장되는 스트라이프형 제2 개구부가 형성된 제2 차광막 패턴을 포함하는 제2 포토마스크를 사용하여 상기 감광막을 2차 노광시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 패턴 형성 방법.
2. 제1항에 있어서, 상기 2차 노광 단계 후에 상기 감광막을 현상하여 감광막 패턴을 형성하는 단계와,

   상기 감광막 패턴을 사용하여 상기 소정의 막을 패터닝하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 패턴 형성 방법.