KR100472412B1 - 반도체 장치의 패턴 형성방법 및 이에 사용되는 포토 마스크 - Google Patents

반도체 장치의 패턴 형성방법 및 이에 사용되는 포토 마스크 Download PDF

Info

Publication number
KR100472412B1
KR100472412B1 KR10-2002-0045896A KR20020045896A KR100472412B1 KR 100472412 B1 KR100472412 B1 KR 100472412B1 KR 20020045896 A KR20020045896 A KR 20020045896A KR 100472412 B1 KR100472412 B1 KR 100472412B1
Authority
KR
South Korea
Prior art keywords
pattern
patterns
mask
interval
size
Prior art date
Application number
KR10-2002-0045896A
Other languages
English (en)
Other versions
KR20040012351A (ko
Inventor
이대엽
이준희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0045896A priority Critical patent/KR100472412B1/ko
Priority to US10/348,895 priority patent/US6818480B2/en
Publication of KR20040012351A publication Critical patent/KR20040012351A/ko
Application granted granted Critical
Publication of KR100472412B1 publication Critical patent/KR100472412B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

반도체 장치의 패턴 형성방법 및 이에 사용되는 포토 마스크가 개시되어 있다. 동일한 층에 복수개의 제1 패턴들이 제1 간격으로 반복되는 제1 영역과 상기 제1 패턴보다 큰 사이즈를 갖는 복수개의 제2 패턴들이 상기 제1 간격보다 넓은 제2 간격으로 반복되는 제2 영역이 존재하는 반도체 장치의 패턴 형성방법에 있어서, 상기 제1 및 제2 패턴을 패터닝하기 위한 포토 마스크 상의 상기 제2 패턴에 대응되는 마스크 패턴의 중앙부에 빛이 투과되는 미세 공간을 형성하여 근접 효과를 최소화한다. 패턴 피치의 변화가 생기는 패턴에 대해 리프팅 마진 및 브리지 마진을 개선할 수 있다.

Description

반도체 장치의 패턴 형성방법 및 이에 사용되는 포토 마스크{Method of forming patterns in semiconductor device and Photo mask utilized therefor}
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 보다 상세하게는 근접 효과를 최소화할 수 있는 반도체 장치의 패턴 형성방법, 이에 사용되는 포토 마스크 및 상기 포토 마스크를 이용한 노광 방법에 관한 것이다.
반도체 장치의 각종 패턴은 포토리소그라피 기술에 의해 형성된다는 것은 널리 알려져 있다. 포토리소그라피 기술은 반도체 웨이퍼 상의 절연막이나 도전막 등, 패턴을 형성하여야 할 층 위에 X선이나 자외선 등과 같은 광선의 조사에 의해 용해도(solubility)가 변화하는 포토레지스트층을 형성하는 단계, 상기 포토레지스트층의 소정 부분을 광선에 노출시킨 후 현상에 의해서 용해도가 큰 부분을 제거하여 포토레지스트 패턴을 형성하는 단계, 및 상기 패턴을 형성하여야 할 층의 노출된 부분을 에칭에 의하여 제거하여 배선이나 전극 등 각종 패턴을 형성하는 단계로 구성된다.
최근 반도체 장치가 고집적화됨에 따라 미세 패턴을 형성하기 위하여 많은 새로운 기술이 개발되고 있다. 이러한 예로서는, 광원의 파장을 줄인 엑시머 레이저(Excimer laser)를 이용하는 방법, 위상 반전 마스크(Phase Shifting Mask; PSM)를 이용한 노광방법 및 사입사 조명(off-axis illumination)과 같은 변형 조명 방법(Modified illumination method) 등을 들 수 있다.
위상 반전 마스크는 광의 간섭 또는 부분 간섭을 이용하여 원하는 크기의 패턴을 노광할 수 있는 마스크로서, 위상 반전막을 통과한 빛과 나머지 부위를 통과한 빛이 서로 역위상이기 때문에 빛의 회절 특성을 역이용하여 패턴 이미지의 콘트라스트를 증가시킬 수 있다.
사입사 조명은 렌즈 구경(aperture) 또는 퓨필(pupil)에 의해 입사광의 수직 성분을 차단하고 경사진 성분(즉, 사입사 성분)만이 포토 마스크에 입사되도록 함으로써, 해상도(resolution)와 초점심도(Depth of Focus; DOF)를 향상시키는 기술이다.
그러나, 사입사 조명방법에 의하면, 같은 층에 패턴들이 조밀하게 배치되는 제1 영역과 패턴들이 드물게 배치되는 제2 영역이 존재하는 경우에 제1 영역과 제2 영역에서 패턴 피치(pitch; 패턴의 선폭과 간격을 더한 값)가 변하게 되고, 패턴 피치가 변하는 지점에서 인접하는 패턴에서의 광학 회절에 의한 근접 효과(proximity effect)에 의해 패턴의 리프팅이 발생하거나 인접하는 라인 패턴 간에 브리지가 발생하게 된다.
도 1은 웨이퍼 상의 동일한 층에 작은 사이즈의 제1 패턴들이 조밀하게 배치되는 제1 영역과 큰 사이즈의 제2 패턴들이 드물게 배치되는 제2 영역이 존재할 때, 상기 제1 패턴 및 제2 패턴들을 형성하기 위한 포토 마스크의 평면도이다.
도 1을 참조하면, 종래의 포토 마스크는 상기 제1 패턴에 대응되는 제1 마스크 패턴(2)들과 상기 제2 패턴에 대응되는 제2 마스크 패턴(4)들을 구비한다.
상기 제1 마스크 패턴(2)들은 제1 폭(w1)을 갖고 제1 간격(s1)으로 반복 배치되며, 상기 제2 마스크 패턴(4)들은 상기 제1 폭(w1)보다 큰 제2 폭(w2)을 갖고 상기 제1 간격(s1)보다 넓은 제2 간격(s2)으로 반복 배치된다. 상기 제2 마스크 패턴(4)과 제1 마스크 패턴(2)은 상기 제1 간격(s1)으로 이격되어 배치된다.
따라서, 제1 영역과 제2 영역의 피치 차이로 인하여 제1 마스크 패턴(2)에 인접한 제2 마스크 패턴(4)은 인접하는 패턴에 의한 근접 효과의 영향을 받게 되어, 웨이퍼 상에 전사되는 제2 패턴이 리프팅되거나 서로 인접한 제2 패턴과 제1 패턴 간에 브리지가 발생하게 된다. 즉, 인접하는 제2 마스크 패턴(4)들 간의 넓은 제2 간격(s2)에서는 빛의 퍼짐에 의해 제2 패턴의 하부가 노광된다. 따라서, 제2 패턴에 언더컷이 발생하여 결국, 제2 패턴이 리프팅되는 문제가 발생한다.
또한, 제1 마스크 패턴(2)과 제2 마스크 패턴(4) 사이의 좁은 제2 간격(s1)에서는 큰 폭(w2)의 제2 마스크 패턴(4)에 의한 간섭 현상으로 노광량이 적어져서 제2 패턴과 인접한 제1 패턴의 말단 선폭이 증대한다. 이에 따라, 인접하는 제1 패턴과 제2 패턴 간에 브리지가 발생한다.
이러한 문제를 해결하기 위하여, 최근에는 포토 마스크 상의 마스크 패턴 주변에 산란 막대(scattering bar)를 형성하여 근접 효과를 보정하는 방법이 제안되었다. 그러나, 상기 방법은 고립된 패턴에서는 큰 효과를 얻을 수 있으나 패턴 사이즈가 다르고 피치 변화가 생기는 패턴에 대해서는 근접 효과의 보정이 미미하다. 특히, 패턴 간의 간격이 350㎚ 이상이 되어야만 산란 막대를 삽입할 수 있기 때문에, 패턴 간의 간격이 350㎚ 미만으로 조밀하게 배열되는 패턴들에는 이러한 산란 막대를 사용할 수가 없다.
따라서, 본 발명의 일 목적은 근접 효과를 줄일 수 있는 반도체 장치의 패턴 형성방법을 제공하는데 있다.
본 발명의 다른 목적은 근접 효과를 줄일 수 있는 레이아웃 구조를 갖는 포토 마스크를 제공하는데 있다.
본 발명의 또 다른 목적은 근접 효과를 줄일 수 있는 레이아웃 구조를 갖는 포토 마스크를 이용한 피노광물의 노광방법을 제공하는데 있다.
상기한 일 목적을 달성하기 위하여 본 발명은, 동일한 층에 복수개의 제1 패턴들이 제1 간격으로 반복되는 제1 영역과 상기 제1 패턴보다 큰 사이즈를 갖는 복수개의 제2 패턴들이 상기 제1 간격보다 넓은 제2 간격으로 반복되는 제2 영역이 존재하는 반도체 장치의 패턴 형성방법에 있어서, 상기 제1 및 제2 패턴을 패터닝하기 위한 포토 마스크 상의 상기 제2 패턴에 대응되는 마스크 패턴의 중앙부에 빛이 투과되는 미세 공간(gap)을 형성하여 근접 효과를 최소화하는 것을 특징으로 하는 반도체 장치의 패턴 형성방법을 제공한다.
바람직하게는, 상기 미세 공간은 상기 제1 패턴 사이즈의 1/2 이하의 사이즈로 형성된다. 상기 제1 패턴과 제2 패턴은 상기 제1 간격으로 이격되어 배치된다. 상기 제2 패턴은 상기 제1 패턴보다 2배 이상 큰 사이즈로 형성된다.
또한, 본 발명의 상기 일 목적은, 동일한 층에 제1 피치의 제1 라인/스페이스 패턴과 상기 제1 피치보다 큰 제2 피치의 제2 라인/스페이스 패턴이 형성되는 반도체 장치의 패턴 형성방법에 있어서, 상기 제1 및 제2 라인/스페이스 패턴을 패터닝하기 위한 포토 마스크 상의 상기 제2 라인/스페이스 패턴에 대응되는 마스크 패턴의 중앙부에 빛을 투과되는 미세 공간을 형성하여 근접 효과를 최소화하는 것을 특징으로 하는 반도체 장치의 패턴 형성방법에 의해 달성될 수 있다.
상기 다른 목적을 달성하기 위하여 본 발명은, 피노광물에 광학적 방법으로 제1 간격으로 반복되는 복수개의 제1 패턴과, 상기 제1 패턴보다 큰 사이즈를 갖고 상기 제1 간격보다 넓은 제2 간격으로 반복되는 복수개의 제2 패턴을 동시에 형성하기 위한 포토 마스크에 있어서, 상기 복수개의 제1 패턴에 대응되도록 상기 제1 간격으로 반복 배치되는 복수개의 제1 마스크 패턴; 및 상기 복수개의 제2 패턴에 대응되도록 상기 제2 간격으로 반복 배치되며, 각각의 중심부에 빛을 투과시키는 미세 공간이 형성되어 있는 복수개의 제2 마스크 패턴을 구비하는 것을 특징으로 하는 포토 마스크를 제공한다.
상기 또 다른 목적을 달성하기 위하여 본 발명은, 제1 간격으로 반복되는 복수개의 제1 패턴과, 상기 제1 패턴보다 큰 사이즈를 갖고 상기 제1 간격보다 넓은 제2 간격으로 반복되는 복수개의 제2 패턴을 형성하기 위한 피노광물 상에, 상기 복수개의 제1 패턴에 대응되도록 상기 제1 간격으로 반복되는 복수개의 제1 마스크 패턴과, 상기 복수개의 제2 패턴에 대응되도록 상기 제2 간격으로 반복되며 각각의 중심부에 빛을 투과시키는 미세 공간이 형성되어 있는 복수개의 제2 마스크 패턴을 갖는 포토 마스크를 제공하는 단계; 및 상기 포토 마스크를 이용하여 상기 피노광물을 노광하는 단계를 구비하는 것을 특징으로 하는 피노광물의 노광방법을 제공한다.
본 발명에 의하면, 동일한 층에 작은 사이즈의 제1 패턴들이 조밀하게 배치되는 제1 영역과 큰 사이즈의 제2 패턴들이 드물게 배치되는 제2 영역이 존재하는 경우, 포토 마스크 상의 상기 제2 패턴에 대응되는 마스크 패턴의 중심부에 미세 공간을 형성한다. 따라서, 따라서, 패턴 피치의 변화가 생기는 패턴에 대한 근접 효과를 최소화하여 리프팅 마진을 개선하고, 인접하는 좁은 간격의 패턴에 대해서는 브리지 마진을 개선할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.
도 2는 본 발명에 의한 반도체 장치의 패턴 형성방법을 설명하기 위한 단면도로서, 동일한 층에 작은 사이즈의 제1 패턴들이 조밀하게 배치되는 제1 영역과 큰 사이즈의 제2 패턴들이 드물게 배치되는 제2 영역이 존재하는 경우를 나타낸다. 도 3은 도 2에 도시한 포토 마스크의 평면도이다.
도 2 및 도 3을 참조하면, 웨이퍼 상의 도전층과 같이 패턴을 형성하여야 할 층(10) 상에 포토레지스트막을 도포한다.
이어서, 유리 또는 석영으로 이루어진 투명한 마스크 기판(20) 상에 크롬(chrome)과 같은 차광막으로 이루어진 복수개의 제1 마스크 패턴(22)과 복수개의 제2 마스크 패턴(24)이 형성되어 있는 포토 마스크(30)를 이용하여 상기 포토레지스트막을 노광 및 현상한다. 그 결과, 상기 패턴을 형성하여야 할 층(10) 상에 제1 간격(s1)으로 반복되는 제1 폭(w1)의 제1 패턴(12)들과, 상기 제1 폭(w1)보다 큰 제2 폭(w2)을 갖고 상기 제1 간격(s1)보다 넓은 제2 간격(s2)으로 반복되는 제2 패턴(14)들이 형성된다.
본 발명의 포토 마스크(30)에 의하면, 제1 폭(w1)을 갖는 제1 마스크 패턴(22)들이 제1 간격(s1)으로 반복 배치되어 있고, 제2 폭(w2)을 갖는 제2 마스크 패턴(24)들은 상기 제1 마스크 패턴(22)으로부터 제1 간격(s1)만큼 이격되어 제2 간격(s2)으로 반복 배치되어 있다. 이때, 상기 제2 마스크 패턴(24)의 중심부에는 빛을 투과시키기 위한 미세 공간(26)이 형성되어 있다.
따라서, 노광시 상기 미세 공간(26)을 통해 조사되는 빛에 의해 제2 마스크 패턴(24)들 사이의 넓은 제2 간격(s2)에서의 빛의 퍼짐 현상이 억제됨으로써, 제2 패턴(14)의 하부가 언더컷되는 것을 방지하여 리프팅 마진을 증가시킬 수 있다.
또한, 상기 미세 공간(26)으로 인해 제2 마스크 패턴(24)의 사이즈가 줄어드는 효과를 얻게 되므로, 제2 마스크 패턴(24)에 의한 간섭 현상이 감소하여 제1 마스크 패턴(22)과 제2 마스크 패턴(24) 사이의 좁은 제1 간격(s1)에서 노광량이 많아지게 된다. 따라서, 근접 효과에 의해 제1 패턴(12)의 말단 선폭이 증가하는 것이 방지되므로, 제1 패턴(12)과 제2 패턴(14) 간의 브리지 마진을 개선할 수 있다.
상기 미세 공간(26)은 웨이퍼 상에 해상되지 않을 정도의 사이즈, 바람직하게는 상기 제1 패턴(12)의 사이즈보다 1/2 이하로 작은 사이즈로 형성한다. 더욱 바람직하게는, 상기 미세 공간(26)은 10∼50㎚의 사이즈로 형성한다.
이와 같은 미세 공간(26)을 적용할 수 있는 제2 패턴(14)은 제1 패턴(12)의 사이즈보다 2배 이상 큰 사이즈로 형성하여야 하며, 바람직하게는, 220㎚ 이상의 사이즈로 형성한다.
도 4a 및 도 4b는 각각, 종래의 포토 마스크 및 본 발명의 포토 마스크에 의한 패턴의 공간 이미지(aerial image)를 도시한 도면들이다. 여기서, 사선은 입사광의 세기를 나타내는 것으로, 사선이 조밀할수록 빛의 세기가 증가함을 나타낸다.
도 4a는 도 1에 도시한 종래의 포토 마스크에 의한 패턴의 공간 이미지를 나타낸 것으로, 제1 간격(s1)으로 배치되는 제1 마스크 패턴(2)에 대응되는 조밀한 제1 영역에서는 패턴 부위와 비패턴 부위의 빛의 세기 차이가 명확하다. 그러나, 패턴 피치의 변화가 생기는 큰 사이즈의 제2 마스크 패턴(4)에 대응되는 패턴 부위에서는 인접하는 패턴에 의한 근접 효과로 인하여 패턴 부위와 비패턴 부위의 빛의 세기 차이가 불명확해진다. 따라서, 인접하는 제2 마스크 패턴(4)들 사이의 넓은 간격(s2)에서는 빛의 퍼짐 현상에 의해 제2 마스크 패턴(4)에 대응되는 패턴 부위로 입사광이 침투하게 된다(b1). 그 결과, 패턴의 하부가 노광에 의해 언더컷팅됨으로써, 결과적으로 패턴이 리프팅되는 문제가 발생한다.
또한, 제1 마스크 패턴(2)과 제2 마스크 패턴(4) 사이의 좁은 간격(s1)에서는 큰 사이즈의 제2 마스크 패턴(4)에 의한 간섭 현상으로 빛의 세기가 감소하게 되고(a1), 이로 인해 인접한 패턴의 말단 선폭이 증가하게 된다. 그 결과, 인접하는 라인 패턴 간에 브리지가 발생하게 된다.
도 4b는 도 3에 도시한 본 발명의 포토 마스크에 의한 패턴의 공간 이미지를 나타낸 것으로, 제1 간격(s1)으로 배치되는 제1 마스크 패턴(22)에 대응되는 제1 영역 및 제2 간격(s2)으로 배치되는 제2 마스크 패턴(24)에 대응되는 제2 영역에서는 패턴 부위와 비패턴 부위의 빛의 세기 차이가 명확하다. 또한, 종래 방법과는 달리, 큰 사이즈의 제2 마스크 패턴(24)의 중심부에 형성된 미세 공간(26)으로 인하여 피치 차이가 발생하는 제1 영역과 제2 영역 간의 경계 영역에서도 패턴 부위와 비패턴 부위의 빛의 세기 차이가 명확해짐을 알 수 있다.
즉, 상기 미세 공간(26)을 통해 조사되는 빛에 의해 제2 마스크 패턴(24)들 사이의 넓은 제2 간격(s2)에서의 빛의 퍼짐 현상이 억제되어 제2 마스크 패턴(24)에 대응되는 패턴 부위로 입사광이 침투하지 못한다(b2). 따라서, 패턴의 하부가 노광되는 것을 방지하여 리프팅 마진을 개선할 수 있다.
또한, 상기 미세 공간(26)으로 인해 제2 마스크 패턴(24)에 의한 간섭 현상이 감소하여 제1 마스크 패턴(22)과 제2 마스크 패턴(24) 사이의 좁은 제1 간격(s1)에서 노광량이 증가하게 된다(a2). 따라서, 비패턴 부위의 노광량이 증가되어 인접하는 패턴에 대한 브리지 마진을 개선할 수 있다.
도 5a 및 도 5b는 각각, 종래의 포토 마스크 및 본 발명의 포토 마스크에 의한, 초점이 0.0㎛일 때의 패턴 프로파일을 나타낸 도면들이다.
도 5a는 도 1에 도시한 종래의 포토 마스크에 의한 패턴 프로파일을 나타낸 것으로, 패턴 피치의 변화가 생기는 큰 사이즈의 제2 마스크 패턴(4)에 대응되는 패턴 부위에서는 인접하는 패턴에 의한 근접 효과로 인하여 패턴 부위와 비패턴 부위의 빛의 세기 차이가 불명확해진다. 따라서, 인접하는 제2 마스크 패턴(4)들 사이의 넓은 간격에서 빛의 퍼짐 현상에 의해 제2 마스크 패턴(4)에 대응되는 패턴 부위로 입사광이 침투하게 되고, 이로 인해 패턴이 언더컷되어 패턴의 하부 폭(d1)이 0.117 정도로 작아지게 된다.
도 5b는 도 3에 도시한 본 발명의 포토 마스크에 의한 패턴 프로파일을 나타낸 것으로, 큰 사이즈의 제2 마스크 패턴(24)의 중심부에 형성된 미세 공간(26)으로 인하여 피치 차이가 발생하는 영역에서 근접 효과가 최소화된다. 즉, 상기 미세 공간(26)을 통해 조사되는 빛에 의해 제2 마스크 패턴(24)들 사이의 넓은 간격에서의 빛의 퍼짐 현상이 억제되어, 제2 마스크 패턴(24)에 대응되는 패턴 부위로 입사광이 침투하지 못한다. 따라서, 패턴 언더컷이 발생하지 않아 패턴의 하부 폭(d2)이 0.153 정도로 종래의 패턴보다 크게 나타났다. 즉, 본 발명에 의하면, 패턴의 리프팅 마진이 개선됨을 알 수 있다.
도 6은 본 발명의 바람직한 실시예에 의한 NAND형 플래쉬 메모리 장치의 메모리 셀의 일부분을 도시한 평면도이다.
도 6을 참조하면, NAND형 플래쉬 메모리 셀은 다수의 셀 트랜지스터가 하나의 비트라인 콘택홀과 공통 소오스 라인(CSL) 사이에 직렬로 연결되어 하나의 스트링을 구성하며, 상기 스트링이 다수개 병렬로 연결되어 하나의 블록을 구성하고, 상기 비트라인 콘택홀을 중심으로 대칭적으로 블록이 배치된다.
셀 트랜지스터의 소오스/드레인이 형성되는 액티브 영역은 필드 영역에 의해 분리되면서 상기 필드 영역에 평행하게 제1 방향으로 신장된다. 상기 액티브 영역 상에는 복수개의 워드라인(W/L)들이 서로 일정 간격으로 이격되면서 상기 액티브 영역에 직교하는 제2 방향으로 신장된다.
하나의 스트링에서, 첫 번째 워드라인과 n번째 워드라인의 바깥에는 각각 선택 트랜지스터를 형성하는 스트링 선택 라인(string select line; SSL)과 접지 선택 라인(ground select line; GSL)이 구비된다. 스트링 선택 트랜지스터(SST)의 드레인에는 상기 액티브 영역과 동일한 제1 방향으로 신장되는 비트라인이 연결되고, 접지 선택 트랜지스터의 소오스에는 공통 소오스 라인(CSL)이 연결된다. 상기 공통 소오스 라인(CSL)은 공통 소오스 영역을 통해 각 트랜지스터의 소오스 영역에 연결된다.
이러한 구조를 갖는 NAND형 플래쉬 메모리 셀에 있어서, 복수개의 워드라인(W/L)들은 제1 폭(w3), 예컨대 90㎚의 폭을 갖고 제1 간격(s3), 예컨대 130㎚ 이하의 간격으로 반복 배치된다. 스트링 선택 라인(SSL)과 접지 선택 라인(GSL)은 상기 제1 폭(w3)보다 큰 제2 폭(w4), 예컨대 240㎚의 폭을 갖고 상기 제1 간격(s3)보다 넓은 제2 간격(s4), 예컨대 350㎚의 간격으로 배치된다. 또한, 상기 스트링 선택 라인(SSL)과 접지 선택 라인(GSL)은 각각 워드라인(W/L)과 상기 제1 간격(s1)으로 이격되어 배치된다.
이와 같이 NAND형 플래쉬 메모리 셀은 동일한 층에 조밀하게 배치되는 작은 사이즈의 워드라인(W/L)과 드물게 배치되는 큰 사이즈의 선택 라인(SSL, GSL)들이 함께 형성되기 때문에, 종래의 포토 마스크를 적용할 경우 패턴 피치의 변화가 생기는 선택 라인(SSL, GSL)에 대해 근접 효과가 증가하여 선택 라인(SSL, GSL)의 리프팅이 발생하거나, 선택 라인(SSL, GSL)과 워드라인(W/L) 사이에 브리지가 발생하게 된다.
근접 효과를 보정할 수 있는 산란 막대는 패턴 간의 간격이 350㎚ 이상이 되어야만 사용할 수 있는데, 상기 접지 선택 라인(GSL)과 접지 선택 라인(GSL) 사이의 간격은 350㎚ 미만이기 때문에 이러한 산란 막대를 사용할 수가 없다.
따라서, 큰 사이즈의 선택 라인(SSL, GSL)에 대응되는 포토 마스크 상의 마스크 패턴의 중심부에 미세 공간(g), 예컨대 10∼50㎚의 미세 공간(g)을 형성함으로써 근접 효과를 최소화한다.
즉, 상기 미세 공간(g)을 통해 조사되는 빛에 의해 접지 선택 라인(GSL)과 접지 선택 라인(GSL)의 사이, 또는 스트링 선택 라인(SSL)과 스트링 선택 라인(SSL) 사이의 넓은 간격(s4)에 의한 빛의 퍼짐 현상을 억제함으로써, 선택 라인(GSL, SSL)이 리프팅되는 것을 방지할 수 있다.
또한, 상기 미세 공간(g)을 투과하는 빛에 의해 접지 선택 라인(GSL)과 워드라인(W/L)의 사이, 또는 스트링 선택 라인(SSL)과 워드라인(W/L) 사이의 좁은 간격에서 노광량이 증가함으로써, 워드라인(W/L)의 말단 선폭이 증가하는 것을 방지하여 워드라인(W/L)과 선택 라인(GSL, SSL) 간에 브리지가 발생하는 것을 방지할 수 있다.
도 7은 도 6의 불휘발성 메모리 장치에 있어서, 마스크 패턴 내의 미세 공간 폭을 변화시키면서 노광 공정의 초점에 따른 접지 선택 라인(GSL) 및 워드라인(W/L)의 사이즈를 측정한 결과를 도시한 그래프이다. 여기서, ●는 종래 방법에 의한 GSL의 사이즈를 나타낸다. ◆, ▲ 및 ■는 각각 미세 공간의 폭이 30㎚, 40㎚ 및 50㎚일 때의 GSL 사이즈를 나타낸다. ○는 종래 방법에 의한 W/L의 사이즈를 나타낸다. ◇, △ 및 □는 각각 미세 공간의 폭이 30㎚, 40㎚ 및 50㎚일 때의 W/L 사이즈를 나타낸다.
도 7을 참조하면, 종래 방법에 의하면 피치 변화가 생기는 영역에서의 근접 효과로 인하여 워드라인(W/L)은 말단 선폭의 증가로 인해 설계치(90㎚)보다 큰 105∼115㎚ 정도의 사이즈로 측정되었고(○ 참조), 접지 선택 라인(GSL)은 언더컷에 의해 패턴의 하부 폭이 감소하여 설계치(220㎚)보다 작은 165∼185㎚ 정도의 사이즈로 측정되었다(● 참조).
이에 반하여, 본 발명은 미세 공간에 의해 근접 효과가 최소화되기 때문에, 큰 사이즈의 접지 선택 라인(GSL)에 인접한 워드라인(W/L)은 브리지 마진의 개선에 의해 말단 선폭의 증대가 억제되고, 상기 접지 선택 라인(GSL)은 리프팅 마진의 개선에 의해 패턴의 하부 폭 감소가 줄어들었다. 특히, 미세 공간의 폭이 50㎚일 때(□,■) 워드라인(W/L) 및 접지 선택 라인(GSL)은 설계치와 동일한 90㎚ 및 220㎚의 사이즈로 패터닝되며, 디포커스시에도 패턴 사이즈가 유지됨을 알 수 있다.
상술한 바와 같이 본 발명에 의하면, 동일한 층에 작은 사이즈의 제1 패턴들이 조밀하게 배치되는 제1 영역과 큰 사이즈의 제2 패턴들이 드물게 배치되는 제2 영역이 존재하는 경우, 포토 마스크 상의 상기 제2 패턴에 대응되는 마스크 패턴의 중심부에 미세 공간을 형성한다. 따라서, 패턴 피치의 변화가 생기는 패턴에 대한 근접 효과를 최소화하여 리프팅 마진을 개선하고, 인접하는 좁은 간격의 패턴에 대해서는 브리지 마진을 개선할 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 종래의 반도체 장치의 패턴 형성방법에 사용되는 포토 마스크의 평면도이다.
도 2는 본 발명에 의한 반도체 장치의 패턴 형성방법을 설명하기 위한 단면도이다.
도 3은 도 2에 도시한 포토 마스크의 평면도이다.
도 4a 및 도 4b는 각각, 종래의 포토 마스크 및 본 발명의 포토 마스크에 의한 패턴의 공간 이미지를 나타낸 도면들이다.
도 5a 및 도 5b는 각각, 종래의 포토 마스크 및 본 발명의 포토 마스크에 의한 초점이 0.0㎛일 때의 패턴 프로파일을 나타낸 도면들이다.
도 6은 본 발명의 바람직한 실시예에 의한 NAND형 플래쉬 메모리 장치의 메모리 셀의 일부분을 도시한 평면도이다.
도 7은 도 6의 불휘발성 메모리 장치에 있어서, 마스크 패턴 내 미세 공간의 폭을 변화시키면서 노광 공정의 초점에 따른 접지 선택 라인 및 워드라인의 크기를 측정한 결과를 도시한 그래프이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 도전층 12 : 제1 패턴
14 : 제2 패턴 20 : 마스크 기판
22 : 제1 마스크 패턴 24a, 24b : 제2 마스크 패턴
26 : 미세 공간 30 : 포토 마스크

Claims (21)

  1. 동일한 층에 복수개의 제1 패턴들이 제1 간격으로 반복되는 제1 영역과 상기 제1 패턴보다 큰 사이즈의 복수개의 제2 패턴들이 상기 제1 간격보다 넓은 제2 간격으로 반복되는 제2 영역이 존재하는 반도체 장치의 패턴 형성방법에 있어서,
    상기 제1 및 제2 패턴을 패터닝하기 위한 포토 마스크 상의 상기 제2 패턴에 대응되는 마스크 패턴의 중앙부에 빛이 투과되는 미세 공간을 상기 제1 패턴 사이즈의 1/2 이하의 사이즈로 형성하여 근접 효과를 최소화하는 것을 특징으로 하는 반도체 장치의 패턴 형성방법.
  2. 삭제
  3. 제1항에 있어서, 상기 미세 공간은 10∼50nm의 사이즈로 형성하는 것을 특징으로 하는 반도체 장치의 패턴 형성방법.
  4. 제1항에 있어서, 상기 제1 영역과 제2 영역은 상기 제1 간격으로 이격되어 배치하는 것을 특징으로 반도체 장치의 패턴 형성방법.
  5. 제1항에 있어서, 상기 제2 패턴은 상기 제1 패턴보다 2배 이상 큰 사이즈로 형성하는 것을 특징으로 하는 반도체 장치의 패턴 형성방법.
  6. 제5항에 있어서, 상기 제2 패턴은 220㎚ 이상의 사이즈로 형성하는 것을 특징으로 하는 반도체 장치의 패턴 형성방법.
  7. 동일한 층에 제1 피치의 제1 라인/스페이스 패턴들과 상기 제1 피치보다 큰 제2 피치의 제2 라인/스페이서 패턴들이 존재하는 반도체 장치의 패턴 형성방법에 있어서,
    상기 제1 및 제2 라인/스페이스 패턴을 패터닝하기 위한 포토 마스크 상의 상기 제2 라인/스페이스 패턴에 대응되는 마스크 패턴의 중앙부에 빛이 투과되는 미세 공간을 상기 제1 라인/스페이스 패턴의 선폭보다 1/2 이하의 작은 폭으로 형성하여 근접 효과를 최소화하는 것을 특징으로 하는 반도체 장치의 패턴 형성방법.
  8. 삭제
  9. 제7항에 있어서, 상기 제2 라인/스페이스 패턴은 상기 제1 라인/스페이스 패턴보다 2배 이상 큰 선폭으로 형성하는 것을 특징으로 하는 반도체 장치의 패턴 형성방법.
  10. 피노광물에 광학적 방법으로 제1 간격으로 반복되는 복수개의 제1 패턴과, 상기 제1 패턴보다 큰 사이즈를 갖고 상기 제1 간격보다 넓은 제2 간격으로 반복되는 복수개의 제2 패턴을 동시에 형성하기 위한 포토 마스크에 있어서,
    상기 복수개의 제1 패턴에 대응되도록 상기 제1 간격으로 반복 배치되는 복수개의 제1 마스크 패턴; 및
    상기 복수개의 제2 패턴에 대응되도록 상기 제2 간격으로 반복 배치되며, 각각의 중심부에 빛을 투과시키는 미세 공간이 상기 제1 패턴 사이즈의 1/2 이하의 사이즈로 형성되어 있는 복수개의 제2 마스크 패턴을 구비하는 것을 특징으로 하는 포토 마스크.
  11. 삭제
  12. 제10항에 있어서, 상기 미세 공간은 10∼50㎚의 사이즈로 형성되는 것을 특징으로 하는 포토 마스크.
  13. 제10항에 있어서, 상기 제1 마스크 패턴과 제2 마스크 패턴은 상기 제1 간격으로 이격되어 배치되는 것을 특징으로 포토 마스크.
  14. 제10항에 있어서, 상기 제2 마스크 패턴은 상기 제1 패턴보다 2배 이상 큰 사이즈로 형성되는 것을 특징으로 하는 포토 마스크.
  15. 제14항에 있어서, 상기 제2 마스크 패턴은 220㎚ 이상의 사이즈로 형성되는 것을 특징으로 하는 포토 마스크.
  16. 제1 간격으로 반복되는 복수개의 제1 패턴과, 상기 제1 패턴보다 큰 사이즈를 갖고 상기 제1 간격보다 넓은 제2 간격으로 반복되는 복수개의 제2 패턴을 형성하기 위한 피노광물 상에, 상기 복수개의 제1 패턴에 대응되도록 상기 제1 간격으로 반복되는 복수개의 제1 마스크 패턴과, 상기 복수개의 제2 패턴에 대응되도록 상기 제2 간격으로 반복되며 각각의 중심부에 빛을 투과시키는 미세 공간이 상기 제1 패턴 사이즈의 1/2 이하의 사이즈로 형성되어 있는 복수개의 제2 마스크 패턴을 갖는 포토 마스크를 제공하는 단계; 및
    상기 포토 마스크를 이용하여 상기 피노광물을 노광하는 단계를 구비하는 것을 특징으로 하는 피노광물의 노광방법.
  17. 삭제
  18. 제16항에 있어서, 상기 미세 공간은 10∼50㎚의 사이즈로 형성되는 것을 특징으로 하는 피노광물의 노광방법.
  19. 제16항에 있어서, 상기 제1 마스크 패턴과 제2 마스크 패턴은 상기 제1 간격으로 이격되어 배치되는 것을 특징으로 피노광물의 노광방법.
  20. 제16항에 있어서, 상기 제2 마스크 패턴은 상기 제1 패턴보다 2배 이상 큰 사이즈로 형성되는 것을 특징으로 하는 피노광물의 노광방법.
  21. 제16항에 있어서, 상기 제2 마스크 패턴은 220㎚ 이상의 사이즈로 형성되는 것을 특징으로 하는 피노광물의 노광방법.
KR10-2002-0045896A 2002-08-02 2002-08-02 반도체 장치의 패턴 형성방법 및 이에 사용되는 포토 마스크 KR100472412B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2002-0045896A KR100472412B1 (ko) 2002-08-02 2002-08-02 반도체 장치의 패턴 형성방법 및 이에 사용되는 포토 마스크
US10/348,895 US6818480B2 (en) 2002-08-02 2003-01-23 Method of forming a pattern of a semiconductor device and photomask therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0045896A KR100472412B1 (ko) 2002-08-02 2002-08-02 반도체 장치의 패턴 형성방법 및 이에 사용되는 포토 마스크

Publications (2)

Publication Number Publication Date
KR20040012351A KR20040012351A (ko) 2004-02-11
KR100472412B1 true KR100472412B1 (ko) 2005-03-10

Family

ID=31185793

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0045896A KR100472412B1 (ko) 2002-08-02 2002-08-02 반도체 장치의 패턴 형성방법 및 이에 사용되는 포토 마스크

Country Status (2)

Country Link
US (1) US6818480B2 (ko)
KR (1) KR100472412B1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100529619B1 (ko) * 2003-12-27 2005-11-17 동부아남반도체 주식회사 반도체 소자의 마스크 및 그 패턴 형성 방법
KR100618864B1 (ko) 2004-09-23 2006-08-31 삼성전자주식회사 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴을 가지는 반도체 소자의 제조 방법
JP5030131B2 (ja) * 2004-12-28 2012-09-19 エスケーハイニックス株式会社 ナンドフラッシュメモリ素子
JP4634849B2 (ja) * 2005-04-12 2011-02-16 株式会社東芝 集積回路のパターンレイアウト、フォトマスク、半導体装置の製造方法、及びデータ作成方法
KR100596801B1 (ko) * 2005-05-18 2006-07-04 주식회사 하이닉스반도체 반도체 소자 제조용 포토마스크
US20070111109A1 (en) * 2005-11-14 2007-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Photolithography scattering bar structure and method
US8048590B2 (en) * 2005-11-14 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Photolithography mask having a scattering bar structure that includes transverse linear assist features
US7682756B2 (en) * 2006-01-06 2010-03-23 Macronix International Co., Ltd. Anti-aberration pattern and method for manufacturing the same
JP2007207826A (ja) * 2006-01-31 2007-08-16 Orion Denki Kk プリント基板
KR100724569B1 (ko) * 2006-02-02 2007-06-04 삼성전자주식회사 평형 패턴을 가지는 마스크 및 이를 이용하는 포토레지스트패터닝 방법
KR100777348B1 (ko) 2006-07-11 2007-11-20 삼성전자주식회사 비휘발성 기억 장치의 셀 어레이 구조 및 그 형성방법
KR101346294B1 (ko) * 2007-03-12 2014-01-02 삼성전자주식회사 반도체 소자의 형성 방법
US8962221B2 (en) 2012-05-14 2015-02-24 United Microelectronics Corp. Mask and method of forming pattern by using the same
US9397209B2 (en) 2012-10-22 2016-07-19 Macronix International Co., Ltd. Semiconductor structure and manufacturing method of forming a large pattern and a plurality of fine gate lines located between the large patterns
US8895453B2 (en) * 2013-04-12 2014-11-25 Infineon Technologies Ag Semiconductor device with an insulation layer having a varying thickness
US9324557B2 (en) * 2014-03-14 2016-04-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Method for fabricating equal height metal pillars of different diameters
US9612526B2 (en) 2014-08-28 2017-04-04 Taiwan Semiconductor Manufacturing Co., Ltd. Photomask and method for fabricating integrated circuit
TWI753152B (zh) 2018-04-12 2022-01-21 聯華電子股份有限公司 光罩以及形成圖案的方法
CN112782943B (zh) * 2021-01-07 2022-09-06 泉芯集成电路制造(济南)有限公司 一种目标图形获取方法、装置及相关设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970003408A (ko) * 1995-06-23 1997-01-28 김주용 노광 마스크의 근접효과 억제방법
JPH09180978A (ja) * 1995-12-27 1997-07-11 Nikon Corp 近接効果補正方法
KR19990039999A (ko) * 1997-11-15 1999-06-05 윤종용 노광 시스템에서 근접 효과를 보정하기 위한 방법
JPH11176720A (ja) * 1997-12-10 1999-07-02 Nikon Corp 電子ビーム露光装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3912949B2 (ja) * 1999-12-28 2007-05-09 株式会社東芝 フォトマスクの形成方法及び半導体装置の製造方法
US6835504B2 (en) * 2002-05-13 2004-12-28 Macronix International Co., Ltd. Photomask with illumination control over patterns having varying structural densities

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970003408A (ko) * 1995-06-23 1997-01-28 김주용 노광 마스크의 근접효과 억제방법
KR0172561B1 (ko) * 1995-06-23 1999-03-30 김주용 노강 마스크의 근접 효과 억제방법
JPH09180978A (ja) * 1995-12-27 1997-07-11 Nikon Corp 近接効果補正方法
KR19990039999A (ko) * 1997-11-15 1999-06-05 윤종용 노광 시스템에서 근접 효과를 보정하기 위한 방법
JPH11176720A (ja) * 1997-12-10 1999-07-02 Nikon Corp 電子ビーム露光装置

Also Published As

Publication number Publication date
US6818480B2 (en) 2004-11-16
US20040021221A1 (en) 2004-02-05
KR20040012351A (ko) 2004-02-11

Similar Documents

Publication Publication Date Title
KR100472412B1 (ko) 반도체 장치의 패턴 형성방법 및 이에 사용되는 포토 마스크
KR101147194B1 (ko) 콘택 홀 제조방법 및 시스템
KR100843870B1 (ko) 반도체 소자의 미세 패턴 형성 방법
JP2004015056A (ja) ライン型パターンを有する半導体素子及びそのレイアウト方法
WO2012047745A1 (en) A method of patterning nand strings using perpendicular sraf
KR20010004612A (ko) 포토 마스크 및 이를 이용한 반도체 소자의 미세패턴 형성방법
US7432043B2 (en) Photo mask and method of manufacturing the same, and method of forming photosensitive film pattern of using the photo mask
CN1782868B (zh) 光掩模及用此制造图案的方法
JP4963830B2 (ja) パターン形成方法
JP2001237173A (ja) レジストパターンの形成方法および半導体装置の製造方法
KR100801738B1 (ko) 포토마스크 및 그 형성방법
US6306549B1 (en) Method for manufacturing EAPSM-type masks used to produce integrated circuits
US7964325B2 (en) Mask and method for forming a semiconductor device using the same
KR20090072672A (ko) 오버레이 버니어용 노광 마스크 및 이를 이용한 오버레이버니어 형성 방법
KR100546185B1 (ko) 반도체 소자의 패턴 형성 방법
KR19980077753A (ko) 포토리소그래피 공정에 의한 반도체장치의 패턴형성방법
KR19990015462A (ko) 2개의 포토마스크를 사용하는 포토리소그래피 공정에의한반도체 장치의 패턴 형성 방법
KR100914296B1 (ko) 어시스트 패턴을 구비한 포토마스크 형성방법
KR100223324B1 (ko) 반도체 장치의 미세패턴 제조방법
KR20040049549A (ko) 노광마스크
KR100560779B1 (ko) 평판표시장치의 노광용 마스크
KR20020034310A (ko) 오버레이 버니어 및 그 제조 방법
KR100687868B1 (ko) 홀 패턴 어레이의 가장 자리 보상 방법
KR101051174B1 (ko) 노광마스크 및 이를 이용한 반도체 소자의 형성 방법
KR20080019894A (ko) 반도체 소자용 마스크 및 이를 이용한 패턴 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20200131

Year of fee payment: 16