KR100529619B1 - 반도체 소자의 마스크 및 그 패턴 형성 방법 - Google Patents

Abstract

본 발명은 중첩 노광에 의한 라인 해상도를 개선할 수 있는 반도체 소자의 마스크 및 그 패턴 형성 방법에 관한 것이다. 본 발명에 따른 반도체 소자의 마스크는, 2개로 분할된 마스크의 한 쪽 면에 형성되며, 차광 패턴과 미세 차광 보조패턴이 투광영역 내에 형성된 제1 마스크; 및 상기 분할된 마스크의 다른 쪽 면에 형성되며, 상기 미세 차광 보조패턴과 동일한 위치에 배치되어 중첩 노광될 수 있도록 미세 투광 보조패턴이 차광영역 내에 형성된 제2 마스크를 포함한다. 여기서, 상기 제2 마스크는 상기 제1 마스크의 톤(Tone)을 반대로 바꾸어서 수평으로 같은 위치에 배치되는 것을 특징으로 한다. 본 발명에 따르면, 폴리 셀(Poly Cell) 트랜지스터와 같이 반복적으로 존재하는 패턴의 브리지 취약 영역을 선택적으로 제거함으로써, 공정 마진 확보를 용이하게 할 수 있다. 또한, 본 발명에 따르면, 별도의 마스크에 의한 2중 노광이 아니고, 동일 마스크에 의한 중첩 노광을 실시함으로써, 마스크 제작 오차를 배제할 수 있고, 정렬이 용이하며, 또한, 중첩 마스크 노광이 이루어지므로 반도체 기판의 순수 칩(Net die) 수를 극대화할 수 있어 수율을 증대시킬 수 있다.

Description

반도체 소자의 마스크 및 그 패턴 형성 방법 {A mask of a semiconductor device, and a pattern forming method thereof}

본 발명은 반도체 소자의 마스크 및 그 패턴 형성 방법에 관한 것으로, 보다 구체적으로, 중첩 노광에 의한 라인 해상도를 개선할 수 있는 반도체 소자의 마스크 및 그 패턴 형성 방법에 관한 것이다.

일반적으로, 마스크 패턴 형성 기술은 반도체 기판에 형성되는 패턴의 정확도에 밀접한 영향을 준다. 특히, 반도체 소자에 있어서 패턴의 집적도가 매우 높을 경우, 광학 근접 보상 패턴을 삽입할 공간이 부족하게 되고, 리소그라피 본래의 노광 의도와 달리 패턴간의 배선폭 브리지(Bridge)가 발생하고, 이로 인해 반도체 소자의 특성에 많은 나쁜 영향을 미치게 된다.

한편, 반도체 포토리소그라피 기술은 마스크 설계를 정교하게 해줌으로써 마스크로 투광되어 나오는 빛의 양을 적절히 조절할 수 있게 된다. 이를 위해 광학 근접 보상(Optical Proximity Correction) 기술과 위상반전 마스크(Phase Shifting Mask) 기술이 등장하였고, 마스크에 그려진 패턴 형상에 의한 빛의 왜곡 현상을 최소화시킬 수 있는 여러 방법들이 모색되고 있다.

최근 248㎚ 또는 194㎚의 원자외선 파장(Wavelength)의 빛에 감광력이 뛰어난 화학증폭형 레지스트의 개발로 더욱 해상도를 증가시킬 수 있는 실질적인 기술들이 등장하였다. 특히, 최근에는 패턴과 분리된 형태로 광 근접 효과를 제어하는 일종의 더미 패턴(dummy Pattern)과 같은 보조 패턴 형성 기술도 해상도 개선에 많은 기여를 하고 있다.

한편, 도 1은 종래의 기술에 따른 반도체 마스크의 정적 램(SRAM) 셀 부분을 나타내는 도면으로서, 셀 패턴(3)이 규칙적인 형태로 형성되어 있고, 상기 셀 패턴이 Dark Tone으로 되어 있는 경우, 마스크를 통과한 빛의 강도에 따라 이미지 윤곽선(Image Contour: 4)이 형성되게 된다. 이때, 3개의 이미지 윤곽선이 빛의 광량에 따라 점진적으로 변하는 이미지의 상태를 나타내며, 가장 바깥쪽의 이미지 윤곽선은 상대적으로 노광이 부족할 때의 윤곽선을 나타낸다. 이와 같이 부족 노광이 점차 심해지면, 가장 먼저 패턴 브리지가 발생하는 지점(7)이 생기게 된다. 이 영역이 패턴의 해상도와 노광 공정 마진을 결정짓는 임계 영역이 된다. 이때, A-B 단면 사이에서 가장 취약한 공정 마진을 갖게 된다.

도 2는 종래의 기술에 따른 반도체 마스크의 선폭 끝단에서 발생되는 취약한 문제점을 설명하기 위한 도면이다. 일반적으로, 선폭 끝단을 최대한 늘려주는 효과를 얻기 위해 선폭 끝단으로부터 일정 거리만큼 이격시켜 미세 보조 패턴(5, 6)을 배치한다. 전술한 바와 같은 부족 노광시 패턴 브리지에 가장 취약해지는 영역을 A1, B1 및 C1과 같이 별도로 표시할 수 있는데, 상기 셀 패턴(3)이 규칙적인 형태로 형성되어 있고, 이와 수직으로 구동 트랜지스터(1)가 배치되어 있는 메모리 셀에서 상기 구동 트랜지스터(1)와 NMOS 셀간의 영역을 A1이라고 하고 PMOS 셀간의 영역을 B1이라고 정의하고, 수평으로 셀간 영역을 C1이라고 정의한다.

특히, 상기 A1 및 B1 영역은 라인 선폭의 끝단 확보를 위해 미세 보조 패턴(5, 6)을 배치하게 된다. 이때, 상기 C1 영역 내에는 미세 보조 패턴이 없더라도 패턴 브리지의 문제가 더 많이 발생하기 때문에 미세 보조 패턴이 삽입되지 않았다.

한편, 패턴 해상력의 정의는 다음 수학식 1과 같은 레일라이 수식(Rayleigh's Equation)으로 결정될 수 있다.

R(Resolution) = k*??/ N.A.

여기서, k는 상수, ??는 조명계 파장, N.A.는 조명계 렌즈 구경을 나타낸다. 예를 들어, 상기 k를 0.5, ??는 0.248, N.A.는 0.65를 적용하면 해상도 R= 0.19㎛를 얻는다. 따라서 상기 값보다 작은 선폭을 갖는 미세 패턴을 마스크에 독립적으로 적용할 경우, 물리적으로 마스크만을 투광하고, 감광제에는 이미지가 나타나지 않는 패턴을 정의할 수 있다.

한편, 도 3은 종래의 기술에 따른 도 2의 마스크를 사용하여 노광한 경우의 윤곽선(Contour) 이미지(4)를 중첩시킨 것을 나타내는 도면이다.

도 3에는 최적 노광부터 부족 노광까지 여러 이미지가 같이 그려져 있는데, 최외곽 윤곽선 이미지로 표시된 부분이 상대적으로 부족 노광에 의한 이미지이다. 여기서, G-H는 셀 라인의 끝단에서 패턴 브리지 문제가 발생되는 영역을 표시한 것이다.

그런데, 이러한 현상은 공정 바이어스를 고려해 인위적으로 선폭을 늘리거나, 반도체 기판의 평탄도가 좋지 않을 때, 흔히 그 위치에 따라 편차가 발생하는 문제점이 있다.

상기 문제점을 해결하기 위한 본 발명의 목적은 중첩 노광에 의한 라인 해상도를 개선함으로써, 반복적인 패턴에 대해 광 근접 효과에 의한 패턴 왜곡 현상을 효과적으로 보상하고, 정확한 선폭을 제조할 수 있는 반도체 소자의 마스크 및 그 패턴 형성 방법을 제공하기 위한 것이다.

상기 목적을 달성하기 위한 수단으로서, 본 발명에 따른 반도체 소자의 마스크는,

2개로 분할된 마스크의 한 쪽 면에 형성되며, 차광 패턴과 미세 차광 보조 패턴이 투광 영역 내에 형성된 제1 마스크; 및

상기 분할된 마스크의 다른 쪽 면에 형성되며, 상기 미세 차광 보조 패턴과 동일한 위치에 배치되어 중첩 노광될 수 있도록 미세 투광 보조 패턴이 차광 영역 내에 형성된 제2 마스크

를 포함한다.

여기서, 상기 제2 마스크는 상기 제1 마스크의 톤(Tone)을 반대로 바꾸어서 수평으로 같은 위치에 배치되는 것을 특징으로 한다.

상기 제1 마스크는 마스크 셀, 구동 패턴 및 미세 보조 패턴이 모두 같은 차광 영역 내에 형성되고, 나머지는 투광 영역에 형성되는 것을 특징으로 한다.

상기 미세 차광 보조 패턴과 상기 미세 투광 보조 패턴은 마스크 노광 시에 동일한 위치에 정렬되도록 배치되는 것을 특징으로 한다.

상기 미세 차광 보조 패턴과 상기 미세 투광 보조 패턴은 노광 장치의 한계 해상력 이하의 선폭을 갖도록 형성되는 것을 특징으로 한다.

상기 차광 패턴은 반복적으로 존재하는 반도체용 셀 패턴인 것을 특징으로 한다.

한편, 본 발명에 따른 반도체 소자의 마스크 패턴 형성 방법은,

1개의 마스크를 2개로 분할하는 단계;

상기 분할된 마스크의 일측에 마스크 셀 및 구동 패턴, 미세 보조 패턴이 형성된 제1 마스크 패턴을 배치하는 단계; 및

상기 분할된 마스크의 타측에 마스크의 톤(Tone)을 반대로 바꾸어서 수평으로 같은 위치에 미세 보조 패턴만이 형성된 제2 마스크 패턴을 배치하는 단계

를 포함한다.

상기 제1 마스크 패턴은 차광 패턴과 미세 차광 보조 패턴이 투광 영역 내에 형성되는 것을 특징으로 한다.

상기 제2 마스크 패턴은 상기 미세 차광 보조 패턴과 동일한 위치에 배치되어 중첩 노광될 수 있도록 미세 투광 보조 패턴이 차광 영역 내에 형성되는 것을 특징으로 한다.

상기 미세 차광 보조 패턴과 상기 미세 투광 보조 패턴은 마스크 노광 시에 동일한 위치에 정렬되도록 배치되는 것을 특징으로 한다.

본 발명에 따르면, 폴리 셀(Poly Cell) 트랜지스터와 같이 반복적으로 존재하는 패턴의 브리지 취약 영역을 선택적으로 제거함으로써, 공정 마진 확보를 용이하게 할 수 있고, 별도의 마스크에 의한 2중 노광이 아니고, 동일 마스크에 의한 중첩 노광을 실시함으로써, 마스크 제작 오차를 배제할 수 있다.

이하, 첨부된 도면을 참조하여, 본 발명의 실시예에 따른 반도체 소자의 마스크 및 그 패턴 형성 방법을 상세히 설명한다.

도 4는 본 발명에 따른 반도체 소자의 마스크 및 그 패턴을 예시하는 도면이다.

본 발명에 따른 반도체 소자의 마스크 및 그 패턴은 먼저, 1개의 마스크를 2개(11a, 11b)로 분할하여, 왼쪽에는 종래와 같은 형태의 마스크(11a)를 배치하고, 오른쪽은 마스크의 톤(Tone)을 반대로 바꾸어서 수평으로 같은 위치에 미세 보조 패턴(5a)만이 형성된 마스크(11b)를 배치한다. 상기 왼쪽 마스크(11a)의 마스크 셀(3) 및 구동 패턴(1), 미세 보조 패턴(5) 등은 모두 같은 차광 영역으로 형성하고, 나머지는 투광 영역(8a)으로 형성한다. 또한, 오른쪽 마스크(11b)는 차광 영역(8b) 내에 투광 미세 보조 패턴(5a)을 수평 이동시켜 동일한 위치에 형성한다.

도 5는 본 발명에 따라 반도체 기판 상에 개별 칩이 중첩 노광된 이후를 나타내는 도면이다.

도 5를 참조하면, 반도체 기판(10)에 개별 칩이 노광된 후의 상태를 나타내며, 칩으로 사용되는 모든 노광 샷(Shot)은 중첩 노광(8)이 이루어지고, 상기 반도체 기판(10)에서 좌측부터 노광이 이루어진다고 가정하면, 가장 우측은 단일(Single) 노광 상태(9)가 되며, 이 샷은 더미(Dummy) 샷 역할을 하게 된다. 이와 같은 경우, 종래 방법보다 반도체 웨이퍼의 가장 자리에 사용치 못하는 영역을 최대한 줄일 수 있게 된다.

도 6a 내지 도 6c는 본 발명에 따른 광학적 접근 방법을 각각 구분하여 도시한 도면이다.

도 6a를 참조하면, 단면 G-H에 대해 종래의 방법에서 패턴 브리지가 발생되었던 규격화(Normalized)된 이미지 광도(Light Intensity)로서 0.4 정도의 이미지 광도를 나타내는데, 본 발명에서는 첫 번째 노광에서 도 6a의 이미지를 형성하고, 이후, 두 번째 노광에서 도 6b에 도시된 바와 같은 미세 보조 패턴 이미지가 중첩되게 된다. 두 번째 샷의 미세 보조 패턴(5a)은 단면 G-H의 피크 이미지(Peak Image) 광도가 0.5를 넘는다.

도 6c는 도 6a의 광도 이미지와 도 6b의 광도 이미지가 합쳐진 광도 이미지이다. 즉, 도 6a와 같은 부족 노광이 되더라도 도 6b와 같이 중첩 노광될 경우, 광도 이미지의 피크 레벨이 0.4를 넘게 되므로, 부분적으로 발생되었던 패턴 브리지 문제를 중첩 노광을 통해 깨끗하게 제거한다(도 7의 5a, 6b, 7c).

도 7은 본 발명에 따른 중첩 노광을 통해 패턴 브리지가 해결된 상태를 예시하는 도면으로서, 중첩 노광을 통해, 도면부호 5a, 6b 및 7과 같이, 패턴 브리지 문제를 깨끗하게 제거한 것을 나타내고 있다.

위에서 발명을 설명하였지만, 이러한 실시예는 이 발명을 제한하려는 것이 아니라 예시하려는 것이다. 이 발명이 속하는 분야의 숙련자에게는 이 발명의 기술 사항을 벗어남이 없어 위 실시예에 대한 다양한 변화나 변경 또는 조절이 가능함이 자명할 것이다. 그러므로 본 발명의 보호 범위는 첨부된 청구 범위에 의해서만 한정될 것이며, 위와 같은 변화예나 변경예 또는 조절예를 모두 포함하는 것으로 해석되어야 할 것이다.

본 발명에 따르면, 폴리 셀(Poly Cell) 트랜지스터와 같이 반복적으로 존재하는 패턴의 브리지 취약 영역을 선택적으로 제거함으로써, 공정 마진 확보를 용이하게 할 수 있다.

또한, 본 발명에 따르면, 별도의 마스크에 의한 2중 노광이 아니고, 동일 마스크에 의한 중첩 노광을 실시함으로써, 마스크 제작 오차를 배제할 수 있고, 정렬이 용이하다.

또한, 본 발명에 따르면, 중첩 마스크 노광이 이루어지므로 반도체 기판의 순수 칩(Net die) 수를 극대화할 수 있어 수율을 증대시킬 수 있다.

도 1은 종래 기술에 따른 반도체 마스크의 정적 램(SRAM) 셀 부분을 예시하는 도면이다.

도 2는 종래 기술에 따른 반도체 마스크의 선폭 끝단에서 발생되는 취약한 문제점을 설명하기 위한 도면이다.

도 3은 종래 기술에 따른 도 2의 마스크를 사용하여 노광하는 경우 윤곽선(Contour) 이미지를 중첩시킨 것을 나타내는 도면이다.

도 4는 본 발명에 따른 반도체 소자의 마스크 및 그 패턴을 예시하는 도면이다.

도 5는 본 발명에 따라 반도체 기판 상에 개별 칩이 중첩 노광된 이후를 나타내는 도면이다.

도 6a 내지 도 6c는 본 발명에 따른 광학적 접근 방법을 각각 구분하여 도시한 도면이다.

도 7은 본 발명에 따른 중첩 노광을 통해 패턴 브리지가 해결된 상태를 예시하는 도면이다.

Claims (10)

1. 반도체 소자를 제조하기 위한 마스크에 있어서,

   2개로 분할된 마스크의 한 쪽 면에 형성되며, 차광 패턴과 미세 차광 보조 패턴이 투광 영역 내에 형성된 제1 마스크; 및

   상기 분할된 마스크의 다른 쪽 면에 형성되며, 상기 미세 차광 보조 패턴과 동일한 위치에 배치되어 중첩 노광될 수 있도록 미세 투광 보조 패턴이 차광 영역 내에 형성된 제2 마스크

   를 포함하는 반도체 소자용 마스크.
2. 제 1항에 있어서,

   상기 제2 마스크는 상기 제1 마스크 패턴의 마스크 톤(Tone)을 반대로 바꾸어서 수평으로 같은 위치에 배치되는 것을 특징으로 하는 반도체 소자용 마스크.
3. 제 1항에 있어서,

   상기 제1 마스크는 마스크 셀, 구동 패턴 및 미세 보조 패턴이 모두 같은 차광 영역 내에 형성되고, 나머지는 투광 영역에 형성되는 것을 특징으로 하는 반도체 소자용 마스크.
4. 제 1항에 있어서,

   상기 미세 차광 보조 패턴과 상기 미세 투광 보조 패턴은 마스크 노광 시에 동일한 위치에 정렬되도록 배치되는 것을 특징으로 하는 반도체 소자용 마스크.
5. 제 1항에 있어서,

   상기 미세 차광 보조 패턴과 상기 미세 투광 보조 패턴은 노광 장치의 한계 해상력 이하의 선폭을 갖도록 형성되는 것을 특징으로 하는 반도체 소자용 마스크.
6. 제 1항에 있어서,

   상기 차광 패턴은 반복적으로 존재하는 반도체용 셀 패턴인 것을 특징으로 하는 반도체 소자용 마스크.
7. 반도체 소자의 마스크 패턴을 형성하는 방법에 있어서,

   1개의 마스크를 2개로 분할하는 단계;

   상기 분할된 마스크의 일측에 마스크 셀 및 구동 패턴, 미세 보조 패턴이 형성된 제1 마스크 패턴을 배치하는 단계; 및

   상기 분할된 마스크의 타측에 마스크의 톤(Tone)을 반대로 바꾸어서 수평으로 같은 위치에 미세 보조 패턴만이 형성된 제2 마스크 패턴을 배치하는 단계

   를 포함하는 마스크 패턴 형성 방법.
8. 제 7항에 있어서,

   상기 제1 마스크 패턴은 차광 패턴과 미세 차광 보조 패턴이 투광 영역 내에 형성되는 것을 특징으로 하는 마스크 패턴 형성 방법.
9. 제 8항에 있어서,

   상기 제2 마스크 패턴은 상기 미세 차광 보조 패턴과 동일한 위치에 배치되어 중첩 노광될 수 있도록 미세 투광 보조 패턴이 차광 영역 내에 형성되는 것을 특징으로 하는 마스크 패턴 형성 방법.
10. 제 9항에 있어서,

    상기 미세 차광 보조 패턴과 상기 미세 투광 보조 패턴은 마스크 노광 시에 동일한 위치에 정렬되도록 배치되는 것을 특징으로 하는 마스크 패턴 형성 방법.