KR100853801B1 - 반도체 소자의 마스크 및 그를 이용한 패터닝 방법 - Google Patents

반도체 소자의 마스크 및 그를 이용한 패터닝 방법 Download PDF

Info

Publication number
KR100853801B1
KR100853801B1 KR1020070084931A KR20070084931A KR100853801B1 KR 100853801 B1 KR100853801 B1 KR 100853801B1 KR 1020070084931 A KR1020070084931 A KR 1020070084931A KR 20070084931 A KR20070084931 A KR 20070084931A KR 100853801 B1 KR100853801 B1 KR 100853801B1
Authority
KR
South Korea
Prior art keywords
pattern
mask
patterns
auxiliary
auxiliary pattern
Prior art date
Application number
KR1020070084931A
Other languages
English (en)
Inventor
이준석
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070084931A priority Critical patent/KR100853801B1/ko
Priority to US12/192,082 priority patent/US20090053623A1/en
Application granted granted Critical
Priority to CNA200810146358XA priority patent/CN101373327A/zh
Publication of KR100853801B1 publication Critical patent/KR100853801B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/66—Containers specially adapted for masks, mask blanks or pellicles; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 선폭 해상의 정확성을 향상시킬 수 있는 반도체 소자의 마스크 및 그를 이용한 패터닝 방법에 관한 것이다.
본 발명의 실시 예에 따른 반도체 소자의 마스크는 주패턴이 서로 이격된 다수의 분할 패턴으로 분할된 제1 마스크와; 상기 다수의 주패턴들 사이와 대응하는 영역에 정렬되는 제1 보조 패턴과, 상기 다수의 분할 패턴의 에지부와 대응하는 영역에 정렬되는 제2 보조 패턴을 가지는 제2 마스크를 구비하는 것을 특징으로 한다.

Description

반도체 소자의 마스크 및 그를 이용한 패터닝 방법{MASK FOR SEMICONDUCTOR DEVICE AND PATTERNING METHOD USING THE SAME}
본 발명은 반도체 소자의 마스크 및 그를 이용한 패터닝 방법에 관한 것으로, 특히 선폭 해상의 정확성을 향상시킬 수 있는 반도체 소자의 마스크 및 그를 이용한 패터닝 방법에 관한 것이다.
일반적으로 마스크 패턴 형성 기술은 반도체 기판에 형성되는 패턴의 정확도에 밀접한 영향을 준다. 패턴의 정확도를 높히기 위해서는 마스크 설계를 정교하게 해서 마스크로 투과되어 나오는 빛의 양을 적절히 조절할 수 있어야 한다.
따라서, 최근에는 광학 노광 제조 장치가 가지고 있는 기술적 한계를 극복할 수 있도록 새로운 감광제의 개발, 고구경(High Numerical Aperture)렌즈를 장착한 스캐너(Scanner)의 개발 및 변형 마스크 기술의 개발 등이 요구되고 있다. 특히, 광학 근접 보상(Optical Proximity Correction) 기술은 종래의 광학 노광 제조 장치가 안고 있는 기술적인 한계를 극복하는 데 많은 도움을 주었다.
도 1a는 종래 반도체 소자의 마스크와, 그 마스크를 시뮬레이션하여 얻은 이미지 윤곽선을 나타낸 도면이며, 도 1b는 종래 광학 근접 보상한 마스크와, 그 마 스크를 시뮬레이션하여 얻은 이미지 윤곽선을 나태는 도면이다.
도 1a에 도시된 다수의 폴리 셀(Poly cell) 패턴(1)은 마스크 상에 소정 간격으로 이격되어 형성된다. 이러한 도 1a에 도시된 마스크를 시뮬레이션하여 얻은 이미지 윤곽선(2)으로부터 알 수 있듯이 광근접 효과로 인해 패턴에 결함이 발생하게 된다. 즉, 폴리 셀 패턴(1)의 에지부(3B)는 빛의 회절 현상에 의해 라운드형태로 형성되고, 폴리 셀 패턴(1)의 코너부(3A)는 제대로 노광되지 못해 브릿지(Bridge)가 형성되고, 폴리 셀 패턴(1)들 사이 영역(3C) 역시 제대로 노광되지 못해 브릿지가 형성된다. 이러한 결함 발생을 방지하기 위해, 도 1b에 도시된 광학 근접 보상 패턴(10)을 가지는 마스크를 이용하여 패터닝을 하게 된다. 이 광학 근접 보상 패턴(10)을 가지는 도 1b에 도시된 마스크를 시뮬레이션하여 얻은 이미지 윤곽선(20)으로부터 알 수 있듯이 에지부(3B), 코너부(3A) 및 폴리 셀 패턴들 사이 영역(3C)에서의 결함 발생이 개선된다. 그러나, 광학 근 접 보상 패턴(10)의 최적화가 어려워 90nm이하의 패턴에서는 핀치(Pinch)/브릿지로 인해 제대로 크게 만들거나 작게 만들지 못하는 문제점이 발생된다.
상기와 같은 문제점을 해결하기 위하여, 본 발명은 선폭 해상의 정확성을 향상시킬 수 있는 반도체 소자의 마스크 및 그를 이용한 패터닝 방법을 제공하는데 있다.
상기와 같은 과제를 달성하기 위한 본 발명의 실시 예에 따른 반도체 소자의 마스크는 주패턴이 서로 이격된 다수의 분할 패턴으로 분할된 제1 마스크와; 상기 다수의 주패턴들 사이와 대응하는 영역에 정렬되는 제1 보조 패턴과, 상기 다수의 분할 패턴의 에지부와 대응하는 영역에 정렬되는 제2 보조 패턴을 가지는 제2 마스크를 구비하는 것을 특징으로 한다.
여기서, 상기 다수의 분할 패턴은 삼각형 또는 사각형으로 이루어진 것을 특징으로 한다.
또한, 상기 다수의 분할 패턴들은 한계 해상력보다 5~50%로 이격되는 것을 특징으로 한다.
여기서, 상기 제1 보조 패턴은 상기 분할 패턴과 인접하며 상기 제2 보조 패턴은 상기 분할 패턴과 중첩되거나, 상기 제1 보조 패턴이 상기 분할 패턴과 이격되며 상기 제2 보조 패턴이 상기 분할 패턴과 인접하거나, 상기 제1 보조 패턴이 상기 분할 패턴과 이격되는 것을 특징으로 한다.
여기서, 상기 보조 패턴 및 분할 패턴 중 적어도 어느 하나는 중심 좌표가 불변하도록 배율이 조절되는 것을 특징으로 한다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체 소자의 마스크를 이용한 패터닝 방법은 주패턴이 서로 이격된 다수의 분할 패턴으로 분할된 제1 마스크를 마련하는 단계와; 상기 다수의 주패턴들 사이와 대응하는 영역에 위치하는 제1 보조 패턴, 상기 다수의 분할 패턴의 에지부와 대응하는 영역에 위치하는 제2 보조 패턴을 가지는 상기 제2 마스크를 마련하는 단계와; 상기 제1 및 제2 보 조 패턴이 상기 주 패턴에 정렬되도록 상기 제1 및 제2 마스크를 정렬하는 단계와; 상기 제1 및 제2 마스크를 이용하여 연속 노광하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따른 반도체 소자의 마스크 및 그를 이용한 패터닝 방법은 다음과 같은 효과를 가진다.
첫째, 제1 마스크의 주 패턴이 서로 이격되어 배치됨으로써 주 패턴이 코너 부를 종래보다 원래의 주 패턴의 이미지 형태로 패터닝할 수 있게 된다.
둘째, 주 패턴과 보조 패턴을 별도로 제어할 수 있어 광학 근접 보상을 최적화할 수 있다.
셋째, 제1 및 제2 마스크를 이용함으로써 90nm이하의 패턴에서도 광학적 해상력 향상에 효과가 크다.
이하, 첨부된 도면 및 실시 예를 통해 본 발명의 실시 예를 구체적으로 살펴보면 다음과 같다.
도 2는 본 발명에 따른 반도체 소자용 마스크를 나타내는 평면도이다.
도 2에 도시된 마스크는 주패턴(112)을 가지는 제1 마스크(110)와, 보조 패턴(122)을 가지는 제2 마스크(120)를 구비한다.
제1 마스크(110)는 다수의 분할 패턴(114)이 형성되는 차광 영역과, 차광 영역을 제외한 나머지 영역인 투과 영역(118)을 가진다. 여기서, 차광 영역은 마스 크 기판 상에 형성된 광차단층, 즉 분할 패턴(114)들로 이루어져 광이 차단되며, 투과 영역(118)은 마스크 기판으로 이루어져 광이 투과된다.
다수의 분할 패턴(114)은 주 패턴(112)을 이루도록 형성된다. 주 패턴(112)각각은 다수의 변을 가지는 다각형 형태, 예를 들어 T자 형태로 형성되어 소정 간격으로 이격되어 배치된다. 다수의 분할 패턴(114)은 삼각형 또는 사각형 형태로 형성되며, 다수의 분할 패턴(114)의 교차점에서 한계 해상 이하의 공간을 갖는 거리 만큼 이격된다.
여기서, 한계 해상력은 수학식 1과 같이 노광 파장에 비례하고 조명계의 렌즈 개구수에 반비례한다.
R=k×(λ/N.A.)
여기서, R은 해상력을, k는 비례 상수를, λ는 노광원의 파장을, N.A.는 렌즈 개구수를 각각 나타낸다.
즉, 노광원 파장(λ)과 렌즈 개구수(N.A.) 값에 의해 해상력(R)이 결정되는데, 해상력(R)보다 작은 라인이나 공간에 대해서는 패턴 또는 공간이 만들어지지 않으므로 광학 효과만 발생하게 된다. 특히, 공간의 경우, 광학 효과는 빛이 투과하나 패턴이 서로 붙어 반도체 기판에서 디파인(define)되는 것을 의미한다. 따라서, 본 발명에서는 다수의 분할 패턴들(114) 간의 이격거리(d)가 한계 해상력보다 5~50%의 공간을 유지하여야 한다. 예를 들어, 한계 해상력이 90nm인 경우, 다수의 분할 패턴들(114) 간의 이격거리(d)는 45nm이하이어야 한다.
제2 마스크(120)는 보조 패턴(122)이 형성된 투과 영역과, 투과 영역을 제외한 나머지 영역인 차광 영역(128)을 가진다. 여기서, 차광 영역은 마스크 기판 상에 형성된 광차단층으로 이루어져 광이 차단되며, 투과 영역은 마스크 기판으로 이루어져 광이 투과된다.
보조 패턴(122)은 광학 근접 보상을 위해 주패턴들(112) 사이 영역과 대응되게 형성된 제1 보조 패턴(122a)과, 주패턴(112)의 에지부와 대응되게 형성된 제2 보조 패턴(122b)로 이루어진다. 제1 보조 패턴(122a)은 주패턴들(112) 사이의 영역에 해당하는 분할 패턴(114)과 인접되며, 제2 보조 패턴(122b)은 주패턴들(112)의 에지에 해당하는 분할 패턴(114)과 중첩되게 형성된다. 이 보조 패턴(122)은 주패턴(112)의 에지부에 형성되는 결함을 방지한다.
이와 같은 본 발명의 제1 실시 예에 따른 제1 마스크(110)를 시뮬레이션하여 얻어진 도 3a에 도시된 제1 이미지 윤곽선(116)으로부터 알 수 있듯이 코너부가 종래보다 크게 디파인(define)됨을 알 수 있다. 또한, 제2 마스크(120)를 시뮬레이션하여 얻어진 제2 이미지 윤곽선(124)은 도 3b와 같다. 이 때, 제1 보조 패턴(122a)과 대응하는 제2 이미지 윤곽선(124)은 제1 이미지 윤곽선(116)과 이격되며, 제2 보조 패턴(122b)과 대응하는 제2 이미지 윤곽선(124)은 제1 이미지 윤곽선(116)과 중첩되도록 형성된다.
이와 같은 제1 및 제2 마스크(110,120)를 정렬해서 연속 노광하게 되면, 도 3c에 도시된 바와 같이 주 패턴(112)에 의한 제1 광학 이미지 윤곽선(116)과 보조 패턴(122)에 의한 제2 광학 이미지 윤곽선(124)이 서로 합성되어 새로운 광학 이미 지 윤곽선을 얻게 된다. 이 때, 도 3d는 합성전 각각의 제1 및 제2 광학 이미지 윤곽선(116,124)을 나타낸 것이다. 주 패턴(112)의 코너부와 라인 에지부의 광학 이미지는 종래와 대비하여 좀 더 원래의 주 패턴(112)의 이미지, 예를 들어 T자 형태로 형성된다.
도 4는 본 발명의 제2 실시 예에 따른 반도체 소자의 마스크와, 그 마스크를 시뮬레이션하여 얻은 이미지 윤곽선을 나타내는 도면이다.
도 4에 도시된 본 발명의 제2 실시 예에 따른 반도체 소자용 마스크는 도 2에 도시된 마스크와 대비하여 분할 패턴의 크기가 작게 형성하는 것을 제외하고는 동일한 구성요소를 구비한다. 이에 따라, 동일한 구성요소에 대한 상세한 설명은 생략하기로 한다.
도 4에 도시된 분할 패턴(114)의 크기는 도 2에 도시된 분할 패턴(114)보다 약 10%작게 형성되어 분할 패턴(114)과 제1 보조 패턴(122a)은 이격되게 형성되며, 분할 패턴(114)과 제2 보조 패턴(122b)은 인접되게 형성된다. 이 때, 도 4에 도시된 분할 패턴(114)의 중심 좌표와 도 2에 도시된 분할 패턴(114)의 중심 좌표는 동일하다. 즉, 분할 패턴(114)은 주 패턴(112)의 선폭 조절이 필요한 경우, 중심 좌표가 변하지 않도록 배율이 조절된다. 이와 같이 크기가 축소된 분할 패턴(114)으로부터 얻어진 제1 이미지 윤곽선(116)은 보조 패턴(122)으로부터 얻어진 제2 이미지 윤곽선(124)과 이격되도록 형성된다.
이에 따라, 분할 패턴(114)과 보조 패턴(122) 간의 광강도 균형을 이루어 광학 근접 효과를 최대한 억제할 수 있게 된다. 또한, 약 10%크기가 줄어든 분할 패 턴(114)은 인접한 분할 패턴(114)과의 간격이 도 2에 도시된 그것보다 커져 제1 이미지 윤곽선(116)으로부터 알 수 있듯이 코너 부분이 좀 더 크게 디파인(define)된다. 즉, 분할 패턴(114)의 크기를 조절함으로써 코너부분의 각도도 조절할 수 있게 된다.
도 5는 본 발명의 제3 실시 예에 따른 반도체 소자의 마스크와, 그 마스크를 시뮬레이션하여 얻은 이미지 윤곽선을 나타내는 도면이다.
도 5에 도시된 본 발명의 제3 실시 예에 따른 반도체 소자용 마스크는 도 2에 도시된 마스크와 대비하여 보조 패턴의 크기가 작게 형성하는 것을 제외하고는 동일한 구성요소를 구비한다. 이에 따라, 동일한 구성요소에 대한 상세한 설명은 생략하기로 한다.
도 5에 도시된 보조 패턴(122)의 크기는 도 2에 도시된 보조 패턴(122)보다 약 10%작게 형성되어 분할 패턴(114)과 제1 보조 패턴(122a)은 이격되게 형성되며, 분할 패턴(114)과 제2 보조 패턴(122b)은 중첩되게 형성된다. 이 때, 도 5에 도시된 보조 패턴(122)의 중심 좌표와 도 2에 도시된 보조 패턴(122)의 중심 좌표는 동일하다. 즉, 보조 패턴(122)은 선폭 조절이 필요한 경우, 중심 좌표가 변하지 않도록 배율이 조절된다. 이와 같이 크기가 축소된 보조 패턴(122)으로부터 얻어진 제2 이미지 윤곽선(124)은 제1 보조 패턴(122a)과 대응하는 영역에서 분할 패턴으로부터 얻어진 제1 이미지 윤곽선(116)과 이격되며, 제2 보조 패턴(122b)과 대응하는 영역에서 제1 이미지 윤곽선(116)과 중첩된다.
이에 따라, 보조 패턴(122)의 광학 근접 보상, 즉 코너부 및 라인 에지부의 광학 근접 보상을 줄여서 디파인(define)되므로 코너부 및 라인 에지부가 과도하게 보상되는 것을 방지하는 효과를 가지게 된다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
도 1a는 종래 반도체 소자의 마스크와, 그 마스크를 시뮬레이션하여 얻은 이미지 윤곽선을 나타낸 도면이며, 도 1b는 종래 광학 근접 보상한 마스크와, 그 마스크를 시뮬레이션하여 얻은 이미지 윤곽선을 나태는 도면이다.
도 2는 본 발명의 제1 실시 예에 따른 반도체 소자의 마스크를 나타내는 평면도이다.
도 3a는 도 2에 도시된 제1 마스크를 시뮬레이션하여 얻은 제1 이미지 윤곽선을 나타내는 도면이며, 도 3b는 도 2에 도시된 제2 마스크를 시뮬레이션하여 얻은 제2 이미지 윤곽선을 나타내는 도면이며, 도 3c는 도 2에 도시된 제1 및 제2 마스크가 정렬되어 연속 노광 공정을 설명하기 위한 도면이며, 도 3d는 도 3a 및 도 3b에 도시된 제1 및 제2 이미지 윤곽선을 별도로 나타내는 도면이다.
도 4는 본 발명의 제2 실시 예에 따른 반도체 소자의 마스크와, 그 마스크를 시뮬레이션하여 얻은 이미지 윤곽선을 나타내는 도면이다.
도 5는 본 발명의 제3 실시 예에 따른 반도체 소자의 마스크와, 그 마스크를 시뮬레이션하여 얻은 이미지 윤곽선을 나타내는 도면이다.
< 도면의 주요 부분에 대한 부호의 설명 >
110,120 : 마스크 112 : 주패턴
114 : 분할 패턴 116,124 : 이미지 윤곽선
118 : 투과 영역 122 : 보조 패턴
128 : 차광 영역

Claims (9)

  1. 주패턴이 서로 이격된 다수의 분할 패턴으로 분할된 제1 마스크와;
    상기 다수의 주패턴들 사이와 대응하는 영역에 정렬되는 제1 보조 패턴과, 상기 다수의 분할 패턴의 에지부와 대응하는 영역에 정렬되는 제2 보조 패턴을 가지는 제2 마스크를 구비하는 것을 특징으로 하는 반도체 소자의 마스크.
  2. 제 1 항에 있어서,
    상기 다수의 분할 패턴은 삼각형 또는 사각형으로 이루어진 것을 특징으로 하는 반도체 소자의 마스크.
  3. 제 1 항에 있어서,
    상기 다수의 분할 패턴들은 한계 해상력보다 5~50%로 이격되는 것을 특징으로 하는 반도체 소자의 마스크.
  4. 제 1 항에 있어서,
    상기 제1 보조 패턴은 상기 분할 패턴과 인접하며 상기 제2 보조 패턴은 상기 분할 패턴과 중첩되거나, 상기 제1 보조 패턴이 상기 분할 패턴과 이격되며 상기 제2 보조 패턴이 상기 분할 패턴과 인접하거나, 상기 제1 보조 패턴이 상기 분할 패턴과 이격되는 것을 특징으로 하는 반도체 소자의 마스크.
  5. 제 4 항에 있어서,
    상기 보조 패턴 및 분할 패턴 중 적어도 어느 하나는 중심 좌표가 불변하도록 배율이 조절되는 것을 특징으로 하는 반도체 소자의 마스크.
  6. 주패턴이 서로 이격된 다수의 분할 패턴으로 분할된 제1 마스크를 마련하는 단계와;
    상기 다수의 주패턴들 사이와 대응하는 영역에 위치하는 제1 보조 패턴, 상기 다수의 분할 패턴의 에지부와 대응하는 영역에 위치하는 제2 보조 패턴을 가지는 상기 제2 마스크를 마련하는 단계와;
    상기 제1 및 제2 보조 패턴이 상기 주 패턴에 정렬되도록 상기 제1 및 제2 마스크를 정렬하는 단계와;
    상기 제1 및 제2 마스크를 이용하여 연속 노광하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 마스크를 이용한 패턴 형성 방법.
  7. 제 6 항에 있어서,
    상기 제1 마스크를 마련하는 단계는
    상기 다수의 분할 패턴이 삼각형 또는 사각형으로 이루어진 상기 제1 마스크를 마련하는 단계인 것을 특징으로 하는 반도체 소자의 마스크를 이용한 패터닝 방법.
  8. 제 6 항에 있어서,
    상기 다수의 분할 패턴들은 한계 해상력보다 5~50%로 이격되는 것을 특징으로 하는 반도체 소자의 마스크를 이용한 패터닝 방법.
  9. 제 6 항에 있어서,
    상기 제1 보조 패턴은 상기 분할 패턴과 인접하며 상기 제2 보조 패턴은 상기 분할 패턴과 중첩되거나, 상기 제1 보조 패턴이 상기 분할 패턴과 이격되며 상기 제2 보조 패턴이 상기 분할 패턴과 인접하거나, 상기 제1 보조 패턴이 상기 분할 패턴과 이격되는 것을 특징으로 하는 반도체 소자의 마스크를 이용한 패터닝 방법.
KR1020070084931A 2007-08-23 2007-08-23 반도체 소자의 마스크 및 그를 이용한 패터닝 방법 KR100853801B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070084931A KR100853801B1 (ko) 2007-08-23 2007-08-23 반도체 소자의 마스크 및 그를 이용한 패터닝 방법
US12/192,082 US20090053623A1 (en) 2007-08-23 2008-08-14 Mask for semiconductor device and patterning method using the same
CNA200810146358XA CN101373327A (zh) 2007-08-23 2008-08-25 用于半导体器件的掩模及使用所述掩模的图案化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070084931A KR100853801B1 (ko) 2007-08-23 2007-08-23 반도체 소자의 마스크 및 그를 이용한 패터닝 방법

Publications (1)

Publication Number Publication Date
KR100853801B1 true KR100853801B1 (ko) 2008-08-25

Family

ID=39878477

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070084931A KR100853801B1 (ko) 2007-08-23 2007-08-23 반도체 소자의 마스크 및 그를 이용한 패터닝 방법

Country Status (3)

Country Link
US (1) US20090053623A1 (ko)
KR (1) KR100853801B1 (ko)
CN (1) CN101373327A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9009633B2 (en) * 2013-05-06 2015-04-14 United Microelectronics Corp. Method of correcting assist feature
CN104950582B (zh) * 2014-03-24 2017-05-31 上海微电子装备有限公司 一种边缘曝光系统和边缘曝光方法
US9472653B2 (en) 2014-11-26 2016-10-18 Samsung Electronics Co., Ltd. Method for fabricating semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1195406A (ja) 1997-09-17 1999-04-09 Nec Corp 露光パターン及びその発生方法
KR20010024070A (ko) * 1997-09-19 2001-03-26 오노 시게오 스테이지장치, 주사형 노광장치 및 방법, 그리고 이것으로제조된 디바이스
KR20050069505A (ko) * 2003-12-31 2005-07-05 동부아남반도체 주식회사 마스크 제조 방법
KR20050069507A (ko) * 2003-12-31 2005-07-05 동부아남반도체 주식회사 반도체 소자의 마스크 패턴 구조
KR20050070846A (ko) * 2003-12-31 2005-07-07 동부아남반도체 주식회사 반도체 소자의 마스크 패턴 형성방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI235415B (en) * 2003-12-17 2005-07-01 Macronix Int Co Ltd Method and device for improving uniformity of critical dimension between different patterns of semiconductor devices
KR100529619B1 (ko) * 2003-12-27 2005-11-17 동부아남반도체 주식회사 반도체 소자의 마스크 및 그 패턴 형성 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1195406A (ja) 1997-09-17 1999-04-09 Nec Corp 露光パターン及びその発生方法
KR20010024070A (ko) * 1997-09-19 2001-03-26 오노 시게오 스테이지장치, 주사형 노광장치 및 방법, 그리고 이것으로제조된 디바이스
KR20050069505A (ko) * 2003-12-31 2005-07-05 동부아남반도체 주식회사 마스크 제조 방법
KR20050069507A (ko) * 2003-12-31 2005-07-05 동부아남반도체 주식회사 반도체 소자의 마스크 패턴 구조
KR20050070846A (ko) * 2003-12-31 2005-07-07 동부아남반도체 주식회사 반도체 소자의 마스크 패턴 형성방법

Also Published As

Publication number Publication date
CN101373327A (zh) 2009-02-25
US20090053623A1 (en) 2009-02-26

Similar Documents

Publication Publication Date Title
JP3708875B2 (ja) フォトマスク及びその作成方法
JPH0667403A (ja) ホトマスク及びマスクパタンデータ処理方法
US20060183030A1 (en) Photomask, method of generating mask pattern, and method of manufacturing semiconductor device
KR19980071555A (ko) 노광에 사용되는 포토마스크 및 그 생산 방법
KR100880232B1 (ko) 미세 마스크 및 그를 이용한 패턴 형성 방법
KR100853801B1 (ko) 반도체 소자의 마스크 및 그를 이용한 패터닝 방법
US7771903B2 (en) Photolithography with optical masks having more transparent features surrounded by less transparent features
US7939225B2 (en) Mask for controlling line end shortening and corner rounding arising from proximity effects
US6977715B2 (en) Method for optimizing NILS of exposed lines
US6812155B2 (en) Pattern formation method
KR101742358B1 (ko) 포토마스크의 제조 방법, 포토마스크 및 패턴 전사 방법
JP2014102292A (ja) フォトマスク、分割露光方法、および半導体デバイスの製造方法
KR100742968B1 (ko) 마스크 제작 방법 및 마스크 바이어스 최적화 방법
JP2023052499A (ja) パターン算出装置、パターン算出方法、マスク、露光装置、デバイス製造方法、コンピュータプログラム、及び、記録媒体
KR20050066847A (ko) 반도체 소자의 마스크 및 그 패턴 형성 방법
KR100871799B1 (ko) 반도체 소자의 마스크
JPH1115130A (ja) 半導体製造用ハーフトーンマスクおよびその製造方法
US9116433B2 (en) Double-mask photolithography method minimizing the impact of substrate defects
JP2912505B2 (ja) 半導体装置の製造方法
JP2007233138A (ja) マスク、マスクの製造方法およびそのマスクを用いた半導体装置の製造方法
KR100590512B1 (ko) 반도체 소자의 마스크 패턴 형성방법
KR100571390B1 (ko) 반도체 소자의 마스크 패턴 형성 방법
KR20080000977A (ko) 포토마스크 및 그 형성방법
JP3387224B2 (ja) ホトマスク及びパタン形成方法
JPH04267537A (ja) 露光方法及び半導体素子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110719

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee