KR100571390B1 - 반도체 소자의 마스크 패턴 형성 방법 - Google Patents

반도체 소자의 마스크 패턴 형성 방법 Download PDF

Info

Publication number
KR100571390B1
KR100571390B1 KR1020030098323A KR20030098323A KR100571390B1 KR 100571390 B1 KR100571390 B1 KR 100571390B1 KR 1020030098323 A KR1020030098323 A KR 1020030098323A KR 20030098323 A KR20030098323 A KR 20030098323A KR 100571390 B1 KR100571390 B1 KR 100571390B1
Authority
KR
South Korea
Prior art keywords
pattern
fine auxiliary
main
mask
main pattern
Prior art date
Application number
KR1020030098323A
Other languages
English (en)
Other versions
KR20050066841A (ko
Inventor
이준석
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020030098323A priority Critical patent/KR100571390B1/ko
Priority to US11/023,307 priority patent/US7442473B2/en
Publication of KR20050066841A publication Critical patent/KR20050066841A/ko
Application granted granted Critical
Publication of KR100571390B1 publication Critical patent/KR100571390B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes

Abstract

본 발명은 반도체 소자의 마스크 형성 시 보조 패턴에 의한 선폭 패터닝을 양호하게 보상하여 반도체 패턴의 해상도를 향상시키는 반도체 소자의 마스크 패턴 형성 방법에 관한 것이다. 본 발명에 따른 반도체 소자를 제조하기 위한 마스크 패턴 형성 방법은, 주패턴을 배치하는 단계; 상기 주패턴 주변에 제1 미세 보조 패턴을 배치하는 단계; 및 상기 주패턴의 모서리 인접부에서 상기 제1 미세 보조 패턴과 일정 각도 경사지도록 제2 미세 보조 패턴을 배치하는 단계를 포함하며, 여기서, 상기 제1 및 제2 미세 보조 패턴은 상기 주패턴에 대해 최소한 3개 이상으로 분할되고, 상기 주패턴 모서리에 대해 상기 제1 및 제2 미세 보조 패턴 빗변이 수직을 유지하도록 형성될 수 있다. 본 발명에 따르면, 주패턴 모서리 부근에서 45° 각도를 갖도록 미세 보조 패턴이 선택적으로 분할됨으로써, 콘택홀이 형성될 주패턴 모서리의 마진 확보가 용이하게 되며, 또한, 주패턴 모서리 주변에 형성되는 복수개의 미세 보조 패턴이 접촉하지 않으므로 미세 보조 패턴에 의한 불량을 제거할 수 있고, 주패턴 모서리의 해상력도 동시에 개선할 수 있다.
마스크, 패턴, 해상도, 보조 패턴, 노광

Description

반도체 소자의 마스크 패턴 형성 방법 {A method for forming a mask pattern of a semiconductor device}
도 1a 및 도 1b는 각각 종래 기술에 따른 반도체 마스크 패턴의 원본, 및 광 근접 효과를 보상하기 위해 OPC 및 미세 보조 패턴을 함께 적용한 마스크 패턴을 나타내는 도면이다.
도 2a 내지 도 2c는 종래 기술에 따른 마스크 패턴 형성시의 문제점을 설명하기 위한 도면이다.
도 3a 내지 도 3c는 종래 기술에 따른 마스크 패턴 형성시의 문제점을 설명하기 위한 도면이다.
도 4a 내지 도 4c는 각각 본 발명에 따른 반도체 소자의 마스크 패턴을 형성하는 방법을 나타내는 도면이다.
본 발명은 반도체 소자의 마스크 패턴 형성 방법에 관한 것으로, 보다 구체적으로, 반도체 소자의 마스크 형성 시 보조 패턴에 의한 선폭 패터닝을 양호하게 보상하여 반도체 패턴의 해상도를 향상시키는 반도체 소자의 마스크 패턴 형성 방 법에 관한 것이다.
일반적으로, 반도체 소자의 제조를 위한 마스크 패턴 형성 기술은 반도체 기판에 형성되는 패턴의 정확도에 밀접한 영향을 준다. 특히, 마스크 패턴의 광 근접효과를 제대로 고려하지 못하면, 리소그라피 본래 노광 의도와 달리 패턴 선폭 왜곡이 발생하여 선폭 선형성(Linearity)이 짧아지는 현상이 나타나 반도체 소자의 특성에 많은 나쁜 영향을 주게 된다.
한편, 반도체 포토리소그라피 기술은 마스크 설계를 정교하게 해줌으로써 마스크로 투광되어 나오는 빛의 양을 적절히 조절할 수 있게 된다. 이를 위해 광학 근접 보상(OPC: Optical Proximity Correction) 기술과 위상반전 마스크(Phase Shifting Mask) 기술이 등장하였고, 마스크에 그려진 패턴 형상에 의한 빛의 왜곡 현상을 최소화시킬 수 있는 여러 방법들이 모색되고 있다.
최근 248㎚ 또는 194㎚의 원자외선 파장(Wavelength)의 빛에 감광력이 뛰어난 화학증폭형 레지스트의 개발로 더욱 해상도를 증가시킬 수 있는 실질적인 기술들이 등장하였다. 특히, 최근에는 패턴과 분리된 형태로 광 근접 효과를 제어하는 일종의 더미 패턴(dummy Pattern)과 같은 보조 패턴 형성 기술도 해상도 개선에 많은 기여를 하고 있다.
도 1a 및 도 1b는 각각 종래 기술에 따른 반도체 마스크 패턴의 원본과, OPC 및 미세 보조 패턴을 함께 적용한 마스크 패턴을 각각 나타내는 도면이다.
먼저, 도 1a를 참조하면, 종래 기술에 따른 반도체 마스크 패턴은 로직 소자의 주패턴인 게이트 패턴(1)을 나타내며, 차광 영역에 해당되고, 나머지 부분은 모 두 투광 영역(2)에 해당한다. 도 1b는 불균일한 광도 분포를 해소하기 위해 주패턴(1)에 OPC 패턴(1b)을 붙이고, 상기 주패턴(1)과 인접해서 미세 보조 패턴(1c)을 배치한 것을 나타낸다. 상기 미세 보조 패턴(1c)은 마스크에는 존재하지만, 실제로 노광 이후 반도체 기판 상에는 만들어지지 않도록 한계 해상력 이하의 선폭을 갖는 미세 패턴을 말한다.
한편, 패턴 해상력의 정의는 다음 수학식 1과 같은 레일라이 수식(Rayleigh's Equation)으로 결정될 수 있다.
R(Resolution) = k*λ/ N.A.
여기서, k는 상수, λ는 조명계 파장, N.A.는 조명계 렌즈 구경을 나타낸다. 예를 들어, 상기 k를 0.5, λ는 0.248, N.A.는 0.65를 적용하면 해상도 R= 0.19㎛를 얻는다. 따라서 상기 값보다 작은 선폭을 갖는 미세 패턴을 마스크에 독립적으로 적용할 경우, 물리적으로 마스크만을 투광하고, 감광제에는 이미지가 나타나지 않는 패턴을 정의할 수 있다
도 1b를 다시 참조하면, 상기 미세 보조 패턴(1c)은 배치 방법에 따라 실제로 패턴 모서리 해상 시에 많은 문제를 안고 있다. 특히, 상기 미세 보조 패턴(1c)과 또 다른 미세 보조 패턴(1c)이 특정 각도로 도면부호 A로 도시된 바와 같이 접촉하거나, 또는 도면부호 B로 도시된 바와 같이 적절히 이격되지 못했을 때, 반도체 기판에는 패턴 왜곡을 일으키게 된다는 문제점이 발생한다.
도 2a 내지 도 2c는 각각 종래 기술에 따른 마스크 패턴 형성시의 문제점을 설명하기 위한 도면으로서, 도 2a는 종래 기술에 따른 복수개의 미세 보조 패턴이 서로 붙어 있는 경우의 마스크를 나타내고, 도 2b는 마스크를 통과한 노광 에너지량에 따른 광도 분포를 나타내는 윤곽선 이미지를 중첩해서 나타낸 도면이며, 도 2c는 90°각도를 갖는 주패턴 모서리 주변의 광도 분포를 연속적으로 나타낸 분포도이다.
도 2a는 도 1b의 A 영역에 해당되는 경우를 확대한 마스크이다. 주패턴(1) 모서리(90°) 주변에 배치된 복수개의 미세 보조 패턴(1c)이 서로 접촉(10a)되어 있는 경우를 나타낸다. 미세 보조 패턴 배치의 주 목적은 주패턴(1)의 해상력을 높이고 미세 보조 패턴은 반도체 기판 상에 해상되지 않아야 되나, 부족 노광이 매우 심해지거나 광학 장치가 불안정한 초점 심도를 갖는 경우 미세 보조 패턴(1c)이 서로 접촉(10a)되어 있는 부분의 광도가 매우 떨어져 원치 않는 보조 패턴의 흔적이 반도체 기판의 레지스트 패턴 상에 나타나게 되고, 식각시 파티클(Particle) 오염원이 된다. 도 2b는 노광 에너지량에 따른 광도 분포를 나타내는 윤곽선 이미지(Contour Image)(3a, 3b)를 중첩해서 나타낸 도면이다. 이때, 최적 노광 분포(3a)에서 부족 노광 분포(3b)로 변할수록 주패턴(1) 모서리(90°) 주변의 광도 분포는 심한 왜곡이 일어나고 실제 반도체 기판 상에 형성되는 모서리(90°) 부분이 라운딩된다.
도 2c는 90° 각도를 갖는 주패턴 모서리 주변의 광도 분포를 연속적으로 나타낸 분포도로서, 짙은 색 영역일수록 투광량이 거의 없는 부분이고, 옅은 색에 가까울수록 투광량 강도가 가장 높은 부분이다. 도면부호 20a로 도시되는 부분이 최 적 노광에 의해 형성되는 패턴 부분이다. 이때, 최적 노광이라 함은 노광 장치를 통해서 투광된 노광 에너지량이 도 1a에 도시된 마스크 원본과 동일한 선폭을 갖도록 노광되는 에너지 조건을 의미한다. 구석부가 라운딩되는 문제가 남아 있는 분포를 보여준다.
도 3a 내지 도 3c는 각각 종래 기술에 따른 마스크 패턴 형성시의 문제점을 설명하기 위한 도면으로서, 도 3a는 종래 기술에 따른 복수개의 미세 보조 패턴이 떨어져 있을 경우의 마스크를 나타내고, 도 3b는 마스크를 통과한 노광 에너지량에 따른 광도 분포를 나타내는 윤곽선 이미지를 중첩해서 나타낸 도면이며, 도 3c는 90°각도를 갖는 주패턴 모서리 주변의 광도 분포를 연속적으로 나타낸 분포도이다.
도 3a는 복수개의 미세 보조 패턴(1c)이 떨어져 있을 경우, 이러한 형태의 패턴을 확대한 마스크를 나타내며, 주패턴(1) 모서리(90°) 주변에 배치된 미세 보조 패턴(1c)이 서로 이격(10b)되어 있을 경우를 나타낸다. 도 3b는 이러한 마스크를 통과한 노광 에너지량에 따른 광도 분포를 나타내는 윤곽선 이미지(Contour Image)(3a, 3b)를 중첩해서 나타낸 도면이다. 이때, 최적 노광 분포(3a)에서 부족 노광 분포(3b)로 변할수록 주패턴(1) 모서리(90°) 주변의 광도 분포는 심한 왜곡이 일어나고 실제 반도체 기판 상에 형성되는 모서리(90°) 부분이 라운딩(rounding)된다. 특히, 270° 모서리 부분보다 90° 모서리의 패턴 왜곡이 콘택홀 마스크 정렬시 심각한 마진 문제를 유발시킨다.
도 3c는 이러한 90° 각도를 갖는 주패턴 모서리 주변의 광도 분포를 연속적 으로 나타낸 분포도로서, 도면부호 20b로 도시되는 부분이 최적 노광에 의해 형성되는 패턴 부분이다.
상기 문제점을 해결하기 위한 본 발명의 목적은 반도체 소자의 마스크 형성 시 보조 패턴에 의한 선폭 패터닝을 양호하게 보상하여 반도체 패턴의 해상도를 향상시킴으로써 정확한 선폭을 제조할 수 있는 반도체 소자의 마스크 패턴 형성 방법을 제공하기 위한 것이다.
상기 목적을 달성하기 위한 수단으로서, 본 발명에 따른 반도체 소자의 마스크 패턴 형성 방법은,
주패턴을 배치하는 단계;
상기 주패턴 주변에 제1 미세 보조 패턴을 배치하는 단계; 및
상기 주패턴의 모서리 인접부에서 상기 제1 미세 보조 패턴과 일정 각도 경사지도록 제2 미세 보조 패턴을 배치하는 단계
를 포함한다.
상기 제2 미세 보조 패턴이 배치되는 상기 일정 각도는 45°로서, 상기 제1 미세 보조 패턴의 모서리에 대해 모서리 빗변이 수직이 되도록 배치되는 것을 특징으로 한다.
상기 경사진 제2 미세 보조 패턴은 상기 경사지지 않은 제1 미세 보조 패턴과 분리되도록 배치되며, 상기 제1 및 제2 미세 보조 패턴 사이의 분리 거리는 0.02㎛ 이상을 유지하는 것이 바람직하다.
상기 제1 및 제2 미세 보조 패턴은 상기 주패턴에 대해 최소한 3개 이상으로 분할되며, 상기 주패턴 모서리에 대해 상기 제1 및 제2 미세 보조 패턴 빗변이 수직을 유지하도록 형성되는 것을 특징으로 한다.
상기 제1 및 제2 미세 보조 패턴과 주패턴은 모두 접촉하지 않도록 형성되는 것을 특징으로 한다.
상기 주패턴의 모서리 각도가 45 내지 135°를 갖는 경우, 상기 미세 보조 패턴이 상기 주패턴 외부에 배치되고, 상기 주패턴의 모서리 각도가 45 내지 135° 이외의 각도를 갖는 경우, 상기 미세 보조 패턴이 상기 주패턴 내부에 배치되는 것을 특징으로 한다.
상기 제1 및 제2 미세 보조 패턴은 0.03 내지 0.12㎛의 선폭을 갖는 것이 바람직하다.
본 발명에 따르면, 주패턴 모서리 부근에서 45° 각도를 갖도록 미세 보조 패턴이 선택적으로 분할됨으로써, 콘택홀이 형성될 주패턴 모서리의 마진 확보가 용이하고, 또한, 주패턴 모서리 주변에 형성되는 복수개의 미세 보조 패턴이 접촉하지 않으므로 미세 보조 패턴에 의한 불량을 제거할 수 있고, 주패턴 모서리의 해상력도 동시에 개선할 수 있다.
이하, 첨부된 도면을 참조하여, 본 발명의 실시예에 따른 반도체 소자의 마스크 패턴 형성 방법을 상세히 설명한다.
본 발명에서는 주패턴의 모서리에서 발생되는 라운딩 에러(rounding error) 를 방지하기 위해 주패턴의 모서리에 대해 별도의 미세 보조 패턴을 배치하게 된다.
도 4a 내지 도 4c는 각각 본 발명에 따른 반도체 소자의 마스크 패턴을 형성하는 방법을 나타내는 도면이다.
먼저, 도 4a에 도시된 바와 같이, 주패턴(1)을 배치하고, 상기 주패턴 주변에 제1 미세 보조 패턴(1b)을 배치하며, 상기 주패턴(1)의 모서리 인접부에서 상기 제1 미세 보조 패턴(1b)과 일정 각도 경사지도록 제2 미세 보조 패턴(10c)을 배치하게 된다. 상기 0.15㎛ 주패턴(1) 주변에 0.08㎛의 선폭을 갖는 미세 보조 패턴(1b)을 배치하고, 상기 주패턴(1)의 모서리 인접부에서 미세 보조 패턴(1b)과 45° 경사(Tilt)지도록 상기 미세 보조 패턴의 모서리에 대해 모서리 빗변이 수직이 되도록 미세 보조 패턴(10c)을 배치하며, 이때, 상기 경사진 미세 보조 패턴(10c)은 상기 경사지지 않은 미세 보조 패턴(1b)과 분리되도록 배치해야 한다. 이때, 상기 미세 보조 패턴 사이의 분리 거리는 0.02㎛ 이상을 유지한다.
이때, 상기 제1 및 제2 미세 보조 패턴(1b, 10c)은 상기 주패턴(1)에 대해 최소한 3개 이상으로 분할되며, 상기 주패턴(1) 모서리에 대해 상기 제1 및 제2 미세 보조 패턴(1b, 10c) 빗변이 수직을 유지하도록 형성되며, 상기 제1 및 제2 미세 보조 패턴과 주패턴은 모두 접촉하지 않도록 형성된다. 또한, 상기 주패턴(1)의 모서리 각도가 45 내지 135°를 갖는 경우, 상기 미세 보조 패턴이 상기 주패턴 외부에 배치되고, 상기 주패턴의 모서리 각도가 45 내지 135° 이외의 각도를 갖는 경우, 상기 미세 보조 패턴이 상기 주패턴 내부에 배치되게 된다.
이렇게 해서 적용된 마스크와 투광된 에너지의 광도 분포를 중첩해서 나타낸 것이 도 4b이다. 최적 노광 에너지의 광도 분포(3a) 및 부족 에너지의 광도 분포(3b)는 모두 도면부호 E로 도시된 바와 같이, 주패턴(1)의 모서리(90°)의 부근에서 설계 도면에 가까운 패터닝 효과를 갖게 된다. 특히, 본 발명에 따르면, 270° 각도를 갖는 모서리(C')에 대해서는 콘택 정렬 문제가 크게 발생되지 않기 때문에 별도로 상기 미세 보조 패턴을 배치하지 않아도 무방하다.
본 발명에 따른 패턴 형성 방법을 적용할 경우, 미세 보조 패턴이 특정 각도를 갖고서 접촉되지 않기 때문에, 노광시 반도체 기판의 레지스트 표면에 원치 않는 미세보조 패턴의 합성된 잔상을 만들지 않게 된다.
도 4c는 본 발명의 마스크 노광시 주패턴(1) 모서리 부근에서 발생되는 연속적인 광도 분포를 나타내는 분포도이다. 짙은 색 영역일수록 투광량이 거의 없는 부분이고, 옅은 색에 가까울수록 투광량 강도가 가장 높은 부분을 나타낸다. 도면부호 20c로 도시된 부분이 최적 노광에 의해 형성되는 패턴 부분이다. 이때, 상기 최적 노광이라 함은 상기 노광 장치를 통해서 투광된 노광 에너지량이 도 1a의 마스크 원본과 동일한 선폭을 갖도록 노광되는 에너지 조건을 의미한다.
위에서 발명을 설명하였지만, 이러한 실시예는 이 발명을 제한하려는 것이 아니라 예시하려는 것이다. 이 발명이 속하는 분야의 숙련자에게는 이 발명의 기술 사항을 벗어남이 없어 위 실시예에 대한 다양한 변화나 변경 또는 조절이 가능함이 자명할 것이다. 그러므로 본 발명의 보호 범위는 첨부된 청구 범위에 의해서만 한정될 것이며, 위와 같은 변화예나 변경예 또는 조절예를 모두 포함하는 것으로 해 석되어야 할 것이다.
본 발명에 따르면, 주패턴 모서리 부근에서 45° 각도를 갖도록 미세 보조 패턴이 선택적으로 분할됨으로써, 콘택홀이 형성될 주패턴 모서리의 마진 확보가 용이하게 된다.
또한, 본 발명에 따르면, 주패턴 모서리 주변에 형성되는 복수개의 미세 보조 패턴이 접촉하지 않으므로 미세 보조 패턴에 의한 불량을 제거할 수 있고, 주패턴 모서리의 해상력도 동시에 개선할 수 있다.
또한, 본 발명에 따르면, 식각시 불규칙한 불량 패턴에 의한 파티클 오염원을 막을 수 있고, 수율을 높일 수 있다.

Claims (8)

  1. 반도체 소자를 제조하기 위한 마스크 패턴을 형성하는 방법에 있어서,
    주패턴을 배치하는 단계;
    상기 주패턴 주변에 상기 주패턴과 접촉하지 않는 제1 미세 보조 패턴을 배치하는 단계; 및
    상기 주패턴의 모서리 인접부에서 상기 주패턴과 접촉하지 않고 상기 제1 미세 보조 패턴과 0.02㎛ 이상 분리되며 상기 제1 미세 보조 패턴과 일정 각도 경사지는 제2 미세 보조 패턴을 배치하는 단계
    를 포함하는 마스크 패턴 형성 방법.
  2. 제 1항에 있어서,
    상기 제2 미세 보조 패턴이 배치되는 상기 일정 각도는 45°로서, 상기 제1 미세 보조 패턴의 모서리에 대해 모서리 빗변이 수직이 되도록 배치되는 것을 특징으로 하는 마스크 패턴 형성 방법.
  3. 삭제
  4. 삭제
  5. 제 1항에 있어서,
    상기 제1 및 제2 미세 보조 패턴은 상기 주패턴에 대해 최소한 3개 이상으로 분할되며, 상기 주패턴 모서리에 대해 상기 제1 및 제2 미세 보조 패턴 빗변이 수직을 유지하도록 형성되는 것을 특징으로 하는 마스크 패턴 형성 방법.
  6. 삭제
  7. 제 1항에 있어서,
    상기 주패턴의 모서리 각도가 45 내지 135°를 갖는 경우, 상기 미세 보조 패턴이 상기 주패턴 외부에 배치되고, 상기 주패턴의 모서리 각도가 45 내지 135° 이외의 각도를 갖는 경우, 상기 미세 보조 패턴이 상기 주패턴 내부에 배치되는 것을 특징으로 하는 마스크 패턴 형성 방법.
  8. 제 1항에 있어서,
    상기 제1 및 제2 미세 보조 패턴은 0.03 내지 0.12㎛의 선폭을 갖는 것을 특징으로 하는 마스크 패턴 형성 방법.
KR1020030098323A 2003-12-27 2003-12-27 반도체 소자의 마스크 패턴 형성 방법 KR100571390B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030098323A KR100571390B1 (ko) 2003-12-27 2003-12-27 반도체 소자의 마스크 패턴 형성 방법
US11/023,307 US7442473B2 (en) 2003-12-27 2004-12-27 Method for forming mask pattern of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030098323A KR100571390B1 (ko) 2003-12-27 2003-12-27 반도체 소자의 마스크 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR20050066841A KR20050066841A (ko) 2005-06-30
KR100571390B1 true KR100571390B1 (ko) 2006-04-14

Family

ID=34858635

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030098323A KR100571390B1 (ko) 2003-12-27 2003-12-27 반도체 소자의 마스크 패턴 형성 방법

Country Status (2)

Country Link
US (1) US7442473B2 (ko)
KR (1) KR100571390B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100755413B1 (ko) 2006-10-24 2007-09-04 삼성전자주식회사 반도체 소자 제조를 위한 포토마스크 레이아웃 및 이를이용한 포토 마스크 패턴의 형성방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106324888B (zh) * 2015-07-06 2019-06-28 上海仪电显示材料有限公司 掩模板、滤光片的制作方法以及液晶显示面板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0172561B1 (ko) 1995-06-23 1999-03-30 김주용 노강 마스크의 근접 효과 억제방법
KR100283408B1 (ko) 1998-01-21 2001-04-02 김영환 반도체용마스크
US6703167B2 (en) * 2001-04-18 2004-03-09 Lacour Patrick Joseph Prioritizing the application of resolution enhancement techniques
KR100732749B1 (ko) 2001-12-28 2007-06-27 주식회사 하이닉스반도체 미세 패턴 형성용 마스크
JP2004012722A (ja) * 2002-06-05 2004-01-15 Seiko Epson Corp フォトマスク及びパターン作製方法及び半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100755413B1 (ko) 2006-10-24 2007-09-04 삼성전자주식회사 반도체 소자 제조를 위한 포토마스크 레이아웃 및 이를이용한 포토 마스크 패턴의 형성방법

Also Published As

Publication number Publication date
KR20050066841A (ko) 2005-06-30
US7442473B2 (en) 2008-10-28
US20050186484A1 (en) 2005-08-25

Similar Documents

Publication Publication Date Title
US6787274B2 (en) Mask for adjusting transmittance of a light and method for manufacturing the same
KR100599510B1 (ko) 미세 홀 포토마스크 제조방법
US6096457A (en) Method for optimizing printing of a phase shift mask having a phase shift error
KR20050066847A (ko) 반도체 소자의 마스크 및 그 패턴 형성 방법
KR100571390B1 (ko) 반도체 소자의 마스크 패턴 형성 방법
US20040219435A1 (en) Critical dimension control of printed features using non-printing fill patterns
KR100871799B1 (ko) 반도체 소자의 마스크
KR100529619B1 (ko) 반도체 소자의 마스크 및 그 패턴 형성 방법
JP3957504B2 (ja) フォトマスク及び半導体装置の製造方法
KR100853801B1 (ko) 반도체 소자의 마스크 및 그를 이용한 패터닝 방법
KR20050069506A (ko) 반도체 소자의 마스크 패턴 구조
JPH10275769A (ja) 露光方法
US20090004577A1 (en) Mask for semiconductor device and manufacturing method thereof
KR100598503B1 (ko) 반도체 소자의 마스크 패턴 구조
KR100598500B1 (ko) 균일 선폭 유지 마스크
KR100590512B1 (ko) 반도체 소자의 마스크 패턴 형성방법
US6338921B1 (en) Mask with linewidth compensation and method of making same
KR100529623B1 (ko) 반도체 소자의 마스크 패턴 형성 방법
KR100971326B1 (ko) 반도체 소자용 마스크에 보조 패턴을 형성하는 방법 및그에 따라 제작된 반도체 소자용 마스크
KR100434707B1 (ko) 반도체 소자 제조용 노광 마스크
KR100641987B1 (ko) 반도체 소자의 마스크 및 그 패턴 형성 방법
US20020177047A1 (en) Photomask and method for manufacturing the same
KR100525787B1 (ko) 선폭 보상 방법
JP2000082650A (ja) 投影露光方法
KR100599505B1 (ko) 마스크 패턴 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110322

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee