KR20050066847A - 반도체 소자의 마스크 및 그 패턴 형성 방법 - Google Patents

Abstract

본 발명은 보조 패턴에 의한 선폭 패터닝을 양호하게 보상하여 반도체 패턴의 충실도 개선하기 위한 반도체 소자의 마스크 및 그 패턴 형성 방법에 관한 것이다. 본 발명에 따른 반도체 소자의 마스크는, 반도체 소자를 제조하기 위한 주패턴 사이에 복수개의 미세 보조 패턴을 구비하는 마스크에 있어서, 주패턴과 가장 인접한 부분에 상기 주패턴과 평행하게 배치되는 제1 미세 보조 패턴; 및 상기 제1 미세 보조 패턴과 인접한 부분에 상기 제1 미세 보조 패턴과 평행하게 2개 이상의 분할 패턴으로 형성되는 제2 미세 보조 패턴을 포함하며, 여기서, 상기 제2 미세 보조 패턴은 상기 제1 미세 보조 패턴 사이에 위치하는 것을 특징으로 한다. 본 발명에 따르면, 복수개의 미세 보조 패턴을 고립패턴 주변에 효과적으로 배치함으로써 반도체 기판의 감광제상에 미세 보조 패턴에 의한 불량 이미지를 예방할 수 있고, 또한, 미세 보조 패턴 사이에 배치되는 다른 미세 보조 패턴을 분할해서 배치함으로써 광근접 효과를 최소화함으로써 주패턴의 해상력을 높일 수 있으며, 미세 보조 패턴의 밀집도를 높임으로써 더미 패턴에 의해 집적도를 높일 수 있게 된다.

Description

반도체 소자의 마스크 및 그 패턴 형성 방법 {A mask of a semiconductor device, and a pattern forming method thereof}

본 발명은 반도체 소자의 마스크 및 그 패턴 형성 방법에 관한 것으로, 보다 구체적으로, 보조 패턴에 의한 선폭 패터닝을 양호하게 보상하여 반도체 패턴의 충실도 개선하기 위한 반도체 소자의 마스크 및 그 패턴 형성 방법에 관한 것이다.

일반적으로, 마스크 패턴 형성 기술은 반도체 기판에 형성되는 패턴의 정확도에 밀접한 영향을 준다. 특히, 마스크 패턴의 광근접 효과를 양호하게 고려하지 못하면, 리소그라피 본래 노광 의도와 달리 패턴 선폭 왜곡이 발생하여 선폭 선형성(Linearity)이 짧아지는 현상이 나타나고, 이로 인해 반도체 소자의 특성에 많은 나쁜 영향을 주게 된다.

한편, 반도체 포토리소그라피 기술은 마스크 설계를 정교하게 해줌으로써 마스크로 투광되어 나오는 빛의 양을 적절히 조절할 수 있게 된다. 이를 위해 광학 근접 보상(Optical Proximity Correction) 기술과 위상반전 마스크(Phase Shifting Mask) 기술이 등장하였고, 마스크에 그려진 패턴 형상에 의한 빛의 왜곡 현상을 최소화시킬 수 있는 여러 방법들이 모색되고 있다.

최근 248㎚ 또는 194㎚의 원자외선 파장(Wavelength)의 빛에 감광력이 뛰어난 화학증폭형 레지스트의 개발로 더욱 해상도를 증가시킬 수 있는 실질적인 기술들이 등장하였다. 특히, 최근에는 패턴과 분리된 형태로 광근접 효과를 제어하는 일종의 더미 패턴(dummy Pattern)과 같은 보조 패턴 형성 기술도 해상도 개선에 많은 기여를 하고 있다.

도 1은 종래의 기술에 따른 반도체 소자용 마스크 패턴을 나타내는 도면이다.

도 1을 참조하면, 고립 패턴(11)과 밀집 패턴이 광학 근접 효과 때문에 반도체 기판 상에서 동일 선폭이라도 패턴의 밀집도에 따라 선폭 차이가 발생한다. 또한, 패턴 끝단의 경우 선폭의 경우보다 더 심한 영향을 받아 패턴 왜곡이 발생한다.

따라서 이러한 광학 근접 효과를 보상해주는 방법이 필요한데, 특히 미세 보조 패턴을 사용해서 고립 패턴(11)의 해상력을 높이기 위해 고립 패턴 주변에 미세보조 패턴(12, 13)을 배치하는 방법이 있고, 또한, 패턴 끝단 주변에 미세 보조 패턴(14)을 배치해서 패턴 끝단의 해상력을 높여주는 방법이 있다.

이러한 미세 보조 패턴(12, 13, 14)은 마스크에는 존재하지만, 실제 노광 이후 반도체 기판 상에는 만들어지지 않도록 한계 해상력 이하의 선폭을 갖는 미세 패턴을 말한다.

한편, 패턴 해상력의 정의는 다음 수학식 1과 같은 레일라이 수식(Rayleigh's Equation)으로 결정될 수 있다.

R(Resolution) = k*λ/ N.A.

여기서, k는 상수, λ는 조명계 파장, N.A.는 조명계 렌즈 구경을 나타낸다. 예를 들어, 상기 k를 0.5, λ는 0.248, N.A.는 0.65를 적용하면 해상도 R= 0.19㎛를 얻는다. 따라서 상기 값보다 작은 선폭을 갖는 미세 패턴을 마스크에 독립적으로 적용할 경우, 물리적으로 마스크만을 투광하고, 감광제에는 이미지가 나타나지 않는 패턴을 정의할 수 있다.

도 1을 다시 참조하면, 전술한 패턴들(11, 12, 13, 14)은 차광 패턴으로 형성되고, 나머지 부분(10)은 투명 반도체 기판이다. 이때, 상기 주패턴(11) 주변에 미세 보조 패턴(12, 13, 14)이 배치되는데, 반도체 기판의 감광제 표면에 해상되지 않도록 하기 위해 특정 선폭과 일정 거리를 유지하도록 조절하게 된다.

도 2는 종래의 기술에 따른 도 1의 마스크를 사용하여 노광할 경우에 형성되는 윤곽선 이미지를 마스크와 동시에 중첩해서 나타낸 도면으로서, 최적 노광량에 의해 형성되는 윤곽선 이미지(15)에서는 특별한 문제가 발생되지 않지만 부족 노광(16)으로 변하거나, 또는 노광시 초점 심도가 벗어나거나, 또는 마스크 제작 시에 상기 미세 보조 패턴(12, 13, 14)의 선폭 조절되지 않아서 실제보다 크게 만들어질 경우, 반도체 기판의 감광제 표면에 상기 미세 보조 패턴(12, 13, 14)에 의한 패턴 이미지(17)가 만들어짐으로써, 후속 식각 공정에서 오염원(Particle source)으로 작용하거나, 끝까지 잔류하여 불량 소자의 원인이 되기도 한다.

도 3은 종래의 기술에 따른 도 2의 가장 취약한 부분의 광도 곡선을 거리에 따라 나타낸 도면으로서, 도 2에 도시된 A-B 단면으로서, 가장 취약한 부분의 1차원 광도 곡선을 거리에 따라 나타내 것이다. 특히, 광도를 규격화(Normalized) 했을 때, 약 32%에서 상기 미세 보조 패턴(13)이 차광되지 않고, 반도체 기판의 감광제 표면에 나타나기 시작하며, 약 36%에서 주패턴(11)과 가장 인접한 미세 보조 패턴(12)도 차광되지 않고 반도체 기판의 감광제 표면에 잔상이 나타나기 시작한다는 문제점이 있다.

상기 문제점을 해결하기 위한 본 발명의 목적은 반도체 패턴의 충실도 개선하도록 보조 패턴에 의한 선폭 패터닝을 양호하게 보상함으로써, 정확한 선폭을 제조할 수 있는 반도체 소자의 마스크 및 그 패턴 형성 방법을 제공하기 위한 것이다.

상기 목적을 달성하기 위한 수단으로서, 본 발명에 따른 반도체 소자의 마스크는, 반도체 소자를 제조하기 위한 주패턴 사이에 복수개의 미세 보조 패턴을 구비하는 마스크에 있어서,

주패턴과 가장 인접한 부분에 상기 주패턴과 평행하게 배치되는 제1 미세 보조 패턴; 및

상기 제1 미세 보조 패턴과 인접한 부분에 상기 제1 미세 보조 패턴과 평행하게 2개 이상의 분할 패턴으로 형성되는 제2 미세 보조 패턴

을 포함한다.

상기 복수개의 미세 보조 패턴은 3개 이상이 인접하게 되며, 모두 동일한 선폭을 갖는 것을 특징으로 한다.

상기 제2 미세 보조 패턴은 상기 제1 미세 보조 패턴 사이에 위치하는 것을 특징으로 한다.

한편, 본 발명에 따른 반도체 소자의 마스크 및 그 패턴 형성 방법은, 주패턴 사이에 복수개의 미세 보조 패턴을 구비하는 마스크 패턴을 형성하는 방법에 있어서,

주패턴과 가장 인접한 부분에 상기 주패턴과 평행하게 제1 미세 보조 패턴을 형성하는 단계;

상기 제1 미세 보조 패턴과 인접한 부분에 상기 제1 미세 보조 패턴과 평행하게 제2 미세 보조 패턴을 형성하는 단계; 및

상기 제2 미세 보조 패턴을 2개 이상의 분할 패턴으로 형성하는 단계

를 포함한다.

상기 복수개의 미세 보조 패턴은 3개 이상이 인접하게 되며, 모두 동일한 선폭을 갖는 것을 특징으로 한다.

상기 제2 미세 보조 패턴은 상기 제1 미세 보조 패턴 사이에 위치하는 것을 특징으로 한다.

본 발명에 따르면, 복수개의 미세 보조 패턴을 고립패턴 주변에 효과적으로 배치함으로써 반도체 기판의 감광제상에 미세 보조 패턴에 의한 불량 이미지를 예방할 수 있고, 또한, 미세 보조 패턴 사이에 배치되는 다른 미세 보조 패턴을 분할해서 배치함으로써 광근접 효과를 최소화함으로써 주패턴의 해상력을 높일 수 있으며, 미세 보조 패턴의 밀집도를 높임으로써 더미 패턴에 의해 집적도를 높일 수 있게 된다.

이하, 첨부된 도면을 참조하여, 본 발명의 실시예에 따른 반도체 소자의 마스크 및 그 패턴 형성 방법을 상세히 설명한다.

도 4는 본 발명에 따른 반도체 소자용 마스크 패턴을 나타내는 도면으로서, 주패턴(41) 주변에 복수의 미세 보조 패턴(42, 43, 44)을 배치하게 된다.

본 발명에서는 선폭 해상에 가장 심각한 영향을 주는 미세 보조 패턴(42, 43, 44)의 최적화를 위한 것으로, 복수개의 주패턴(41)이 충분히 고립되어 있으면, 복수개의 미세 고립 패턴이 상기 주패턴(41) 주변에 배치되어 상기 주패턴(41)을 밀집된 형태로 만들어 준다. 이때, 상기 주패턴(41)과 주패턴(41) 사이의 가장 중간에 배치되는 미세 보조 패턴이 가장 취약해지는데, 상기 주패턴(41)의 빗변으로부터 제1 미세 보조 패턴(42)이 일정 거리를 두고 배치되고, 이런 과정을 거쳐 최종적으로 배치되기 때문에, 미세 보조 패턴(43)끼리 부분적으로 중첩되어 선폭이 증가하거나, 또는 중첩되지 않더라도 투광율이 가장 떨어지게 된다.

따라서 본 발명은 상기 주패턴(41) 사이의 중간에 배치되는 미세 보조 패턴(43)을 효과적으로 형성하기 위한 것이다.

도 4를 다시 참조하면, 본 발명에 따른 반도체 소자용 마스크는, 주패턴(41) 주변에 복수의 미세 보조 패턴(42, 43, 44)을 배치한다. 이때, 상기 제1 미세 보조 패턴(42)은 선폭 0.08㎛를 갖고, 주패턴(41)으로부터 0.22㎛ 정도 떨어져 있고, 상기 제2 미세 보조 패턴(43)은 역시 선폭 0.08㎛를 갖고, 상기 제1 미세 보조 패턴(42)으로부터 0.21㎛ 정도 떨어져 있게 된다. 상기 제1 미세 보조 패턴(42)으로부터 0.21㎛ 떨어져 있는 이유는 상기 제2 미세 보조 패턴(43)의 선폭을 0.08㎛로 확보하기 위해서이다. 또한, 상기 제2 미세 보조 패턴(43)은 0.08 ＞0.10㎛ 꼭 면적을 갖고, 일정 간격으로 분할 배치하게 된다.

도 5는 본 발명에 따른 도 4의 마스크를 사용하여 노광할 경우에 형성되는 윤곽선 이미지를 마스크와 동시에 중첩해서 나타낸 도면으로서, 최적 노광 이미지(45)는 마스크 타겟(Target)에 맞추어서 노광된 상태이고, 부족 노광 이미지(46)는 노광량이 좀 더 낮을 경우의 이미지에 해당된다.

본 발명에 따른 노광량과 설계 룰은 종래의 방법에서 언급된 것과 동일하며, 부족 노광 시에, 전술한 도 2에서 발생하던 미세 패턴 이미지가 만들어지지 않음으로써, 노광 마진이 충분함을 알 수 있다.

도 6은 본 발명에 따른 광도 곡선을 거리에 따라 나타낸 도면으로서, 도 5의 A-B 단면의 광도를 규격화(Normalized) 했을 때, 광도 60% 이상에서 제2 미세 보조 패턴(43)이 차광되므로 60% 미만에서는 반도체 기판의 감광제 표면에 불필요한 이미지가 나타나지 않는 것을 알 수 있다.

결국, 본 발명은 복수개의 미세 보조 패턴을 고립패턴 주변에 효과적으로 배치하고, 또한, 미세 보조 패턴 사이에 배치되는 다른 미세 보조 패턴을 분할해서 배치하여 미세 보조 패턴의 밀집도를 높임으로써, 더미 패턴에 의해 집적도를 높일 수 있다.

위에서 발명을 설명하였지만, 이러한 실시예는 이 발명을 제한하려는 것이 아니라 예시하려는 것이다. 이 발명이 속하는 분야의 숙련자에게는 이 발명의 기술 사항을 벗어남이 없어 위 실시예에 대한 다양한 변화나 변경 또는 조절이 가능함이 자명할 것이다. 그러므로 본 발명의 보호 범위는 첨부된 청구 범위에 의해서만 한정될 것이며, 위와 같은 변화예나 변경예 또는 조절예를 모두 포함하는 것으로 해석되어야 할 것이다.

본 발명에 따르면, 복수개의 미세 보조 패턴을 고립패턴 주변에 효과적으로 배치함으로써 반도체 기판의 감광제상에 미세 보조 패턴에 의한 불량 이미지를 예방할 수 있다.

또한, 본 발명에 따르면, 미세 보조 패턴 사이에 배치되는 다른 미세 보조 패턴을 분할해서 배치함으로써 광근접 효과를 최소화함으로써 주패턴의 해상력을 높일 수 있다.

또한, 본 발명에 따르면, 미세 보조 패턴의 밀집도를 높임으로써 더미 패턴에 의해 집적도를 높일 수 있고, 반도체 기판의 패턴을 균일하게 형성함으로써 수율을 향상시킬 수 있다.

도 1은 종래의 기술에 따른 반도체 소자용 마스크 패턴을 나타내는 도면이다.

도 2는 종래의 기술에 따른 도 1의 마스크를 사용하여 노광하였을 때 형성되는 윤곽선 이미지를 마스크와 동시에 중첩해서 나타낸 도면이다.

도 3은 종래의 기술에 따른 도 2의 가장 취약한 부분의 광도 곡선을 거리에 따라 나타낸 도면이다.

도 4는 본 발명에 따른 반도체 소자용 마스크 패턴을 나타내는 도면이다.

도 5는 본 발명에 따른 도 4의 마스크를 사용하여 노광할 경우에 형성되는 윤곽선 이미지를 마스크와 동시에 중첩해서 나타낸 도면이다.

도 6은 본 발명에 따른 광도 곡선을 거리에 따라 나타낸 도면이다.

Claims (6)

1. 반도체 소자를 제조하기 위한 주패턴 사이에 복수개의 미세 보조 패턴을 구비하는 마스크에 있어서,

   주패턴과 가장 인접한 부분에 상기 주패턴과 평행하게 배치되는 제1 미세 보조 패턴; 및

   상기 제1 미세 보조 패턴과 인접한 부분에 상기 제1 미세 보조 패턴과 평행하게 2개 이상의 분할 패턴으로 형성되는 제2 미세 보조 패턴

   을 포함하는 반도체 소자용 마스크.
2. 제 1항에 있어서,

   상기 복수개의 미세 보조 패턴은 3개 이상이 인접하게 되며, 모두 동일한 선폭을 갖는 것을 특징으로 하는 반도체 소자용 마스크.
3. 제 1항에 있어서,

   상기 제2 미세 보조 패턴은 상기 제1 미세 보조 패턴 사이에 위치하는 것을 특징으로 하는 반도체 소자용 마스크.
4. 주패턴 사이에 복수개의 미세 보조 패턴을 구비하는 마스크 패턴을 형성하는 방법에 있어서,

   주패턴과 가장 인접한 부분에 상기 주패턴과 평행하게 제1 미세 보조 패턴을 형성하는 단계;

   상기 제1 미세 보조 패턴과 인접한 부분에 상기 제1 미세 보조 패턴과 평행하게 제2 미세 보조 패턴을 형성하는 단계; 및

   상기 제2 미세 보조 패턴을 2개 이상의 분할 패턴으로 형성하는 단계

   를 포함하는 마스크 패턴 형성 방법.
5. 제 4항에 있어서,

   상기 복수개의 미세 보조 패턴은 3개 이상이 인접하게 되며, 모두 동일한 선폭을 갖는 것을 특징으로 하는 마스크 패턴 형성 방법.
6. 제 4항에 있어서,

   상기 제2 미세 보조 패턴은 상기 제1 미세 보조 패턴 사이에 위치하는 것을 특징으로 하는 마스크 패턴 형성 방법.