KR100602489B1 - 반도체 미세 패턴 형성 방법 - Google Patents

반도체 미세 패턴 형성 방법 Download PDF

Info

Publication number
KR100602489B1
KR100602489B1 KR1020030101759A KR20030101759A KR100602489B1 KR 100602489 B1 KR100602489 B1 KR 100602489B1 KR 1020030101759 A KR1020030101759 A KR 1020030101759A KR 20030101759 A KR20030101759 A KR 20030101759A KR 100602489 B1 KR100602489 B1 KR 100602489B1
Authority
KR
South Korea
Prior art keywords
pattern
patterns
mask
main
main patterns
Prior art date
Application number
KR1020030101759A
Other languages
English (en)
Other versions
KR20050071006A (ko
Inventor
이준석
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020030101759A priority Critical patent/KR100602489B1/ko
Publication of KR20050071006A publication Critical patent/KR20050071006A/ko
Application granted granted Critical
Publication of KR100602489B1 publication Critical patent/KR100602489B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2045—Exposure; Apparatus therefor using originals with apertures, e.g. stencil exposure masks
    • G03F7/2047—Exposure with radiation other than visible light or UV light, e.g. shadow printing, proximity printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

본 발명은 반도체용 마스크의 한계 해상력을 효율적으로 높일 수 있도록 한 광학 근접 보상패턴을 배치하는 방법에 관한 것으로, 특히 물리적 선폭에 의한 조절을 하지 않고 광강도 분포에 의해 반도체 미세 패턴을 형성할 수 있게 하는 패턴 해상력 확보 방법에 관한 것이다. 본 발명에 의하면, 마스크 상의 주 패턴간의 간격을 원하는 간격보다 소정의 길이 S 만큼 더 넓게 형성하고, 상기 두 개의 주 패턴간에 두 개의 주 패턴간의 마주보는 빗변을 따라 양쪽으로 각각 일렬로 주 패턴간의 간격 방향으로 변의 길이가 2S인 직사각형 보조 패턴들을 한계 해상력 이하의 간격으로 설치하여 마스크를 제작함으로써, 상기 마스크에 의해 노광공정을 통해 패터닝되는 웨이퍼 상의 주 패턴들이 원하는 간격을 가지면서 형성될 수 있도록 하는 반도체 미세 패턴 형성 방법이 제공된다. 본 발명에 의하면, 주 패턴 외부에 미세 보조 패턴만을 삽입해서 마스크 투과광의 광근접 효과를 최소화 할 수 있고 마스크 제조 및 구현이 비교적 간단하다는 장점을 얻을 수 있다.
반도체 미세 패턴, 마스크, 한계 해상력, 보조 패턴

Description

반도체 미세 패턴 형성 방법 {Method for Forming Fine Pattern of Semiconductor}
도 1은 종래의 반도체 미세 패턴에 불량이 발생한 경우를 보여주는 전자현미경 사진.
도 2는 패턴 연결 불량의 정량적 분석을 위해 OPC 시뮬레이션 프로그램을 적용하여 마스크 도면상의 주 패턴 및 주 패턴간 거리의 해상 한계를 확인한 3개의 광학 이미지 컨투어들을 동시에 중첩 시켜 나타낸 도면.
도 3은 도 2의 A-B영역의 단면을 1차원 컨투어 이미지로 나타낸 도면.
도 4는 메모리 반도체의 설계도면의 일예를 도시한 도면.
도 5a 내지 도 5c는 본 발명에 따른 반도체 미세 패턴 형성 방법을 설명하는 도면.
도 6a 내지 도 6c는 본 발명의 다른 실시예를 설명하는 도면.
도 7a 내지 도 8d에는 본 발명에 따라 보조 패턴이 배치된 마스크를 사용하여 웨이퍼 상에 패턴을 형성하는 과정을 보여주는 도면들이 도시되어 있다.
본 발명은 반도체용 마스크의 한계 해상력을 효율적으로 높일 수 있도록 한 광학 근접 보상패턴을 배치하는 방법에 관한 것으로, 특히 물리적 선폭에 의한 조절을 하지 않고 광강도분포에 의한 선폭 조절을 할 수 있는 패턴 해상력 확보방법에 관한 발명이다.
반도체 포토리소그라피 기술은 마스크설계를 정교하게 해줌으로써 마스크로 투광되어 나오는 빛의 양을 적절히 조절할 수 있게 되었다. 특히 제조 장치가 갖고 있는 기술적인 한계를 극복 할 수 있도록 새로운 감광제의 개발, 고구경(High Numerical Aperture) 렌즈를 장착한 스캐너(Scanner)의 개발, 변형 마스크 기술의 개발 등이다. 특히 광학 근접 보상(Optical Proximity Correction)기술은 종래의 광학 노광 제조 장치가 안고 있는 기술적인 한계를 극복하는데 많은 도움을 주었다.
특히, DRAM개발의 단가 절감에 기여함은 물론 파운드리 반도체 시장(foundry market)의 경쟁을 가속화시키는데 결정적인 동기를 제공하였다. 논리소자와 같이 반복적이지 않고 불규칙적인 패턴 기하학적 형상(geometry)을 갖는 제품들은 광학 해상 한계를 극복하면서 동시에 빠른 시간 내에 매우 섬세한 광학 근접효과 보상(OPC)이 필요하게 되었다. 이러한 OPC기술을 사용하여 일종의 더미 패턴(Dummy Pattern)이라고 하는 보조 패턴들을 마스크 패턴의 광강도가 불균일 한 패턴에 적절히 배치함으로써 광학 노광 장치가 안고 있는 빛의 왜곡 현상을 보상 할 수 있게 되었다.
도 1에는 종래의 반도체 미세 패턴에 불량이 발생한 경우를 보여주는 전자현미경 사진이 도시되어 있다.
도 1에 도시된 것과 같이, 반도체용 마스크 위의 매우 넓은 패턴 사이에 있는 고립 스페이스(isolated space)는 밀집된 스페이스보다 상대적으로 광 투광율이 떨어지는 광학 근접 효과가 일어난다.
이는 대표적으로 패턴간 아이솔레이션 효과를 불규칙적으로 감소시켜 최종적으로 후공정 테스트 단계의 불규칙 불량(random fail)으로 이어진다. 예를 들어, 아이솔레이션이 매우 중요한 액티브 레이어(active layer)의 Idd, LRAM, Short등의 주원인이 되고, 금속 레이어(metal layer)의 시트저항(Sheet resistance: Rs) 불량을 일으킨다.
Idd는 후공정 테스트 시 소스(source)와 드레인(drain) 사이에 흐르는 전류측정 항목인데, 패턴의 연결불량 시 문제가 된다.
LRAM은 기억소자의 입력 단자를 검사하는 기능성 불량에 속한다.
도 1에 도시된 전자 현미경 사진은 넓은 액티브 레지스트 패턴(pattern)(1)사이의 스페이스가 제대로 분리되지 않아 발생된 패턴 연결 불량(3) 형태이다. 이때 레지스트 저면(2)은 질화막(Si3N4)이다. 실제로 광학 근접효과의 영향으로 레지스트 패턴의 기울기(slope)(4)는 고립 스페이스에서 더 완만해진다.
종래의 광학 장치(248 nm 파장, 0.65NA/0.5 시그마, 윤대(annular) 조명)로 노광 했을 때의 주 패턴(1) 형성은 기술적으로 많은 어려움을 안고 있다. 현재의 노광 공정을 통해서 후속 공정에 필요한 고립영역 마진을 확보하기 위해서는 노광 자체도 부족 노광(under exposure)을 해야만 식각 후 최종적으로 만들어지는 고립 영역의 목표 선폭(target CD)을 만족할 수 있게 된다.
부족 노광의 의미는 덜 노광 함으로써 설계 선폭 보다 라인(line) 기준으로 더 크게 확장하는 노광 방법이다. 라인이 커지므로 상대적으로 스페이스는 그 만큼 더 취약해지는 취약점을 안고 있다.
이를 개선 할 수 있는 방법은, 신규 고 해상 노광 장치 적용, 식각 편차가 적은 정밀 식각장치 적용, 설계 변경, 마스크의 패턴 배치 조절(OPC 혹은 PSM)등 크게 4가지 방법이 있다.
이중 앞의 2가지 방법은 고비용(cost of ownership) 문제가 있고, 3번째는 시간제약(Turn Around Time: TAT)이 따르고, 4번째는 처음 마스크 제조비용만 약간 추가되나, 전문적인 광학 현상 경험, 모사 프로그램 활용능력 및 마스크 제조 정확성이 동시에 필요한 고 난이도 기술이다.
도 2에는 패턴 연결 불량의 정량적 분석을 위해 OPC 시뮬레이션 프로그램을 적용하여 마스크 도면상의 주 패턴(1) 및 주 패턴간 거리(D')의 해상 한계를 확인한 3개의 광학 이미지 컨투어(contour)(400)들을 동시에 중첩 시켜 나타낸 도면이다.
도 2에 도시된 것과 같이, 주 패턴(1)은 차광부이고, 나머지부분(2)은 투광부이다. 도 1에 도시된 패턴 연결 불량부분(3)에 해당되는 광학 이미지 컨투어는 도 2의 A-B영역에서 주 패턴(1)들이 서로 연결되는 컨투어이다.
도 3에는 도 2의 A-B영역의 단면을 1차원 컨투어 이미지로 나타낸 도면이다.
도 3에서 X축은 거리를 나타내고(300nm 스페이스), Y축은 규격화(Normalized)된 광강도를 나타낸다. 도 2에 도시된 3개의 이미지 컨투어(400)는, 도 3의 A-B사이에 표시된 3개의 수평 라인이다. 제일 하단은 설계 룰(300 nm)과 동일하게 패터닝 되었을 때의 컨투어 광강도 레벨(약 0.34)이고, 가운데 라인은 부족 노광으로 인해 패턴 연결 불량이 발생되기 직전의 광강도 레벨(약 0.75)이고, 제일 상단의 라인은 부족 노광이 더 심해졌을 때 패턴 연결 불량이 발생하고 난 직후의 광강도 레벨(약 0.79)이다. 실제로 부족 노광의 문제로 인해 광강도의 피크(peak)가 0.8 미만까지 밖에 나타나지 않아 패터닝 마진의 가장 취약한 문제가 된다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 개발된 것으로서, 본 발명의 목적은 노광 시 고립 스페이스의 취약한 초점심도(Defocus Margin) 문제를 획기적으로 해결 할 수 있는 방법을 찾는 것으로, 우선 패턴 종류에 따라 광 근접효과가 다르게 작용하고 최적 포커스(focus)자체가 다르다는 것을 고려하여, 고립 라인, 밀집 라인 및 고립 스페이스의 초점심도를 모두 만족하기 위해, 이중 초점심도가 가장 취약한 고립 스페이스의 초점심도를 최대한 늘릴 수 있는 방법을 제공하는 데 있다.
상기와 같은 본 발명의 목적은, 마스크 상의 주 패턴간의 간격을 원하는 간격보다 소정의 길이 S 만큼 더 넓게 형성하고, 상기 두 개의 주 패턴간에 두 개의 주 패턴간의 마주보는 빗변을 따라 양쪽으로 각각 일렬로 주 패턴간의 간격 방향으로 변의 길이가 2S인 직사각형 보조 패턴들을 한계 해상력 이하의 간격으로 설치하여 마스크를 제작함으로써, 상기 마스크에 의해 노광공정을 통해 패터닝되는 웨이퍼 상의 주 패턴들이 원하는 간격을 가지면서 형성될 수 있도록 하는 반도체 미세 패턴 형성 방법을 제공함으로써 달성된다.
여기서, 상기 소정의 길이 S는 레일리히의 방정식에 의해 결정되는 해상력 이하인 것이 바람직하다.
여기서, 상기 주 패턴들에 각각 일렬로 배치되는 보조 패턴들은 서로 엇갈리게 배치되는 것이 바람직하다.
여기서, 상기 보조패턴은 두 변의 길이가 2S로 같은 정사각형인 것이 바람직하다.
여기서, 상기 보조 패턴은 투과율이 97% 내지 100%인 위상 반전 패턴인 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다.
도 4에는 메모리 반도체의 설계도면의 일예가 도시되어 있다.
도 4에 도시된 설계도면과 같이, 면적이 넓은 패턴을 다음과 같이 정의한다. 즉, 두 패턴간에 마주 보는 빗변방향의 길이를 F, 빗변 방향과 수직 방향의 길이를 G, 추후 형성될 콘택홀의 길이는 C, 고립 스페이스의 빗변간의 거리를 D, 그리고 고립 스페이스의 빗변과 가장 인접한 위치에 있는 콘택홀간의 거리를 E로 정의한다. 이때의 적용 레이어는 액티브 레이어이며 투명 층(2)위에 차광 패턴(1)이 형성되고 콘택홀(C)은 단지 패턴간 허용오차를 확인하기 위해 중첩시켜 그려놓은 것이며, 본 발명의 마스크에 탑재되는 패턴은 아니다.
이하에서는 F는 1㎛, G는 0.4㎛ 그리고 C는 0.18㎛가 되도록 패턴을 형성할 수 있는 마스크를 설계하는 과정을 설명함으로써 본 발명의 바람직한 실시예를 설명하도록 하겠다.
도 5a 내지 도 5c에는 본 발명에 따른 반도체 미세 패턴 형성 방법을 설명하는 도면이 도시되어 있다.
도 5a에 도시된 것과 같이, 넓은 면적의 주 패턴(1')(0.4㎛ ×1.0㎛) 사이에 고립 스페이스(D)(0.31㎛)를 갖는 패턴구조의 마주보는 빗변 방향에 수직으로 사각형 분할 패턴(5)(0.2㎛ ×0.2㎛)들을 해상 불가능한 간격(5')(0.1㎛)을 갖도록 소정의 간격으로 배치한다. 이러한 패턴 해상력의 정의는, 아래의 수학식 1과 같이 정의되는 레일리히의 방정식(Rayleigh's Equation)으로 결정된다.
Figure 112003051092622-pat00001
단, 여기서 R은 해상력, k는 상수, λ는 조명계 파장, N.A.는 조명계 렌즈 구경수이고, N.A.는 다음의 수학식 2로부터 결정된다.
Figure 112003051092622-pat00002
단, 여기서 n은 렌즈의 굴절률이고, θ는 웨이퍼 상의 중심점으로부터 렌즈의 단부에 이르는 선과, 광원으로부터 상기 중심점에 이르는 선 사이에 이루는 각도를 나타낸다.
예를 들어, k가 0.5, λ가 0.248㎛, N.A.가 0.65일 때, 상기 수학식 1에 의해 해상도 R은 0.19㎛로 계산된다. 따라서, 이 값보다 작은 선폭을 갖는 미세 패턴을 마스크에 적용할 경우 물리적으로 레지스트 저면까지 투광되지 않으면서 마스크만을 투광하는 패턴을 정의 할 수 있다.
따라서, 본 발명에서는 보다 안전한 최소 선폭간 거리(5')(0.1㎛)를 갖는 보조패턴(5)의 한 빗변이 주 패턴(1')의 빗변과 맞닿을 수 있도록 배치한다. 이때, 원래의 주 패턴간 거리(D')보다 본 발명의 도면에서 정의된 최근접 거리인 보조 패 턴간 거리는 더 짧게 정의(0.29㎛)하며 주 패턴간 거리(D)는 원래의 거리(D')보다 길게(0.31㎛) 유지한다. 이렇게 주 패턴(1') 및 보조패턴(5)을 합성한 패턴 빗변은 머리빗 모양의 대칭적 구조를 갖는다.
도 5b에는 해당 디자인 룰을 토대로 광학 시뮬레이션 프로그램을 적용하여 광강도에 따른 이미지 컨투어(400')들을 함께 도시한 도면이 도시되어 있다.
도 5b에 도시된 것과 같이, 2개의 인접 패턴(1)간에 발생되는 광학근접효과가 보조 패턴의 요철면을 따라 분산되면서 종래와 동일한 광강도 에서 고립스페이스(3)내에 패턴 연결불량이 발생하지 않게 되는 것을 알 수 있다.
도 5c에는 도 5b의 A-B선을 따라 자른 단면의 거리에 대한 표준화된 광강도의 크기를 나타내는 그래프가 도시되어 있다. 거리(D')은 원래의 설계 룰 선폭 거리이다.
도 5c에 도시된 것과 같이, X축은 인접 패턴(1)들 사이의 거리 즉, 고립 스페이스의 폭을 나타내고, Y축은 규격화(Normalized)된 광강도를 나타낸다.
도 5b의 그래프에서 나타낸 3개의 이미지 컨투어(400')는 도 5c의 A-B사이에 표시된 것과 같이, 각각의 광강도에서 각각 같은 에너지를 갖는 3개의 수평 라인에 해당된다. 제일 하단은 설계 룰(0.3㎛)과 동일하게 패터닝 되었을 때의 컨투어 광강도 레벨(약 0.42)이고, 가운데 라인은 부족 노광 일때의 광강도 레벨(약 0.79)이고, 제일 상단의 라인은 부족 노광이 더 심해졌을 때 광강도 레벨(약 0.83)이다. 도 3에서 언급된 것처럼 종래의 광강도 레벨 약 0.79에서 패턴 연결 불량의 문제가 있었지만 본 발명에 따를 경우, 동일한 디자인 룰에서 광강도 0.79의 부족 노광일 때에도 패턴 연결 불량의 문제가 발생하지 않는다. 실제로 광강도의 피크가 0.8을 넘어가므로 부족 노광의 문제가 있어도 그만큼 고립 스페이스의 초점심도를 넓힐 수 있는 장점이 있다.
도 6a 내지 도 6c에는 본 발명의 다른 실시예를 설명하는 도면이 도시되어 있다.
도 6a에 도시된 것과 같이 상기 보조 패턴(5)들을 서로 엇갈리게 배치하는 경우에도, 도 6b 및 도 6c에서 확인할 수 있는 것과 같이, 원하는 미세 패턴 형성 효과를 얻을 수 있음을 알 수 있다.
도 7a 내지 도 8d에는 본 발명에 따라 보조 패턴이 배치된 마스크를 사용하여 웨이퍼 상에 패턴을 형성한 것을 보여주는 도면들이 도시되어 있다.
특히, 도 7a 내지 도 7d는 위상 반전 패턴으로 구성된 보조 패턴이 설치된 마스크를 사용한 경우로서, 도 7a의 선으로 표시된 부분에 의해 형성되는 웨이퍼 상의 패턴의 단면을 보여주는 도면들이다.
또한, 도 8a 내지 도 8d는 도 8a의 P-Q선으로 표시된 부분에 의해 형성되는 웨이퍼 상의 패턴의 단면을 보여주는 도면들이다.
도 7a 내지 도 8d로부터 도 5b 또는 도 6b의 시뮬레이션 결과가 웨이퍼 상에 어떻게 구현되는지를 알 수 있다.
이상에서 설명한 바와 같이, 본 발명은, 주 패턴 외부에 미세보조 패턴만을 삽입해서 마스크 투과광의 광근접 효과를 최소화 할 수 있고 마스크 제조 및 구현이 비교적 간단하다. 또한, 고립스페이스 마진 한계를 물리적인 CD로 조절하지 않고, 광강도(optical intensity)를 이용한 선폭 조절을 함으로써 고립 스페이스의 설계 룰이 바뀌지 않는다. 그리고, 리소그라피 노광시 초점심도 마진을 개선 할 수 있고 공정 제조 장치의 변경 없이 불량율을 감소시킴으로써 수율 개선이 확실하다. 또한, 광학 시뮬레이션 프로그램으로 광강도의 사전 예측이 가능하며, 정교한 선폭 조절이 가능하다. 한편, 마스크에 미세 보조 패턴만 추가로 삽입되므로 웨이퍼에 인쇄되는 이미지는 동일하면서 해상능력만 개선되므로 추가적인 제조 공정이 필요하지 않으면서도 이상의 효과를 얻을 수 있다.
이상에서는 본 발명의 특정의 바람직한 실시예에 대하여 도시하고 또한 설명하였다. 그러나, 본 발명은 상술한 실시예에 한정되지 아니하며, 특허청구의 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형실시가 가능할 것이다.

Claims (5)

  1. 마스크 상의 주 패턴간의 간격을 원하는 간격보다 소정의 길이 S 만큼 더 넓게 형성하고,
    상기 두 개의 주 패턴간에 두 개의 주 패턴간의 마주보는 빗변을 따라 양쪽으로 각각 일렬로 주 패턴간의 간격 방향으로 변의 길이가 2S인 직사각형 보조 패턴들을 한계 해상력 이하의 간격으로 설치하여 마스크를 제작함으로써,
    상기 마스크에 의해 노광공정을 통해 패터닝되는 웨이퍼 상의 주 패턴들이 원하는 간격을 가지면서 형성될 수 있도록 하는 것을 특징으로 하는 반도체 미세 패턴 형성 방법.
  2. 제 1 항에 있어서, 상기 소정의 길이 S는 다음의 수학식에 의해 결정되는 해상력 이하인 것을 특징으로 하는 반도체 미세 패턴 형성 방법.
    [수학식]
    Figure 112003051092622-pat00003
    단, 여기서 R은 해상력, k는 상수, λ는 조명계 파장, N.A.는 조명계 렌즈 구경수이다.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 주 패턴들에 각각 일렬로 배치되는 보조 패턴들은 서로 엇갈리게 배치되는 것을 특징으로 하는 반도체 미세 패턴 형성 방법.
  4. 제 1 항 또는 제 2 항에 있어서, 상기 보조패턴은 두 변의 길이가 2S로 같은 정사각형인 것을 특징으로 하는 반도체 미세 패턴 형성 방법.
  5. 제 1 항 또는 제 2 항에 있어서, 상기 보조 패턴은 투과율이 97% 내지 100%인 위상 반전 패턴인 것을 특징으로 하는 반도체 미세 패턴 형성 방법.
KR1020030101759A 2003-12-31 2003-12-31 반도체 미세 패턴 형성 방법 KR100602489B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030101759A KR100602489B1 (ko) 2003-12-31 2003-12-31 반도체 미세 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030101759A KR100602489B1 (ko) 2003-12-31 2003-12-31 반도체 미세 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR20050071006A KR20050071006A (ko) 2005-07-07
KR100602489B1 true KR100602489B1 (ko) 2006-07-19

Family

ID=37261008

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030101759A KR100602489B1 (ko) 2003-12-31 2003-12-31 반도체 미세 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR100602489B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100817064B1 (ko) * 2006-10-02 2008-03-27 삼성전자주식회사 미세패턴을 형성하기 위한 마스크 및 그 형성방법
KR101660303B1 (ko) * 2015-12-07 2016-09-27 조성재 그라데이션 기법을 이용한 라벨 제조방법

Also Published As

Publication number Publication date
KR20050071006A (ko) 2005-07-07

Similar Documents

Publication Publication Date Title
KR100714480B1 (ko) 포토마스크의 테스트 패턴 이미지로부터 인쇄된 테스트피쳐들을 이용하는 포토리소그래피 공정에 있어서 초점변화를 측정하는 시스템 및 방법
KR100564597B1 (ko) 포토마스크 및 그 제조 방법
KR101175341B1 (ko) 리소그래피 시스템에서 조명기의 조도 프로파일을 결정하는 장치 및 그 제조방법
KR20040005859A (ko) 포토리소그래피 마스크 및 프로젝션 장치에서의 웨이퍼노출 방법
JP2002341513A (ja) 露光用マスク及びそれを用いた半導体装置の製造方法
KR20030009328A (ko) 교번 위상 마스크
US7476473B2 (en) Process control method, a method for forming monitor marks, a mask for process control, and a semiconductor device manufacturing method
KR100602489B1 (ko) 반도체 미세 패턴 형성 방법
KR20050066847A (ko) 반도체 소자의 마스크 및 그 패턴 형성 방법
KR100871799B1 (ko) 반도체 소자의 마스크
KR20040044487A (ko) 포토리소그래피 마스크
US20090004577A1 (en) Mask for semiconductor device and manufacturing method thereof
JPH0619115A (ja) 投影露光装置用マスク
KR100598503B1 (ko) 반도체 소자의 마스크 패턴 구조
JP3462650B2 (ja) レジスト露光方法及び半導体集積回路装置の製造方法
JP2007233138A (ja) マスク、マスクの製造方法およびそのマスクを用いた半導体装置の製造方法
JP2001223155A (ja) フォトリソグラフィ方法
KR100529428B1 (ko) 근접 효과 보정용 마스크를 이용한 패턴 형성용 마스크제작 방법
KR100571390B1 (ko) 반도체 소자의 마스크 패턴 형성 방법
KR100434707B1 (ko) 반도체 소자 제조용 노광 마스크
JP2004205833A (ja) フォトマスク及びパターン形成方法
KR20060086611A (ko) 반도체 소자의 미세 패턴 형성 방법
KR100546185B1 (ko) 반도체 소자의 패턴 형성 방법
KR20100080151A (ko) 마스크 설계 방법, 이를 이용한 마스크 패턴 및 그의 제조방법
KR100216675B1 (ko) 사진식각 공정시의 바이어스 점검 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee