KR100598503B1 - 반도체 소자의 마스크 패턴 구조 - Google Patents

반도체 소자의 마스크 패턴 구조 Download PDF

Info

Publication number
KR100598503B1
KR100598503B1 KR1020030101649A KR20030101649A KR100598503B1 KR 100598503 B1 KR100598503 B1 KR 100598503B1 KR 1020030101649 A KR1020030101649 A KR 1020030101649A KR 20030101649 A KR20030101649 A KR 20030101649A KR 100598503 B1 KR100598503 B1 KR 100598503B1
Authority
KR
South Korea
Prior art keywords
pattern
main
dummy
mask
semiconductor device
Prior art date
Application number
KR1020030101649A
Other languages
English (en)
Other versions
KR20050069507A (ko
Inventor
이준석
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020030101649A priority Critical patent/KR100598503B1/ko
Publication of KR20050069507A publication Critical patent/KR20050069507A/ko
Application granted granted Critical
Publication of KR100598503B1 publication Critical patent/KR100598503B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 반도체 소자의 주 패턴 끝단 사이에 하나의 더미 패턴을 배치하고, 그 더미 패턴과 수직 방향으로 분할된 다수의 보조 패턴을 배치함으로써 광 근접 효과에 의한 패턴 왜곡 현상을 효과적으로 보상하고 균일한 선폭 제조가 가능하도록 한 반도체 소자의 마스크 패턴 구조에 관한 것이다.
본 발명의 반도체 소자의 마스크 패턴 구조에 따르면, 주 패턴 끝단 사이에 배치된 더미 패턴과 수직 방향으로 각 주 패턴 끝단과 더미 패턴 사이에 다수의 보조 패턴을 분할 배치함으로써, 광 근접에 따른 광 강도를 효과적으로 조절하고 패턴 해상시 공정 마진을 충분히 확보할 수 있게 되며, 이러한 패턴 해상력 개선을 통해 반도체 칩 수율을 증대할 수 있게 된다.
또한, 본 발명의 반도체 마스크 패턴 구조에 있어서, 주 패턴 끝단 사이에 배치된 더미 패턴과 수직 방향으로 각 주 패턴 끝단과 더미 패턴 사이에 다수의 보조 패턴을 분할 배치하여 주 패턴 끝단의 패턴 왜곡을 방지함으로써 콘택 홀과 메탈 층간의 중첩 마진을 개선할 수 있게 된다.
반도체 소자, 마스크 패턴, 더미 패턴, 패턴 공간, 선폭, 길이, 윤곽선 이미지, 패턴 브릿지, 노광

Description

반도체 소자의 마스크 패턴 구조{Mask Pattern Structure Of Semiconductor Device}
도 1은 종래의 패턴 밀집도가 높은 반도체 마스크의 일부분을 예시한 도면.
도 2는 도 1의 반도체 마스크에 있어, 주 패턴 사이에 더미 패턴을 배치한 상태를 예시한 도면.
도 3은 도 2에 예시된 반도체 마스크의 서로 다른 광 강도를 갖는 원자외선 파장을 전사시킨 경우의 윤곽선 이미지를 주 패턴에 중첩해서 보여주기 위한 도면.
도 4는 도 3에서 'G-H' 단면에 전사되는 광 강도를 F 및 F' 영역에 대해 연속적인 곡선으로 나타낸 도면.
도 5는 본 발명에 따른 반도체 소자의 마스크 패턴 구조에 대한 일부분을 예시한 도면.
도 6은 도 5의 마스크 패턴에 서로 다른 광 강도를 갖는 원자외선 파장을 전사시킨 경우의 윤곽선 이미지를 주 패턴에 중첩해서 보여주기 위한 도면.
도 7은 도 6에서 'G-H' 단면에 전사되는 광 강도를 F 및 F' 영역에 대해 연속적인 곡선으로 나타낸 도면.
본 발명은 반도체 소자의 마스크 패턴에 관한 것으로, 특히 주 패턴 끝단 사이에 하나의 더미 패턴을 배치하고, 그 더미 패턴과 수직 방향으로 분할된 다수의 보조 패턴을 배치함으로써 광 근접 효과에 의한 패턴 왜곡 현상을 효과적으로 보상하고 균일한 선폭 제조가 가능하도록 한 반도체 소자의 마스크 패턴 구조에 관한 것이다.
일반적으로, 반도체용 마스크 패턴 형성 기술은 반도체 기판에 형성되는 메모리 패턴(Pattern)의 정확도에 밀접한 영향을 주며, 특히 반도체 패턴의 집적도가 매우 높을 경우 광학 근접 보상 패턴을 삽입할 공간이 부족하게 되고, 반도체 포토 리소그라피 본래의 노광 의도와 달리 패턴간 선폭 브릿지(Bridge)가 발생하고, 또한 반도체 소자 특성에 많은 악영향을 주게 된다.
그리고, 반도체 포토 리소그라피 기술은 마스크 설계를 정교하게 해 줌으로써, 마스크로 투광되어 나오는 빛의 양을 적절히 조절할 수 있게 되었으며, 이를 위해 광학 근접 보상기술(Optical Proximity Correction), 위상반전 마스크 기술(Phase Shifting Mask)이 등장하였고, 또한 마스크에 그려진 패턴 형상에 의한 빛의 왜곡 현상을 최소화시킬 수 있는 다양한 방법들이 모색되었다.
특히, 최근에 원자외선 파장(248nm 또는 194nm 파장)의 빛에 감광력이 뛰어난 화학 증폭형 포토 레지스트의 개발로 더욱 해상도를 증가시킬수 있는 실질적인 기술들이 등장하였으며, 패턴과 분리된 형태로 광 근접 효과를 제어하는 더미 패턴(일종의 보조 패턴) 형성 기술도 해상도 개선에 많은 기여를 하고 있다.
도 1은 종래의 패턴 밀집도가 높은 반도체 마스크의 일부분을 예시한 도면으로, 여기에서는 차광 패턴인 주 패턴(1)이 밀집된 형태로 형성되어 있는 경우의 주 패턴(1) 및 노광 윤곽선 이미지(Contour Image)(2)를 중첩해서 보여주고 있는데, 이 경우 주 패턴(1) 사이(예컨대, 도면 상에서 상측 주 패턴과 하측 주 패턴 사이)의 공간에서 특히 광 분포가 일정하지 않음을 보여주고 있다.
이에, 종래에는 도 1의 반도체 마스크에 있어, 주 패턴(1) 사이의 공간에서 광 분포가 일정하지 않게 되는 것을 방지하기 위해 첨부된 도면 도 2에 도시된 바와 같이 스캐터링 바(Scattering Bar)인 더미 패턴(3)을 주 패턴(1) 사이의 공간에 배치하게 되는데, 이러한 더미 패턴(3)은 주 패턴(1)에 접촉하지 않고 광 강도를 제어할 수 있는 미세 패턴이 된다.
그리고, 전술한 더미 패턴(3)의 패턴 해상도는 아래의 수학식 1과 같은 레일리의 방정식(Rayleigh's Equation)으로 결정되는데, 여기서, 'k'는 상수, 'λ'는 조명계 파장, 'N.A.'는 조명계 렌즈 구경을 의미한다.
Figure 112003051074756-pat00001
따라서, 'k'를 0.5, 'λ'는 0.248, 'N.A.'는 0.65를 각각 적용하면 패턴 해상도 R은 '0.19 um'을 얻게 되며, 앞에서 구한 패턴 해상도보다 작은 미세 선폭을 갖는 더미 패턴(3)을 주 패턴(1)에 독립적으로 배치할 경우 물리적으로 주 패턴(1) 만을 투광하고 감광제에는 이미지가 나타나지 않는 패턴을 정의할 수 있게 된다.
또한, 도 2는 주 패턴(1)에 원자외선 파장인 248nm 파장 및 0.65 N.A. & 0.54 시그마(Sigma) 전사된 광 강도에 대한 윤곽선 이미지(2)를 중첩해서 보여주고 있는데, 도면 상의 윤곽선 이미지(2)는 최적 노광일 때의 윤곽선 이미지를 보여주고 있으며, 더미 패턴(3)의 선폭은 0.06um를 갖도록 설계된 경우로서, 그 더미 패턴(3)을 기준으로 주 패턴(1) 끝단 주변의 공간을 A, B, C, D, E, F 및 이와 대칭되는 A', B', C', D', E', F'으로 정의하고 있다.
도 3은 도 2에 서로 다른 광 강도를 갖는 원자외선 파장을 전사시킨 경우의 윤곽선 이미지(2)를 주 패턴(1)에 중첩해서 보여주고 있으며, 도 3에서 'G-H' 단면에 전사되는 광 강도는 첨부된 도면 도 4와 같은데, 도 4는 더미 패턴(3)을 기준으로 서로 대칭적인 주 패턴(1) 사이의 1차원 광 강도를 F 및 F' 영역에 대해 연속적인 곡선(curve)으로 나타낸 도면이다.
여기서, 더미 패턴(3)은 0.06um의 선폭을 가짐에 따라 광을 충분히 차단하지 못하고, F 및 F' 영역에 대해서 단일의 강도 피크치(Single Intensity Peak Value)를 갖지 않고 서로 다른 두 개의 강도 피크치(Double Intensity Peak Value)를 갖는데, 종래에는 이러한 효과를 이용하여 광 강도를 제어하고 있으나, 도면에서 보여주고 있는 바와 같이 F 및 F' 영역에 대해 광 강도가 대칭적이지 않다는 문제가 발생하며, 특히 부족 노광이 될수록 F' 영역에서 먼저 패턴 브릿지(Bridge)를 유발시키는 원인이 되고, 이로 인해 더미 패턴(3)을 기준으로 미세한 광 강도 조절(Tuning)이 필요하다는 문제점이 있었다.
본 발명은 전술한 바와 같은 문제점을 해결하기 위한 것으로 그 목적은, 반도체 소자의 마스크 패턴을 설계 및 제조하는데 있어, 주 패턴 끝단 사이에 배치된 더미 패턴과 수직 방향으로 각 주 패턴 끝단과 더미 패턴 사이에 다수의 보조 패턴을 분할 배치함으로써, 광 근접에 따른 광 강도를 효과적으로 조절하고 패턴 해상시 공정 마진을 충분히 확보할 수 있도록 하는데 있다.
본 발명의 다른 목적은, 반도체 마스크 패턴을 설계 및 제조하는데 있어, 각각의 주 패턴 끝단과 더미 패턴 사이에 다수의 보조 패턴을 분할 배치함으로써, 해상력 개선을 통해 반도체 칩 수율을 증대하고, 해당되는 주 패턴 끝단의 패턴 왜곡을 방지함으로써 콘택 홀과 메탈 층간의 중첩 마진을 개선하는데 있다.
상술한 바와 같은 목적을 해결하기 위한 본 발명의 특징은, 반도체 소자의 마스크 패턴 구조에 있어서, 상기 마스크 패턴을 이루는 주 패턴 끝단 주변의 공간 및 이와 대칭되는 패턴 공간에 스캐터링 바 형태의 더미 패턴이 배치되고; 상기 더미 패턴과 수직 길이 방향으로 이격해서, 각각의 주 패턴과 더미 패턴 사이의 공간 및 이와 대칭되는 패턴 공간에 다수의 보조 패턴이 추가로 분할 배치되는 반도체 소자의 마스크 패턴 구조를 구현하는데 있다.
여기서, 상기 보조 패턴은, 단축길이 대 장축길이의 비가 1 대 1.5 내의 범위가 되도록 배치되되, 노광 장치의 한계 해상력보다 작은 선폭으로 배치되는 것을 특징으로 한다..
또한, 상기 보조 패턴은, 주 패턴 및 더미 패턴에 접촉하지 않도록 분할 배치되는 것을 특징으로 한다.
이하, 본 발명에 따른 실시예를 첨부한 도면을 참조하여 상세하게 설명하면 다음과 같다.
도 5는 본 발명에 따른 반도체 소자의 마스크 패턴 구조에 대한 일부분을 예시한 도면으로, 주 패턴(1) 끝단 주변의 공간인 패턴 공간 A, B, C, D, E, F 및 이와 대칭되는 패턴 공간 A', B', C', D', E', F'에 스캐터링 바 형태의 보조 패턴인 더미 패턴(3)을 배치하고, 그 더미 패턴(3)과 수직 길이 방향으로 이격해서 각각의 주 패턴(1)과 더미 패턴(3) 사이의 공간인 각 패턴 공간 A, B, C, D 및 이와 대칭되는 패턴 공간 A', B', C', D'에 다수의 보조 패턴(4)을 추가로 분할 배치하게 된다.
이때, 본 발명에 적용되는 보조 패턴(4)은 단축길이 대 장축길이의 비가 '1 대 1.5' 내의 범위가 되도록 배치하되, 노광 장치의 한계 해상력보다 작은 선폭을 갖도록 각각 '0.06*0.08um2'의 크기로 배치하게 되며, 또한 주 패턴(1) 및 더미 패턴(3)에 접촉하지 않도록 분할 배치하게 된다.
그리고, 도 5에서 주 패턴(1)과 중첩된 광 강도에 대한 윤곽선 이미지(2)는 선폭 끝단의 패턴 모서리가 정교하게 조절됨을 알 수 있다.
도 6은 도 5에 서로 다른 광 강도를 갖는 원자외선 파장을 전사시킨 경우의 윤곽선 이미지(2)를 주 패턴(1)에 중첩해서 보여주고 있는데, 이 경우 보조 패턴이 되는 더미 패턴(3) 및 보조 패턴(4)으로 인해 'G-H' 단면에 전사되는 광 강도는 대칭적인 윤곽선 이미지를 형성하게 된다.
또한, 도 7은 더미 패턴(3) 및 보조 패턴(4)을 기준으로 서로 대칭적인 주 패턴(1) 사이의 1차원 광 강도를 F 및 F' 영역에 대해 연속적인 곡선(curve)으로 나타낸 도면으로, 해당되는 더미 패턴(3) 및 보조 패턴(4)에 의해 광이 충분히 차단됨에 따라 F 및 F' 영역에 대해서 단일의 강도 피크치를 갖게 되며, 따라서 F 및 F' 영역에 대해 광 강도가 완전하게 대칭적이므로 부족 노광인 경우에도 보다 넓은 패턴 마진을 유지할 수 있게 된다.
나아가, 본 발명에 따른 실시예는 상술한 것으로 한정되지 않고, 본 발명과 관련하여 통상의 지식을 가진자에게 자명한 범위내에서 여러 가지의 대안, 수정 및 변경하여 실시할 수 있다.
이상과 같이, 본 발명의 반도체 소자의 마스크 패턴 구조에 따르면, 주 패턴 끝단 사이에 배치된 더미 패턴과 수직 방향으로 각 주 패턴 끝단과 더미 패턴 사이에 다수의 보조 패턴을 분할 배치함으로써, 광 근접에 따른 광 강도를 효과적으로 조절하고 패턴 해상시 공정 마진을 충분히 확보할 수 있게 되며, 이러한 패턴 해상 력 개선을 통해 반도체 칩 수율을 증대할 수 있게 된다.
또한, 본 발명의 반도체 마스크 패턴 구조에 있어서, 주 패턴 끝단 사이에 배치된 더미 패턴과 수직 방향으로 각 주 패턴 끝단과 더미 패턴 사이에 다수의 보조 패턴을 분할 배치하여 주 패턴 끝단의 패턴 왜곡을 방지함으로써 콘택 홀과 메탈 층간의 중첩 마진을 개선할 수 있게 된다.

Claims (3)

  1. 반도체 소자의 마스크 패턴 구조에 있어서,
    상기 마스크 패턴을 이루는 주 패턴 끝단 주변의 공간 및 이와 대칭되는 패턴 공간에 스캐터링 바 형태의 더미 패턴이 배치되고;
    상기 더미 패턴과 수직 길이 방향으로 이격해서, 각각의 주 패턴과 더미 패턴 사이의 공간 및 이와 대칭되는 패턴 공간에 다수의 보조 패턴이 추가로 분할 배치되는 것을 특징으로 하는 반도체 소자의 마스크 패턴 구조.
  2. 제 1항에 있어서,
    상기 보조 패턴은, 단축길이 대 장축길이의 비가 1 대 1.5 내의 범위가 되도록 배치되되, 노광 장치의 한계 해상력보다 작은 선폭으로 배치되는 것을 특징으로 하는 반도체 소자의 마스크 패턴 구조.
  3. 제 1항 또는 2항에 있어서,
    상기 보조 패턴은, 주 패턴 및 더미 패턴에 접촉하지 않도록 분할 배치되는 것을 특징으로 하는 반도체 소자의 마스크 패턴 구조.
KR1020030101649A 2003-12-31 2003-12-31 반도체 소자의 마스크 패턴 구조 KR100598503B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030101649A KR100598503B1 (ko) 2003-12-31 2003-12-31 반도체 소자의 마스크 패턴 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030101649A KR100598503B1 (ko) 2003-12-31 2003-12-31 반도체 소자의 마스크 패턴 구조

Publications (2)

Publication Number Publication Date
KR20050069507A KR20050069507A (ko) 2005-07-05
KR100598503B1 true KR100598503B1 (ko) 2006-07-10

Family

ID=37259910

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030101649A KR100598503B1 (ko) 2003-12-31 2003-12-31 반도체 소자의 마스크 패턴 구조

Country Status (1)

Country Link
KR (1) KR100598503B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100800744B1 (ko) * 2006-12-22 2008-02-01 동부일렉트로닉스 주식회사 반도체 소자의 마스크 브릿지 방지방법
KR100853801B1 (ko) * 2007-08-23 2008-08-25 주식회사 동부하이텍 반도체 소자의 마스크 및 그를 이용한 패터닝 방법
KR100896857B1 (ko) * 2007-12-27 2009-05-12 주식회사 동부하이텍 밀집된 패턴의 균일도 향상을 위한 광학 근접 보상 방법
CN106094424A (zh) * 2016-07-22 2016-11-09 上海华力微电子有限公司 带次分辨率辅助图形的冗余图形添加方法

Also Published As

Publication number Publication date
KR20050069507A (ko) 2005-07-05

Similar Documents

Publication Publication Date Title
TWI465836B (zh) 使用分離的輔助特徵之改善之製程裕度
US6787274B2 (en) Mask for adjusting transmittance of a light and method for manufacturing the same
JP2002341513A (ja) 露光用マスク及びそれを用いた半導体装置の製造方法
US6917411B1 (en) Method for optimizing printing of an alternating phase shift mask having a phase shift error
KR100598503B1 (ko) 반도체 소자의 마스크 패턴 구조
US7695872B2 (en) Continuous sloped phase edge architecture fabrication technique using electron or optical beam blur for single phase shift mask ret
KR20050069506A (ko) 반도체 소자의 마스크 패턴 구조
CN107643651B (zh) 一种光刻辅助图形的设计方法
KR100732749B1 (ko) 미세 패턴 형성용 마스크
KR20050066847A (ko) 반도체 소자의 마스크 및 그 패턴 형성 방법
KR100871799B1 (ko) 반도체 소자의 마스크
JP2619419B2 (ja) 縮小投影露光装置
US20090004577A1 (en) Mask for semiconductor device and manufacturing method thereof
US6861178B2 (en) Phase shift mask, method of exposure, and method of producing semiconductor device
US6620564B2 (en) Method for patterning semiconductors through adjustment of image peak side lobes
KR100585569B1 (ko) 반도체 제조용 포토마스크
KR100571390B1 (ko) 반도체 소자의 마스크 패턴 형성 방법
KR100599507B1 (ko) 포토마스크 제작 방법
KR100602489B1 (ko) 반도체 미세 패턴 형성 방법
KR100599505B1 (ko) 마스크 패턴 형성 방법
KR100590512B1 (ko) 반도체 소자의 마스크 패턴 형성방법
US6338921B1 (en) Mask with linewidth compensation and method of making same
US7323277B2 (en) Photomask
KR100641987B1 (ko) 반도체 소자의 마스크 및 그 패턴 형성 방법
KR100781893B1 (ko) 반도체 소자의 마스크 및 마스크 패턴 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee