KR101147194B1 - 콘택 홀 제조방법 및 시스템 - Google Patents
콘택 홀 제조방법 및 시스템 Download PDFInfo
- Publication number
- KR101147194B1 KR101147194B1 KR1020067022966A KR20067022966A KR101147194B1 KR 101147194 B1 KR101147194 B1 KR 101147194B1 KR 1020067022966 A KR1020067022966 A KR 1020067022966A KR 20067022966 A KR20067022966 A KR 20067022966A KR 101147194 B1 KR101147194 B1 KR 101147194B1
- Authority
- KR
- South Korea
- Prior art keywords
- dipole
- contact holes
- pitch
- contact
- opening
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 30
- 230000005855 radiation Effects 0.000 claims abstract description 11
- 239000011295 pitch Substances 0.000 claims description 54
- 238000000059 patterning Methods 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 230000002093 peripheral effect Effects 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 2
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 63
- 238000010586 diagram Methods 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 8
- 235000012431 wafers Nutrition 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 238000003491 array Methods 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000007687 exposure technique Methods 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 210000001747 pupil Anatomy 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- ISQINHMJILFLAQ-UHFFFAOYSA-N argon hydrofluoride Chemical compound F.[Ar] ISQINHMJILFLAQ-UHFFFAOYSA-N 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
- G03F7/2004—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image characterised by the use of a particular light source, e.g. fluorescent lamps or deep UV light
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70058—Mask illumination systems
- G03F7/70091—Illumination settings, i.e. intensity distribution in the pupil plane or angular distribution in the field plane; On-axis or off-axis settings, e.g. annular, dipole or quadrupole settings; Partial coherence control, i.e. sigma or numerical aperture [NA]
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70058—Mask illumination systems
- G03F7/70091—Illumination settings, i.e. intensity distribution in the pupil plane or angular distribution in the field plane; On-axis or off-axis settings, e.g. annular, dipole or quadrupole settings; Partial coherence control, i.e. sigma or numerical aperture [NA]
- G03F7/701—Off-axis setting using an aperture
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70058—Mask illumination systems
- G03F7/70125—Use of illumination settings tailored to particular mask patterns
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70058—Mask illumination systems
- G03F7/7015—Details of optical elements
- G03F7/70158—Diffractive optical elements
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
집적회로 소자(10)의 콘택층(56) 내의 피치 및 밀도가 변화하는 다수의 콘택 홀(20, 24)을 형성하는 방법이 제공된다. 상기 다수의 콘택 홀(20, 24)은 제 1 방향을 따라서 제 1 피치를 구비하는 다수의 규칙적인 간격의 콘택 홀(20)과 제 2 방향을 따라서 제 2 피치를 구비하는 다수의 반-격리 콘택 홀(24)을 포함할 수 있다. 이중-쌍극자 조사원(42, 44)은 원하는 콘택 홀 패턴에 대응하는 패턴을 구비하는 마스크(48)를 통해 빛 에너지를 투과할 수 있다. 상기 이중-쌍극자 조사원은 상기 규칙적인 간격의 콘택 홀(20)을 패터닝하기 위하여 배향 및 최적화된 제 1 쌍극자 창(60)과, 상기 다수의 반-격리 콘택 홀(24)을 패터닝하기 위하여 상기 제 1 쌍극자 개구부(60)에 사실상 직교하도록 배향 및 최적화되는 제 2 쌍극자 쌍(62)을 포함할 수 있다. 상기 콘택층(56)은 상기 패터닝된 포토레지스트 층(58)을 사용하여 에칭될 수 있다.
쌍극자, 개구부, 콘택 홀, 피치
Description
본 발명은 일반적으로 집적회로 제조 분야에 관한 것으로 특히, 다양한 간격과 밀도를 갖는 콘택 홀(contact holes)을 제조하기 위하여 주문형(customized : 또는 '커스터마이즈된' 이라고도 함) 이중-쌍극자 조사법(double-dipole illumination)을 사용하는 방법 및 시스템에 관한 것이다.
광학 리소그래피(optical lithography) 또는 포토리소그래피(사진 식각 공정; photolithography)은 집적회로(IC) 장치 내에 있는 광범위한 구조의 형성과 관련하여 반도체 산업에서 폭넓게 사용되어왔다. 포토리소그래피 공정은 일반적으로 반도체 기판 또는 웨이퍼(또는 어떤 중간층)의 최상면 위에 또는 최상면의 바로 위에 포토레지스트 층을 형성하는 것으로 시작한다. 종종 크롬으로 구성되어 있고 완전하게 빛을 투과하지 않는 불투명 영역을 가지며, 종종 석영으로 구성되어 있고 완전하게 빛을 투과하는 투명 영역을 갖는 레티클 또는 마스크가 포토레지스트가 도포된 웨이퍼 위에 배치된다.
상기 마스크는 미리 선택된 파장(예를 들면, 자외선 광)과 외형(geometry)의 빛을 발생하는 방사원 또는 광원과 스테퍼 장치(stepper apparatus)의 일부를 형성할 수 있는 광학 렌즈 시스템 사이에 배치된다. 상기 광원에서 나온 빛이 마스크를 비추는 경우, 이 빛은 전형적으로 하나 또는 여러 개의 렌즈, 필터 및/또는 거울들을 포함하는 광학 렌즈 시스템을 사용하여 집광되어, 감소된 마스크 영상을 웨이퍼 상에 생성한다. 마스크의 투명 영역을 통과한 빛은 하부(underlying) 포토레지스트층을 노출시키며(이하에서는, '노출' 또는 '노광' 이라함), 마스크의 불투명한 영역은 빛을 차단하며 따라서 그 하부의 포토레지스트층은 노출되지 않은 상태로 남겨둔다. 이후에, 통상적으로 상기 포토레지스트층의 노출된 영역 또는 노출되지 않은 영역을 화학적으로 제거함으로서, 노출된 상기 포토레지스트층이 현상된다. 최종 결과는 원하는 패턴을 나타내는 포토레지스트층으로 코팅된 반도체 웨이퍼인데, 이는 층의 외형, 특징, 선 및 모양을 한정한다. 이러한 패턴은 상기 웨이퍼의 하부 영역을 에칭하는데 사용될 수 있다.
다양한 구조가 배치된 밀도를 증가시키기 위하여 IC 장치의 설계 및 제조에 관한 종래 기술에서 널리 이용되는 트렌드가 있다. 예를 들면, 플래시 메모리 소자는 밀집형(densely-packed) 이중-비트 메모리 셀로 이루어진 하나 또는 그 이상의 어레이를 포함한 코어(core) 영역을 포함할 수 있다. 이와 같은 소자의 제조는 콘택층을 패터닝하는 단계를 포함할 수 있는 바, 여기에는 다수의 반-격리(semi-isolated) 콘택 홀들(예를 들면, VSS 콘택 홀들)은 물론 제 1 방향을 따라서 최소 피치(pitch) 상에 밀집형 콘택 홀의 규칙적인 어레이(예를 들면, 소스/드레인 콘택 홀들)가 포함된다. 이러한 콘택 홀들이 일단 형성되면, 상기 콘택층의 위 아래에 배치된 구조를 전기적으로 연결하기 위한 도전성 비아(conductive vias)를 형성하기 위하여, 금속, 금속-포함 화합물 또는 반도체와 같은 도전성 물질로 이들 콘택 홀들이 채워질 수 있다.
콘택 홀을 형성하는 통상적인 한 방법은 하나의 콘택층을 패터닝하기 위하여 두 개의 상이한 마스크(또는 두 개의 상이한 방향으로 회전되는 하나의 마스크)를 노출하도록 두 개의 상이한 조사원을 사용하는 이중 노출 기술을 수행하는 단계를 포함한다. 위와 같은 기술에서 각각의 마스크/조사 쌍은, 이와 다른 노출들에 의해 한정되거나 패터닝되는 구조에 가하는 충격을 최소화하면서, 주어진 구조 등급에 필요한 최대 해상도를 구현하기 위해 최적화될 수 있다. 하지만, 임의의 이중 노출 기술에서는, 어렵고, 시간 소모적이며 비용이 많이 들어가게 되는 오정렬의 효과가 필히 고려되어야만 한다. 그렇지 않으면, 인쇄 오류(printing defects)가 생길 수 있다.
다양한 마스크 형태와 과감한 조사 방법이, 해상도 이하(sub-resolution)의 피쳐(feature)들을 영상화하기 위해 사용되어 왔지만, 각각의 조사 타입은 소정의 트레이드오프(예를 들면, 포커스의 깊이를 댓가로 하여 개선된 콘트라스트를 얻음)을 갖는다. 게다가, 각각의 마스크 형태는 영상화될 패턴에 따라 다양한 성능을 나타낼 수 있다.
따라서, 다양한 피치 및 밀도를 갖는 콘택 홀을 제조하는 개선된 시스템 및 제조 방법에 대한 요구가 존재한다.
본 발명의 일 양상에 따르면, 본 발명은 집적회로 소자의 콘택층 내에 다수의 콘택 홀을 형성하는 방법에 관한 것이다. 상기 다수의 콘택 홀은 제 1 방향을 따라 제 1 피치를 구비하는 다수의 규칙적인 간격의 콘택 홀과 제 2 방향을 따라 제 2 피치를 구비하는 다수의 반-격리 콘택 홀을 포함할 수 있다. 본 방법은 포토레지스트 층을 상기 콘택층 위에 제공하는 단계와 상기 포토레지스트 층을 이중-쌍극자 조사원에 노출시키는 단계를 포함할 수 있다. 상기 이중-쌍극자 조사원은 원하는 콘택 홀 패턴에 대응하는 패턴을 구비하는 마스크를 통해 빛 에너지를 투과할 수 있다. 이러한 노출은 원하는 콘택 홀 패턴이 상기 포토레지스트 층으로 전사되게 할 수 있다. 상기 이중-쌍극자 조사원은 규칙적인 간격의 콘택 홀을 패터닝하기 위하여 배향 및 최적화된(oriented and optimized) 제 1 쌍극자 개구부(aperture)와, 상기 다수의 반-격리 콘택 홀을 패터닝하기 위하여 상기 제 1 쌍극자 개구부에 사실상 직교하도록 배향 및 최적화된 제 2 쌍극자 개구부를 포함할 수 있다. 상기 콘택층은 상기 패터닝된 포토레지스트 층을 사용하여 에칭될 수 있다.
본 발명의 다른 양상에 따르면, 본 발명은 피치와 밀도가 변화하는 다수의 콘택 홀을 패터닝하기 위하여 조사원으로 사용하기 위한 개구부 판(aperture plate)에 관한 것이다. 상기 다수의 콘택 홀은 제 1 방향을 따라 제 1 피치를 구비하는 다수의 규칙적인 간격의 콘택 홀과 제 2 방향을 따라 제 2 피치를 구비하는 다수의 반-격리 콘택 홀을 포함할 수 있다. 상기 개구부 판은 기판을 포함하며, 상기 기판은 (i) 상기 다수의 규칙적인 간격의 콘택 홀 개구부를 패터닝하기 위하여 특화된 제 1 쌍극자 쌍의 개구부들과 (ii) 상기 다수의 반-격리 콘택 홀 개구부를 패터닝하기 위해 특화된 제 2 쌍극자 쌍의 개구부들을 정의한다.
본 발명의 상기 및 다른 특징은 이하에서 충분히 설명될 것이며 특허청구 범위에서 특별하게 강조되었다. 후속하는 명세서 내용과 첨부된 도면은 본 발명의 특정한 실시예를 예로 들어 상세히 설명한 것이며, 이들 실시예는 본 발명의 원리에서 사용될 수 있는 여러 방법 중 예시적인 몇 가지를 나타내는 것이다.
본 발명의 다른 특징은 후속하는 도면과 명세서를 참고로 하여 더욱 명백해질 것이다.
도 1은 이중-비트 메모리 셀의 어레이(an array of double-bit memory cells)를 포함하는 코어 영역(core region)과 주변 영역을 구비한 예시적인 메모리 장치를 도시한 개략도.
도 2는 밀집형(densely-compact) 콘택 홀 및 반-격리(semi-isolated) 콘택 홀을 포함하는 코어 영역에서 콘택층의 일부를 도시한 개략도.
도 3은 본 발명에 따른 사진 식각 공정 장치를 도시한 개략도.
도 4는 본 발명의 일 실시예에 따른 예시적인 이중-쌍극자 개구부 판(aperture plate)을 도시한 개략도.
도 5는 본 발명의 일 실시예에 따른 다른 예시적인 이중-쌍극자 개구부 판을 도시한 개략도.
도 6 및 도 7은 본 발명의 다른 실시예에 따른 예시적인 이중-쌍극자 개구부 판을 도시한 개략도.
이하의 상세한 설명에서는, 이들 구성요소들이 본 발명의 여러 가지 실시예들에 도시되어 있음에도 불구하고, 전반적으로 동일한 구성요소에는 동일한 참조 번호를 부여하였다. 본 발명을 분명하고 간결한 방식으로 도시하기 위하여, 도면들은 축적대로 그려지지 않을 수도 있다.
본 발명의 일 실시예는 집적회로(IC) 장치의 콘택층에 다수의 콘택 홀을 형성하는 방법을 포함한다. 여기서, 상기 다수의 콘택 홀은 제 1 방향을 따라 제 1 피치를 구비한 다수의 밀집형이며 규칙적인 간격의 콘택 홀(densely-packed, regulary spaced contact holes) 및 제 2 방향을 따라 제 2 피치를 구비한 다수의 반-격리 콘택 홀을 포함한다. 콘택층 위에 포토레지스트(photoresist) 층을 제공한 이후에, 상기 포토레지스트 층은 이중-쌍극자 조사원(double-dipole illumination source)에 노출될 수 있는바, 이중-쌍극자 조사원은, 원하는 콘택 홀 패턴에 상응하는 패턴을 갖는 마스크를 통해 빛 에너지를 전달한다. 이중-쌍극자 조사원은 상기 밀집형이며, 규칙적인 간격의 콘택 홀을 패터닝하기 위해 배향 및 최적화된 제 1 쌍극자 개구부 및 다수의 반-격리 콘택 홀을 패터닝하기 위하여 상기 제 1 쌍극자 개구부와 대략 직교하게 배향 및 최적화된 제 2 쌍극자 개구부를 포함할 수 있다.
본 발명은 궁극적으로 IC 장치의 일부분을 형성하는 콘택층(예를 들면, 층간 유전체, ILD:interlayer dielectric)을 패터닝하기 위한 공정을 예시한 것으로, 이하에서 공지될 것이다. 예시적인 IC 장치는 수천개 또는 수백만개의 트랜지스터들로부터 제조되는 범용 프로세서, 플래시 메모리 어레이 또는 다른 전용 회로를 포함할 수 있다. 하지만, 해당 기술 분야의 당업자라면, 콘택 홀 또는 다양한 피치 및 밀도를 갖는 다른 피쳐 패턴들을 포함하고 있으며 그리고 마이크로머신(micromachine), 디스크 드라이브 헤드, 유전자 칩(gene chips), 마이크로일렉트로-기계 시스템(MEMS;microelectro-mechanical system) 등등과 같은 포토리소그래피 공정을 이용하여 제조되는 임의의 부품의 디자인 프로세스 및/또는 제조에도, 본 명세서에서 설명되는 방법 및 시스템이 적용될 수 있음을 능히 이해할 수 있을 것이다.
도 1은 전기적으로 소거가 가능하고 프로그램 가능한 플래시 메모리 장치(a flash electrically erasable and programmable memory device)와 같은 예시적인 IC 장치(10)를 도시한 개략도이다. 상기 IC 장치(10)의 하나 또는 그 이상의 콘택층은 이하 공지된 방법론(methodology)에 따라 프로세스되거나 아니면 제조될 수 있다. 상기 IC 장치(10)는 코어 영역(14)과 주변 영역(16)을 구비한 반도체 기판(12)상에 형성되거나 아니면 제조될 수 있다. 예시적인 플래시 메모리 장치는 이중-비트 메모리 셀로 구성된 하나 또는 그 이상의 어레이를 포함하는 코어 영역과 상기 코어 영역 내에 상기 메모리 셀을 제어하는 논리 회로를 포함하는 주변 영역을 포함할 수 있다. 상기 코어 영역 내의 이중-비트 메모리 셀로 구성된 전형적인 어레이는 예를 들면, 512 열과 512 행의 이중-비트 메모리 셀을 포함할 수 있다.
도2는 밀집형이며 규칙적인 간격을 갖는 콘택 홀(20) 및 반-격리 콘택 홀(24)을 포함하는, 원하는 콘택 홀 패턴을 나타내는 콘택층(예를 들면, 플래시 메모리 장치의 코어 영역 내)의 일부를 위에서 내려다 본 개략도이다. 일 실시예에 있어서, 상기 원하는 콘택 홀 패턴은 제 1 방향(예를 들면, x-방향)을 따르는 최소 피치 상의 콘택 홀(예를 들면, 소스/드레인(source/drain) 콘택 홀)은 물론 제 2 방향(예를 들면, y-방향)을 따르는 제 2 피치상의 다수의 반-격리 콘택 홀(24, VSS 콘택 홀)의 스트링(string)을 포함한다. 이하 사용된 바와 같이, 상기 용어 "밀집형(densely-packed)" 콘택 홀은 피치로 보았을 때, 대략 130 나노미터(nm)에서 270 나노미터의 밀도를 포함할 수 있으며, 반면에 상기 용어 "반-격리(semi-isolated)"는 피치로 보았을 때, 대략 270nm 에서 500nm의 밀도를 포함할 수 있다. 전술한 피치의 범위는 여러개의 기술 수준들(several technology nodes)의 범위를 포함한다는 것을 유의해야 한다. 예를 들면, 130nm급 기술 수준은(130nm technology node) 대략 380nm 에서 대략 400nm의 피치를 갖는 밀집형 콘택 홀을 포함할 수 있으며 반면에, 90nm급 기술 수준(90nm technology node)은 대략 240nm의 피치를 갖는 밀집형 콘택 홀을 포함할 수 있다. 65nm급 기술 수준은 대략 150nm 에서 대략 160nm 의 피치를 갖는 밀집형 콘택 홀을 포함할 수 있다. 더 나아가, 193nm의 광원이 이용되면 밀집형 피치 범위의 하한은 120nm 또는 그 아래로도 확장될 수 있다. 더 짧은 파장(예를 들면, 극자외선(extreme ultraviolet) 또는 157nm)을 갖는 광원이, 본 발명에 따른 장치 및 방법의 수혜를 입을 수 있으며 그리고 피치를 더욱 줄일 수 있음을 유의해야 한다.
이러한 설명을 위하여, 도 2 는 Pitchx 의 피치 상에 있는 밀집형 콘택 홀과 Pitchy 의 피치 상에 있는 반-격리 콘택 홀의 스트링을 예시한다. 일 실시예에 있어서, 도 2에 예시한 상기 콘택 홀 패턴은 플래시 메모리 장치의 코어 영역에 있는 콘택 홀 패턴에 대응하는 것으로 간주할 수 있다. 여기서, 소오스/드레인 콘택의 스트링은 x-방향에서 최소 피치로 배치된다. 예를 들면, y-방향의 최소 피치가 x-방향의 최소 피치의 2배이다. 또한, 8-비트마다 또는 16 비트 또는 그 이상의 비트마다 반-격리 Vss 콘택이 존재한다. 일 실시예에 있어서, Pitchx 는 대략 120nm에서 대략 260nm의 값을 가질 수 있다. 반면, Pitchy 는 대략 150nm에서 대략 400nm의 메모리 셀의 y-셀 피치의 대략 2배의 값을 가질 수 있다. 이하 더욱 상세하게 논의되는 바와 같이, 이러한 콘택 홀 패턴은 원하는 콘택 홀 패턴을 가지는 단일 마스크를 노출하기 위하여, 주문형(또는 커스터마이즈된)(customised) 직교 쌍극자 개구부 쌍을 포함하는, 이중-쌍극자 조사원을 생성하고 사용하여 형성될 수 있다.
도 3을 보면, 원하는 콘택 홀 패턴을 형성하기 위하여 IC 장치의 콘택층을 패터닝하거나 또는 프로세싱하는 포토리소그래피 장치(40)가 제공된다. 상기 포토리소그래피 장치(40)는 개구부 판(44)을 조사하는 광원(42)을 포함할 수 있다. 상기 광원(42)은 대략 193 나노미터의 파장을 갖는 부분적인 간섭 광원과 같은, 임의의 적절한 광원을 포함할 수 있다. 이러한 적절한 광원은 아르곤-플루오르화물 레이저(argon-fluoride raser)에 의해 생성될 수 있다. 상기 광원은 자외선(UV), 진공 자외선(vacuum ultraviolet : VUV), 심층 자외선(deep ultraviolet : DUV) 또는 초 자외선(EUV) 범위에 있는 파장을 갖는 빛을 생성할 수 있다. 이하에서 더욱 상세하게 공지하는 바와 같이, 상기 개구부 판(44)은 사실상 서로 직교형태로 배향된 한 쌍의 주문형 쌍극자 개구부를 포함하는, 이중-쌍극자 개구부 판일 수 있다. 이와는 달리, 적정한 회절성 광학 소자와 같은 다른 이중-쌍극자 발생 수단이 사용될 수 있다.
상기 개구부 판(44)을 통과하는 빛은, 원하는 콘택 홀 패턴을 그 위에 가지는 마스크 또는 레티클(48) 상에 렌즈 시스템(46)에 의해서 집속될 수 있거나 집광될 수 있다. 일실시예에 있어서, 상기 마스크(48)는 석영 기판(quartz substrate)상에 에칭된 크롬 패턴을 갖는 투과형 이원 마스크(transmissive binary mask)를 포함할 수 있다. 그러나, 반사형 마스크(reflective masks), 위상-전이 마스크, 감쇠 또는 이와 같은 다른 마스크가 본 발명의 정신을 벗어나지 않으면서 사용될 수 있다는 것이 명백하다. 상기 마스크(48)에 의해 통과된 빛의 적어도 0차 및 1차 회절 성분들(0th and 1st order diffraction components)은 렌즈 시스템(50)에 의해서 타겟(52) 위에 집속될 수 있는바, 이러한 타겟으로는 포토레지스트(58)와 같은 감광성 필름으로 코팅된 콘택층(56)을 포함하는 기판 또는 웨이퍼(54)를 들 수 있다.
도4 및 도3을 참조하면, 본 발명의 일 실시예에 따른 이중-쌍극자 개구부 판(44)이 제공된다. 상기 개구부 판(44)은 알루미늄, 스틸 또는 다른 적절한 금속과 같은, 적절한 불투명 또는 전자기 방사 차단 물질(a suitable opaque or electromagnetic radiation blocking material)로 구성될 수 있다. 상기 개구부 판(44)은 또한 정사각형, 원형, 직사각형 등등의 적절한 외형을 가질 수 있다. 대안적으로는, 상기 동공 형태의 메커니즘(pupil shaped mechanism)은 회절 광학 소자를 포함할 수 있으며 또는 동공 형태를 가능하게 하는 다른 광학 소자를 포함할 수도 있다. 상기 개구부 판(44)은 제 1 쌍극자 개구부(60) 및 제 2 쌍극자 개구부(62)를 포함할 수 있거나 또는 정의할 수 있다. 제 1 쌍극자 개구부(60)는 한 쌍의 개구부(opening) 또는 제 1 축(예를 들면, x-축)을 따라 배향된 개구부를 포함할 수 있다. 또한, 상기 개구부 판(44)은 상기 제 1 축에 사실상 직교하는 제 2 축(예를 들면, y-축)을 따라 배향된 제 2 쌍극자 개구부 또는 한 쌍의 개구부(62)를 포함할 수 있거나 정의할 수 있다. 일 실시예에 있어서, 상기 제 1 쌍극자 개구부(60)는 외형, 간격(spacing) 및/또는 사이즈에 관련하여 상기 제 2 쌍극자 개구부(62)와 상이하다. 게다가, 이하 더욱 상세하게 공지하는 바와 같이, 상기 제 1 쌍극자 개구부 또는 쌍극자 쌍(60)은 Pitchx 의 피치를 구비한 상기 밀집형 콘택 홀을 프린트하기 위하여 커스터마이즈되거나(customized) 및/또는 최적화된다. 이와 유사하게, 상기 제 2 쌍극자 개구부 또는 쌍극자 쌍(62)은 Pitchy 의 피치를 구비한 상기 반-격리 콘택 홀을 프린트하기 위하여 커스터마이즈되거나(customized) 및/또는 최적화된다.
도 5는 본 발명의 일 실시예에 따른 다른 예시적인 이중-쌍극자 개구부 판(44)을 도시한 개략도이다. 상기 개구부 판(44)은 상기 x-축을 따라 배향된 제 1 쌍극자 개구부 또는 쌍극자 쌍(60)과, 상기 y-축을 따라 배향된 제 2 쌍극자 개구부 또는 쌍극자 쌍(62)을 포함한다. 이와는 달리, 상기 제 1 및 제 2 쌍극자 쌍(60, 62)은 사실상 서로 직교하는 상기 x-축과 y-축에 대하여 소정 각도를 가지는 축을 따라 배향될 수 있다. 일 실시예에 있어서, 상기 제 1 쌍극자 쌍(60)은 Pitchx 의 피치를 구비한 상기 밀집형 콘택 홀을 패터닝하기 위하여 커스터마이즈되거나(customized) 및/또는 최적화된다. 상기 제 1 쌍극자 쌍(60)을 커스터마이즈하거나 및/또는 최적화하는 것은 상기 밀집형 콘택 홀의 해상도를 향상시키기 위하여 사이즈, 형태 및/또는 간격에 관련하여 상기 쌍극자 쌍을 최적화하는 것을 포함할 수 있다.
일 실시예에 있어서, 상기 제 1 쌍극자 쌍(60)의 간격은,
을 따라 최적화되거나 또는 선택된다. 여기서, 람다(λ, 8)는 사용된 광원의 파장이며, NA 는 포토리소그래피 장치와 관련된 개구수(numerical aperture)이다. Pitchx 는 x-방향을 따라 있는 상기 밀집형 콘택 홀의 피치이다. Dipolex 는 상기 쌍극자 쌍(60)의 각각의 중심 사이에 간격(점선(70))을 나타낸다.
이와 유사하게, 상기 제 2 쌍극자 쌍(62)의 간격은,
을 따라 최적화되거나 또는 선택된다. 여기서, 람다(λ, 8)는 사용된 광원의 파장이며, NA 는 포토리소그래피 장치와 관련된 개구수이다. Pitchy 는 y-방향을 따라 있는 상기 반 절연 콘택 홀의 피치이다. Dipoley 는 상기 쌍극자 쌍(62)의 각각의 중심 사이에 간격(점선(72))을 나타낸다. 상기 이중-쌍극자 개구부 판(44)은 상기 원하는 콘택 홀 패턴을 구비한 단일 마스크를 조사하는데 사용되는바, 상기 이중-쌍극자 개구부 판(44)은, Dipolex 와 Dipoley 를 위한 2개의 최적화된 솔루션들을 따라 이격된 제 1 및 제 2 쌍극자 쌍을 포함한다.
상기 제 1 쌍극자 쌍 및 상기 제 2 쌍극자 쌍의 간격을 최적화하기 위하여, 다른 조사 파라미터 및/또는 개구부 파라미터가 선택 및/또는 최적화될 수 있다. 일반적으로, 쌍극자 쌍은 폴의 방향(예를 들면, 수평, 수직 또는 이와 관련된 소정 각도); 내부 반경(σin); 외부 반경(σout) 및 폴 각도(쐐기 각도(wedge angle)라고도 지칭됨)와 같은, 파라미터들을 이용하여 특징화될 수 있다. 이러한 파라미터들이 도 5에 예시되어 있다.
전술한 조사 및/또는 개구부 파라미터를 테스트하기 위하여, 예컨대, Mentor Graphics Corp.에서 제작한 CALBRE®와 같은 상업적으로 이용가능한 여러 시뮬레이션 툴(simulation tool) 중에서 하나를 사용하여, 하나 또는 그 이상의 시뮬레이션 영상이 생성될 수 있다. 만일, 원하는 콘택 홀 패턴을 포함하는 마스크를 통해 지향되는 조사원(조사 파라미터 및/또는 개구부 파라미터의 선택된 조합을 구비하는)에 상기 콘택층이 노출된다면, 각각의 시뮬레이션 영상은 상기 콘택층 상에(또는 콘택층 내에) 프린트될 예정인(혹은 형성될 예정인) 콘택 홀 패턴에 부합될 수 있다. 대안적으로는, 원하는 콘택 홀 패턴을 포함하는 마스크를 통해 지향되는 조사원(선택된 조사 및/또는 개구부 파라미터를 구비하는)에 노출됨에 따라 패터닝되는 포토레지스트층의 시뮬레이션 결과와 상기 시뮬레이션 영상은 서로 부합할 수 있다. 이와 같이, 상기 "실제" 콘택 홀 패턴은, 광 근접 보정(OPC : optical proximity corrections) 및 원하는 콘택 홀 패턴과 비교하여 최종 콘택 홀 패턴을 변경시킬 수 있는 임의의 다른 파라미터들 뿐만 아니라, 조사 파라미터 및/또는 개구부 파라미터의 다양한 조합들에 대해서 시뮬레이션될 수 있다.
조사 및/또는 개구부 파라미터의 각 세트의 유효성을 결정하기 위하여, 시뮬레이트된 각각의 영상은 하나 이상의 광학 법칙 검사(ORC; optical rule checking)의 검사법들을 적용하여 평가될 수 있다. 또한, 상기 ORC 검사는 "metrics" 라고 지칭되는 하나 이상의 프로세스-관련 파라미터들에 기초하여 수행될 수도 있다. 하나 이상의 실시-관련 파라미터들(practice-related parameters)의 허용 범위에 속하지 않는 콘택 홀 패턴 피쳐들은, 조사 파라미터 및/또는 개구부 파라미터들의 최적 세트보다 열화된 것임을 나타낼 수도 있다.
도 4 및 도 5는 환상 섹터(annular sectors)로 이루어진 쌍극자 쌍을 도시하지만, 다른 형태의 쌍극자 쌍을 사용할 수 있음은 명백하다. 예를 들면, 도 6과 도 7은 서로 다른 형태의 쌍극자 쌍을 포함하는, 예시적인 이중-쌍극자 개구부 판(44)을 도시한 개략도이다. 도 6 은 사실상 원형의 개구부 또는 창으로 이루어진 제 1 쌍극자 쌍(60)과 사실상 타원형의 개구부 또는 창으로 이루어진 제 2 쌍극자 쌍(62)을 포함한다. 도 7은 사실상 타원형의 개구부 또는 창으로 이루어진 제 1 쌍극자 쌍(60)과 사실상 원형의 개구부 또는 창으로 이루어진 제 2 쌍극자 쌍(62)을 포함한다. 물론 이러한 쌍극자 쌍의 크기 및/또는 간격은 밀집형 특징, 반-격리 특징 또는 어느 정도의 이들 두 특징의 조합을 프린트하기 위하여, 또한 앞서 공지한 방식으로 최적화될 수 있거나 및/또는 커스터마이즈될 수 있다. 물론 다른 형태의 쌍극자 쌍도 본 발명의 정신을 벗어나지 않는 한 사용될 수 있다.
상기 주문형 이중-쌍극자 개구부 판을 포함하는, 상기 조사원이 선택되면, 콘택층은 원하는 콘택 홀 패턴을 형성하기 위하여 프로세스될 수 있다. 이러한 프로세스은 일반적으로 공지된 것이며, 해당 기술 분야의 당업자에 의해 사용되고 있는 것과 유사할 수 있다. 따라서, 이러한 프로세스는 이하에서 상세히 설명하지 않기로 한다.
반도체 웨이퍼와 같은 기판은 여러 가지 물질로 구성된 하나 또는 그 이상의 층을 포함할 수 있다. 일 실시예에 있어서, 상기 웨이퍼는 원하는 콘택 홀 패턴으로 패터닝되어질 콘택층을 포함할 수 있다. 이 콘택층의 위쪽에 포토레지스트층이 증착될 수 있다. 본 기술분야에서 숙련된 자에 의해 명백해지는 바와 같이, 다른 물질 및/또는 처리(treatments)는 예를 들면, 프리머(primer), 기저 반사 방지 코팅 층(BARC(bottom anti-reflective coating) layer) 등등을 포함하는 상기 포토레지스트 층과 상기 콘택층 사이에 배치될 수 있다. 상기 콘택층은 절연체(예를 들면, 산화규소(SiO2) 또는 질화규소(SI3N4))와 같은 어떤 적정한 물질로 구성될 수 있다. 포지티브형(positive tone) 또는 네거티브형(negative tone) 포토레지스트층과 같은 적절한 포토레지스트층이 사용될 수 있다.
상기 포토레지스트 층은 원하는 콘택 홀 패턴을 포함하는 마스크를 통과하여, 주문형 이중-쌍극자 개구부 판을 통과하는 조사원에 의해 발생하는, 주문형 이중 쌍극자 방사에 노출될 수 있다. 일 실시예에 있어서, 상기 마스크는 석영 위에 에칭된 크롬 패턴을 포함하는, 투과형 이원 마스크(transmissive binary mask)를 포함할 수 있다. 그러나, 다른 마스크를 사용할 수 있음은 물론이다. 노출된 포토레지스트 층은 임의로 상기 포토레지스트 층의 노출된 부분이나 또는 노출되지 않은 부분을 제거하기 위하여(포지티브형 또는 네거티브형이 사용되는지의 여부에 따라서), 후 노출 베이크(PE; post exposure bake)를 포함하여 현상될 수 있다. 현상한 다음, 상기 포토레지스트 층은 원하는 콘택 홀 패턴을 포함할 수 있다. 상기 포토레지스트 층이 상기 원하는 콘택 홀 패턴으로 패터닝되고 나면, 상기 콘택층은 상기 콘택층의 상기 원하는 콘택 홀 패턴에 대응하여 콘택 홀 창을 형성하기 위하여 적정한 습식 에칭(suitable wet etch) 또는 건식 반응이온 에칭(REI; dry reactive ion etch)을 사용하여 에칭될 수 있다. 물론, 또 다른 프로세싱은 상기 콘택층을 수직으로 가로지르는 전도성 비아(conductive via)를 형성하기 위하여 적절한 전도 물질(예를 들면, 금속, 금속을 포함한 화합물 또는 반도체)로 상기 콘택 홀 창을 채우는 프로세스를 포함할 수 있다. 상기 비아는 상기 콘택층 아래에 배치된 층과 상기 콘택층 위에 후속하여 형성된 층, 구성 소자 또는 상호 연결 사이에서 전기적인 연결을 설정하기 위하여 사용될 수 있다.
상기의 설명은 주문형 이중-쌍극자 조사를 사용하는 마스크의 단일 노광에 의해 반-격리 콘택 홀은 물론 밀집형 콘택 홀을 포함하기 위하여 콘택층의 코어 영역을 패터닝하는 것의 예시적인 내용과 관련되어 제공된다. 종종, IC 장치의 제조는 IC 장치의 주변 영역의 피쳐들의 제조를 포함한다. 전형적으로, IC 장치의 콘택층의 상기 주변 영역을 위한 원하는 콘택 홀 패턴은, 콘택 홀들의 무작위적인 배열을 포함할 수 있는데, 이는 그 조밀함에 있어, 최소 피치를 갖는 콘택 홀들의 규칙적인 스트링에서부터 완전히 절연된 콘택 홀까지의 범위를 가질 수 있다.
본 발명의 일실시예에 있어서, 상술한 바와 같이 원하는 콘택홀 패턴을 갖는 하나의 이원 마스크를 통해 빛을 통과시키는 이중 쌍극자 조사원을 이용함으로써, 디바이스의 코어 영역에서 콘택층이 패터닝될 수 있다. 콘택층의 주변 영역은 별도로 패터닝될 수 있는바(즉, 다른 노광을 이용하여), 다른 콘택 홀 패턴을 갖는 다른 조사 형상과 다른 마스크를 이용함으로서, 별도로 패터닝될 수 있다. 일 실시예에서, "저 시그마(low sigma)" 조사원(즉, σin 과 σout 사이의 차이가 상대적으로 적은 환상 또는 쌍극자 소스)이, 대략 6% 정도의 투과율을 갖는 감쇠된 위상 천이 마스크(Phase Shift Mask)와 함께 사용될 수 있다. 대안적으로, 이와 다른 조사원-마스크 조합들이 콘택층의 주변영역에 대한 개별적인 패터닝에 채용될 수 있다.
명세서와 청구범위에서 사용된 단어들 "～ 위에(above)", "～ 위쪽에(over)", 그리고 "～의 상부에(on top of)" 이 의미하는 바에 있어서, 이러한 단어들은 "직접적으로 ～ 위에", "직접적으로 ～ 위쪽에", "직접적으로 ～의 상부에" 라는 의미로 제한되는 것이 아니라, 또 다른 층 또는 기판과 "～위에", "～위쪽에", "～의 상부에" 있다라고 서술되는 층 사이에는 중간층이 개재될 수도 있다. 예를 들면, '기판 위에 또는 기판 위쪽에 또는 기판의 상부에 형성된 제 1 물질'이라는 서술은, 기판과 제 1 물질사이에 배치된 층들을 배제하는 의미가 아니다.
비록, 본 발명의 특정한 실시예들이 상세하게 설명되어 있지만, 본 발명은 그 범위로만 한정되어서는 안되며, 모든 변형예들, 수정예들 그리고 등가물들을 포함한다는 것을 유의해야 한다.
Claims (10)
- 집적회로 디바이스(10)의 콘택층(56)에 복수개의 콘택 홀들(20, 24)을 형성하는 방법에 있어서, 상기 복수개의 콘택 홀들(20, 24)은 제 1 방향에 따른 제 1 피치를 갖는 복수개의 규칙적인 간격의 콘택 홀들(20) 및 제 2 방향에 따른 제 2 피치를 갖는 복수개의 콘택 홀들(24)을 포함하며, 상기 복수개의 콘택 홀들(24)은 상기 복수개의 규칙적인 간격의 콘택 홀들(20) 보다 넓게 이격되며, 상기 방법은,상기 콘택층(56) 상에 포토레지스트층(58)을 제공하는 단계와;원하는 콘택 홀 패턴에 대응되는 패턴을 갖는 마스크(48)를 통해 빛 에너지를 전달하는 이중-쌍극자 조사원(42, 44)에 상기 포토레지스트층(58)을 노광하는 단계, 상기 노광으로 인해, 상기 원하는 콘택 홀 패턴이 상기 포토레지스트층(58)으로 전사되며; 그리고패터닝된 상기 포토레지스트층(58)을 이용하여 상기 콘택층(56)을 식각하는 단계를 포함하여 이루어지며,상기 이중-쌍극자 조사원(42, 44)은 제 1 쌍극자 개구부(60)와 제 2 쌍극자 개구부(62)를 포함하며, 상기 제 1 쌍극자 개구부(60)는 상기 복수개의 규칙적인 간격의 콘택 홀들(20)을 패터닝하기 위해 배향 및 최적화되며(oriented and optimized), 상기 제 2 쌍극자 개구부(62)는 상기 복수개의 콘택 홀들(24)을 패터닝하기 위하여 상기 제 1 쌍극자 개구부에 사실상 직교하도록 배향되며 그리고 최적화되며,상기 제 1 쌍극자 개구부(60)와 제 2 쌍극자 개구부(62)는, (ⅰ) 서로 다른 사이즈 혹은 (ⅱ) 서로 다른 간격 중 적어도 하나를 갖는 것을 특징으로 하는 콘택 홀 제조방법.
- 삭제
- 제1항에 있어서,상기 제 1 쌍극자 개구부(60)는 사실상 수직으로 배향되어 있으며 상기 제 2 쌍극자 개구부(62)는 사실상 수평으로 배향되어 있는 것을 특징으로 하는 콘택 홀 제조방법.
- 제3항에 있어서,상기 제 1 쌍극자 개구부(60)는
에 따른 간격을 가지며, 여기서 Pitchx 는 제 1 피치이고; 그리고상기 제 2 쌍극자 개구부(62)는
에 따른 간격을 가지며, 여기서 Pitchy 는 제 2 피치인 것을 특징으로 하는 콘택 홀 제조방법. - 제1항에 있어서,상기 규칙적인 간격의 콘택 홀들(20)은 120㎚에서 270㎚의 피치를 가지며 상기 콘택 홀들(24)은 270㎚에서 500㎚의 피치를 갖는 것을 특징으로 하는 콘택 홀 제조방법.
- 제1항에 있어서,상기 노광하는 단계는,상기 제 1 및 제 2 쌍극자 개구부(60, 62)를 통한 동시 조사를 포함하는 것을 특징으로 하는 콘택 홀 제조방법.
- 제1항에 있어서,상기 이중-쌍극자 조사원(42, 44)은 한 쌍의 제 1 환상 섹터 개구부(60) 및 한 쌍의 제 2 환상 섹터 개구부(62)를 정의하는 빛 에너지 불투명 기판(44)을 포함하는 것을 특징으로 하는 콘택 홀 제조 방법.
- 제1항에 있어서,상기 복수개의 콘택 홀(20, 24)들은 복수개의 불규칙적인 간격의 콘택 홀들(20)을 주변 영역(16)에서 포함하며, 상기 방법은,상기 주변 영역(16) 내의 상기 포토레지스트 층(58)을, 원하는 제 2 콘택 홀 패턴에 대응하는 패턴을 구비한 제 2 마스크를 통해 투과되는 빛 에너지를 제공하는 저 시그마 조사원으로 노광하는 것을 더 포함하여 이루어진 것을 특징으로 하는 콘택 홀 제조 방법.
- 다양한 피치 및 밀도를 갖는 복수개의 콘택 홀(20, 24)을 패터닝하기 위하여 조사원과 함께 사용되는 개구부 판(44)으로서, 상기 복수개의 콘택 홀(20, 24)은 제 1 방향을 따라 제 1 피치를 구비하는 복수개의 규칙적인 간격의 콘택 홀(20)과 제 2 방향을 따라 제 2 피치를 구비하는 복수개의 콘택 홀(24)을 포함하며, 상기 복수개의 콘택 홀들(24)은 상기 복수개의 규칙적인 간격의 콘택 홀들(20) 보다 넓게 이격되며, 상기 개구부 판(44)은 기판을 포함하여 이루어지며,상기 기판은,(i) 상기 복수개의 규칙적인 간격의 콘택 홀 개구부들(20)을 패터닝하기 위해 커스터마이즈된(customized) 제 1 쌍극자 쌍의 개구들(60)과(ii) 상기 복수개의 콘택 홀 개구부들(24)을 패터닝하기 위해 커스터마이즈된(customized) 제 2 쌍극자 쌍의 개구들(62)을 정의하며, 상기 제 2 쌍극자 쌍의 개구들(62)는 상기 제 1 쌍극자 쌍의 개구들(60)에 직교하도록 배향되며,상기 제 1 쌍극자 쌍의 개구들(60)과 상기 제 2 쌍극자 쌍의 개구들(62)은 서로 다른 사이즈 혹은 서로 다른 간격 중 적어도 하나를 갖는 것을 특징으로 하는 개구부 판(44).
- 삭제
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/817,193 US7384725B2 (en) | 2004-04-02 | 2004-04-02 | System and method for fabricating contact holes |
| US10/817,193 | 2004-04-02 | ||
| PCT/US2005/007302 WO2005103828A2 (en) | 2004-04-02 | 2005-03-07 | System and method for fabricating contact holes |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070008677A KR20070008677A (ko) | 2007-01-17 |
| KR101147194B1 true KR101147194B1 (ko) | 2012-07-06 |
Family
ID=34963072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020067022966A KR101147194B1 (ko) | 2004-04-02 | 2005-03-07 | 콘택 홀 제조방법 및 시스템 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US7384725B2 (ko) |
| JP (1) | JP4912293B2 (ko) |
| KR (1) | KR101147194B1 (ko) |
| CN (1) | CN1947063A (ko) |
| DE (1) | DE112005000736B4 (ko) |
| GB (2) | GB2428109B (ko) |
| TW (1) | TWI403864B (ko) |
| WO (1) | WO2005103828A2 (ko) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE602004003904T2 (de) * | 2003-01-22 | 2007-08-30 | E.I. Dupont De Nemours And Co., Wilmington | Strukturierung einer schicht einer dickfilmpaste durch bindemitteldiffusion |
| US7562333B2 (en) * | 2004-12-23 | 2009-07-14 | Texas Instruments Incorporated | Method and process for generating an optical proximity correction model based on layout density |
| US7537870B2 (en) * | 2005-08-05 | 2009-05-26 | Chartered Semiconductor Manufacturing, Ltd. | Lithography process optimization and system |
| US7511799B2 (en) * | 2006-01-27 | 2009-03-31 | Asml Netherlands B.V. | Lithographic projection apparatus and a device manufacturing method |
| US7895560B2 (en) * | 2006-10-02 | 2011-02-22 | William Stuart Lovell | Continuous flow instant logic binary circuitry actively structured by code-generated pass transistor interconnects |
| US20080171427A1 (en) * | 2007-01-16 | 2008-07-17 | Atmel Corporation | Eeprom memory cell with controlled geometrical features |
| US7926000B2 (en) * | 2007-03-08 | 2011-04-12 | Chartered Semiconductor Manufacturing Ltd. | Integrated circuit system employing dipole multiple exposure |
| KR100934855B1 (ko) * | 2008-03-11 | 2010-01-06 | 주식회사 하이닉스반도체 | 노광마스크 및 이를 이용한 반도체소자 형성방법 |
| US8749760B2 (en) * | 2009-03-03 | 2014-06-10 | International Business Machines Corporation | Asymmetric complementary dipole illuminator |
| US9134629B2 (en) | 2009-03-04 | 2015-09-15 | Asml Netherlands B.V. | Illumination system, lithographic apparatus and method of forming an illumination mode |
| US8416393B2 (en) * | 2009-04-02 | 2013-04-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cross quadrupole double lithography method and apparatus for semiconductor device fabrication using two apertures |
| US20110212403A1 (en) * | 2010-02-26 | 2011-09-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus for enhanced dipole lithography |
| US9707641B2 (en) | 2011-09-28 | 2017-07-18 | Rambus Delaware Llc | Laser micromachining optical elements in a substrate |
| US8927198B2 (en) | 2013-01-15 | 2015-01-06 | International Business Machines Corporation | Method to print contact holes at high resolution |
| US9583609B2 (en) * | 2013-03-25 | 2017-02-28 | Texas Instruments Incorporated | MOS transistor structure and method of forming the structure with vertically and horizontally-elongated metal contacts |
| US8993217B1 (en) | 2013-04-04 | 2015-03-31 | Western Digital (Fremont), Llc | Double exposure technique for high resolution disk imaging |
| CN103293876B (zh) * | 2013-05-31 | 2015-09-16 | 上海华力微电子有限公司 | 采用六极曝光方式的光刻装置、通光单元及光刻方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002122976A (ja) * | 2000-10-13 | 2002-04-26 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3188933B2 (ja) * | 1993-01-12 | 2001-07-16 | 日本電信電話株式会社 | 投影露光方法 |
| JPH08203807A (ja) | 1995-01-26 | 1996-08-09 | Nikon Corp | 投影露光装置 |
| US5815247A (en) * | 1995-09-21 | 1998-09-29 | Siemens Aktiengesellschaft | Avoidance of pattern shortening by using off axis illumination with dipole and polarizing apertures |
| KR0164076B1 (ko) * | 1995-09-29 | 1999-02-01 | 김주용 | 반도체 소자의 미세패턴 형성방법 |
| US5712698A (en) | 1996-03-04 | 1998-01-27 | Siemens Aktiengesellschaft | Independently controllable shutters and variable area apertures for off axis illumination |
| US6379868B1 (en) * | 1999-04-01 | 2002-04-30 | Agere Systems Guardian Corp. | Lithographic process for device fabrication using dark-field illumination |
| EP1091252A3 (en) * | 1999-09-29 | 2004-08-11 | ASML Netherlands B.V. | Lithographic method and apparatus |
| US6261727B1 (en) * | 1999-12-28 | 2001-07-17 | Taiwan Semiconductor Manufacturing Company | DOF for both dense and isolated contact holes |
| JP2002131886A (ja) * | 2000-10-27 | 2002-05-09 | Hitachi Ltd | 半導体装置の製造方法 |
| US6589713B1 (en) * | 2001-01-29 | 2003-07-08 | Advanced Micro Devices, Inc. | Process for reducing the pitch of contact holes, vias, and trench structures in integrated circuits |
| TWI285295B (en) * | 2001-02-23 | 2007-08-11 | Asml Netherlands Bv | Illumination optimization in lithography |
| JP2002324743A (ja) * | 2001-04-24 | 2002-11-08 | Canon Inc | 露光方法及び装置 |
| US6553562B2 (en) * | 2001-05-04 | 2003-04-22 | Asml Masktools B.V. | Method and apparatus for generating masks utilized in conjunction with dipole illumination techniques |
| JP2004063988A (ja) * | 2002-07-31 | 2004-02-26 | Canon Inc | 照明光学系、当該照明光学系を有する露光装置及びデバイス製造方法 |
| JP3958163B2 (ja) * | 2002-09-19 | 2007-08-15 | キヤノン株式会社 | 露光方法 |
| JP2006519480A (ja) * | 2003-02-27 | 2006-08-24 | ザ ユニバーシティ オブ ホンコン | 回路性能向上のための多重露光方法 |
-
2004
- 2004-04-02 US US10/817,193 patent/US7384725B2/en active Active
-
2005
- 2005-03-07 WO PCT/US2005/007302 patent/WO2005103828A2/en active Application Filing
- 2005-03-07 JP JP2007506191A patent/JP4912293B2/ja active Active
- 2005-03-07 DE DE112005000736.7T patent/DE112005000736B4/de active Active
- 2005-03-07 GB GB0619119A patent/GB2428109B/en active Active
- 2005-03-07 KR KR1020067022966A patent/KR101147194B1/ko active IP Right Grant
- 2005-03-07 CN CNA2005800127923A patent/CN1947063A/zh active Pending
- 2005-03-07 GB GBGB0619514.3A patent/GB0619514D0/en active Pending
- 2005-03-31 TW TW094110186A patent/TWI403864B/zh active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002122976A (ja) * | 2000-10-13 | 2002-04-26 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI403864B (zh) | 2013-08-01 |
| KR20070008677A (ko) | 2007-01-17 |
| US7384725B2 (en) | 2008-06-10 |
| JP2007531313A (ja) | 2007-11-01 |
| JP4912293B2 (ja) | 2012-04-11 |
| GB2428109A (en) | 2007-01-17 |
| GB2428109B (en) | 2007-09-26 |
| GB0619514D0 (en) | 2006-11-15 |
| WO2005103828A3 (en) | 2006-06-29 |
| WO2005103828A2 (en) | 2005-11-03 |
| CN1947063A (zh) | 2007-04-11 |
| GB0619119D0 (en) | 2006-11-08 |
| DE112005000736B4 (de) | 2015-04-09 |
| US20050221233A1 (en) | 2005-10-06 |
| TW200538891A (en) | 2005-12-01 |
| DE112005000736T5 (de) | 2007-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101147194B1 (ko) | 콘택 홀 제조방법 및 시스템 | |
| US7691549B1 (en) | Multiple exposure lithography technique and method | |
| US5538833A (en) | High resolution phase edge lithography without the need for a trim mask | |
| JP4646367B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| US8221943B2 (en) | Photomask with assist features | |
| US5827625A (en) | Methods of designing a reticle and forming a semiconductor device therewith | |
| US7563547B2 (en) | Photomask and method of manufacturing the same | |
| WO2008083197A2 (en) | Imaging post structures using x and y dipole optics and a single mask | |
| JP4184918B2 (ja) | コンタクトホールの形成方法 | |
| EP1472575B1 (en) | Radiation patterning tools, and methods of forming radiation patterning tools | |
| US8313992B2 (en) | Method of patterning NAND strings using perpendicular SRAF | |
| JP4804802B2 (ja) | フォトマスク及びこれを用いたパターン製造方法 | |
| US6630408B1 (en) | Self alignment process to fabricate attenuated shifting mask with chrome border | |
| KR20030036124A (ko) | 위상 변이 마스크 제작에서 위상변이 영역 형성시얼라인먼트를 결정하는 방법 | |
| US6517978B2 (en) | Method to produce equal sized features in microlithography | |
| JP5068357B2 (ja) | 半導体装置の製造方法、フォトマスクのパターン設計方法およびフォトマスクの製造方法 | |
| US6406819B1 (en) | Method for selective PSM with assist OPC | |
| US7482110B2 (en) | Method for adapting structure dimensions during the photolithographic projection of a pattern of structure elements onto a semiconductor wafer | |
| US11275305B2 (en) | Method for producing photomask, method for producing semiconductor device, method for forming pattern, and photomask | |
| US6306549B1 (en) | Method for manufacturing EAPSM-type masks used to produce integrated circuits | |
| US20130309869A1 (en) | Lithography mask and method of manufacturing semiconductor device | |
| KR20100042468A (ko) | 반도체 소자의 형성 방법 | |
| KR100223324B1 (ko) | 반도체 장치의 미세패턴 제조방법 | |
| KR20050079169A (ko) | 투영 노광 장치 | |
| Eib | Potential Solutions for 193 nm Lithography Challenges at 45 and 32 nm |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150416 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160419 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170420 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20180417 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20190417 Year of fee payment: 8 |