KR100934855B1 - 노광마스크 및 이를 이용한 반도체소자 형성방법 - Google Patents

Abstract

본 발명은 노광마스크 및 이를 이용한 반도체소자 형성방법에 관한 것으로,

제1 패턴과, 상기 제1 패턴과 인접된 제2 패턴과, 상기 제1 패턴과 제2 패턴 사이에 위치하는 스페이스에 인접한 제1 패턴의 변 및 제2 패턴의 변 중 적어도 한 변에 요철을 포함하는 노광마스크를 형성하고 이를 이용한 리소그래피 공정으로 패턴 불량을 방지함으로써 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

노광마스크 및 이를 이용한 반도체소자 형성방법{EXPOSURE MASK AND METHOD FOR FORMING SEMICONDUCTOR DEVICE BY USING THE SAME}

도 1 및 도 2 는 종래기술을 도시한 셈사진 및 시뮬레이션 결과.

도 3 은 종래기술에 따라 스캐터링 스페이스가 형성된 노광마스크의 레이아웃 및 시뮬레이션 결과.

도 4 는 종래기술에 따른 도 3 의 화살표에 따른 빛의 세기를 도시한 그래프.

도 5 및 도 6 은 본 발명의 실시예에 따른 노광마스크의 레이아웃 및 시뮬레이션 결과.

도 7 은 종래기술과 본 발명에 따른 빛의 세기 분포를 비교 도시한 그래프.

본 발명은 노광마스크 및 이를 이용한 반도체소자 형성방법에 관한 것으로, 반도체 공정 기술중 비대칭 조명계를 사용하는 마이크로 리소그래피 ( Micro Lithography ) 공정에서 발생하는 불량을 제거할 수 있도록 하는 방법에 관한 것이다.

반도체 공정 중에는 반도체 회로도를 웨이퍼에 구현하기 위한 노광공정이 있다.

반도체 소자 또는 집적회로 소자가 고집적화됨에 따라, 소자의 특성 향상 및 공정 마진(margin)을 확보할 수 있는 해상력 개선 기술 ( Resolution Enhancement Technology ) 에 대해 많은 노력 및 연구가 수행되고 있다. 예컨대, 메모리 반도체 소자의 경우, 메모리 용량이 대용량화되고 소자를 구성하는 패턴의 임계선폭(CD)이 축소되고 있다. 이에 따라, 소자 구성을 위해 설계된 회로도에 웨이퍼(wafer) 상에 실제 패턴으로 형성하는 노광 과정이, 마이크로 리소그래피 과정에서보다 중요하게 평가되고 있다.

이러한 해상력 개선 기술의 하나로 비대칭 조명계를 노광 과정에 도입하고 있다. 특히, 다이폴 조명계(dipole illumination)를 도입할 경우, 라인 및 스페이스(line & space)의 회로도를 보다 미세하게 구현할 수 있는 장점을 구현할 수 있다.

도시되지 않았으나, 일반적으로 사용되는 다이폴 어퍼쳐는 Y 축 방향으로 투광부가 구비된 것을 사용한다.

도 1 는 다이폴 어퍼쳐를 이용한 리소그래피 공정으로 형성된 반도체소자를 도시한 셈사진으로서, X 축 방향의 스페이스에 X 축 방향의 스컴이 발생되었음을 알 수 있다.

도 2 은 도 1 의 스컴 유발현상을 방지하기 위하여, 스캐터링 스페이스를 설계에 반영한 노광마스크를 이용한 리소그래피 공정으로 형성한 반도체소자의 평면 도로서, 50 ㎚ 이상의 디자인룰을 갖는 반도체소자에 적용한 경우를 도시한 것이다.

이때, 50 ㎚ 이상의 디자인룰을 갖는 반도체소자에 적용한 경우는 스컴이 유발되지 않는다.

도 3 는 도 2 의 스캐터링 스페이스를 포함하도록 설계된 노광마스크(100)의 평면도를 도시하고 이를 이용한 리소그래피 공정으로 형성한 반도체소자를 도시한 시뮬레이션 결과를 도시한 것으로, 50 ㎚ 이하의 디자인룰을 갖는 반도체소자에 적용한 경우를 도시한 것이다. 여기서, 시뮬레이션 결과는 컨투어 이미지로 도시한 것이다.

이때, 여전히 스컴(200)이 유발되었으나 도 1 의 스컴 보다 작게 형성되었음을 알 수 있다.

도 4 는 도 3 의 시뮬레이션 결과의 거리( 도 3 의 화살표 )와 광 세기에 따라 도시된 그래프로서, 스페이스 및 스페이스 스캐터링 부분에서 굴곡이 심한 리플 ( ripple ) 이 유발됨을 도시한다. 여기서, X 축은 거리를 도시하고 Y 축은 빛의 세기 ( Arb. Unit ) 를 도시한 것이다.

이때, 리플의 굴곡이 심할수록 스컴이 유발된 가능성이 크게 된다. 여기서, 굴곡이 심한 부분 부분이 문턱 에너지 레벨 ( 도 7 참조 ) 보다 낮게 되어 스컴이 유발된다.

상기한 바와 같이 종래기술에 따른 노광마스크 및 이를 이용한 반도체소자 형성방법은, 50 ㎚ 이하의 디자인룰을 갖는 반도체소자의 형성공정에 비대칭 조명 계를 사용하여 리소그래피 공정을 실시하는 경우 스페이스에 스컴이 유발되고, 스캐터링 스페이스를 사용하는 경우 다소 스컴이 감소하지만 여전히 스컴이 유발되어 반도체소자의 고집적화를 어렵게 하는 문제점이 있다.

본 발명은 스페이스에 인접된 제1 패턴의 변 및 제2 패턴의 변 중 적어도 하나 이상의 변에 요철을 포함한 노광마스크를 제공하는 것과, 이를 이용하여 반도체소자를 형성함으로써 반도체소자의 고집적화를 가능하게 하는 반도체소자의 형성방법을 제공하는 것을 그 목적으로 한다.

본 발명에 따른 노광마스크는,

제1 패턴과,

상기 제1 패턴과 인접된 제2 패턴과,

상기 제1 패턴과 제2 패턴 사이에 위치하는 스페이스에 인접한 상기 제1 패턴의 변에 요철을 포함하는 것과,

상기 요철의 요부는 폭(CD)이 10 - 100 ㎚ 크기이고, 깊이가 50 ㎚ - 12.9 ㎛ 인 것과,

상기 요철의 철부는 상기 요부 폭(CD)에 대하여 1 - 100 배 크기의 폭(CD)으로 형성한 것과,

상기 제1 패턴과 제2 패턴 사이의 스페이스는 100 ㎚ - 24.9 ㎛ 크기인 것과,

상기 제1 패턴과 제2 패턴의 요부의 저부 간(間) 거리는 200 ㎚ - 25 ㎛ 크기인 것과,

상기 노광마스크는 비대칭 조명계를 사용하는 리소그래피 공정에 사용하는 것과,

상기 노광마스크는 다이폴 조명계를 사용하는 리소그래피 공정에 사용하는 것과,

상기 노광마스크는 바이너리 마스크 또는 위상반전마스크 중에서 한가지인 것과,

상기 제1 패턴과 제2 패턴은 각각 라인패턴 또는 섬패턴 중 한가지인 것과,

상기 제1 패턴과 제2 패턴은 각각 도전배선 또는 패드 중 한가지인 것과,

상기 스페이스에 인접한 상기 제2 패턴의 변에 요철을 더 포함하는 것을 특징으로 한다.

또한, 본 발명에 따른 반도체소자 형성방법은,

반도체기판 상부에 피식각층을 형성하는 공정과,

상기 피식각층 상부에 감광막패턴을 형성하되, 상기 감광막패턴은 제1 패턴과, 상기 제1 패턴과 인접된 제2 패턴과, 상기 제1 패턴과 제2 패턴 사이에 위치하는 스페이스에 인접한 상기 제1 패턴의 변에 요철을 포함하는 노광마스크를 이용하여 형성하는 공정과,

상기 감광막패턴을 마스크로 하여 상기 피식각층을 식각하는 공정과,

상기 감광막패턴을 제거하여 피식각층 패턴을 형성하는 공정을 포함하는 것 과,

상기 노광마스크를 이용한 감광막패턴 형성공정은 비대칭 조명계를 이용하여 실시하는 것과,

상기 노광마스크를 이용한 감광막패턴 형성공정은 다이폴 조명계를 이용하여 실시하는 것과,

상기 노광마스크는 상기 스페이스에 인접한 상기 제2 패턴의 변에 요철을 더 포함하는 것을 특징으로 한다.

한편, 본 발명의 원리는 다음과 같다.

본 발명은 비대칭 조명계를 사용하는 노광마스크에 제1 패턴 및 제2 패턴을 형성하되, 제1 패턴과 제2 패턴 사이의 스페이스에 인접된 제1 패턴, 제2 패턴 또는 제1 및 제2 패턴의 변에 다수의 요철을 포함한 것을 특징으로 하는 노광마스크를 제공한다.

여기서, 비대칭 조명계는 다이폴 조명계, 쿼도로폴 조명계, 크로스폴 조명계 또는 퀘이샤 ( quasar ) 등을 포함하는 비대칭 조명계 중에서 한 가지를 사용할 수 있다.

그리고, 상기 제1 패턴과 제2 패턴은 각각 라인패턴 또는 섬패턴 중 한가지이고, 상기 제1 패턴과 제2 패턴은 각각 도전배선 또는 패드 중 한가지로 형성한 것이다.

참고로, 리소그래피 공정에 사용되는 비대칭 어퍼쳐 중에서 다이폴 어퍼쳐는 다음과 같은 특징을 제공한다. 일반적으로, 다이폴 어퍼쳐는 상하부에 각각 하나의 투광부가 구비된다. 이로 인하여 다이폴 어퍼쳐를 사용하는 다이폴 조명계의 경우 좌우로 연장된 라인패턴에 대한 해상력은 매우 우수하지만, 상하로 연결된 라인패턴에 대한 해상력은 몇 배 이하로 낮게 나타나게 된다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 형성 방법에 관하여 상세히 설명하면 다음과 같다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수 있으며, 여기에 소개되는 실시예는 본 발명의 기술적 사상이 철저하고 완전하게 개시되고 당업자에게 본 발명의 사상이 충분히 전달되기 위해 제공된 것으로서, 명세서 전체에 걸쳐 동일하게 기술된 참조 번호들은 동일한 구성요소를 도시한다.

도 5 내지 도 7 은 본 발명에 따른 노광마스크 및 시뮬레이션 자료와 광 세기 변화를 도시한 것이다.

도 5 는 제1 패턴(11)과 제2 패턴(13) 경계부에 스페이스가 위치하는 레이아웃을 갖는 노광마스크(300)를 도시한 평면도로서, 일측에 도시된 원형 부분을 타측에 확대 도시한 것이다.

도 5 를 참조하면, 노광마스크(300)는 제1 패턴(11)과 제2 패턴(13)의 경계부에 위치하는 스페이스에 접하는 제1 패턴(11) 및 제2 패턴(13)의 변 부분에 수직한 요철(15,17) 구조로 설계된 것이다. 여기서, 제1 패턴(11)과 제2 패턴(13)은 각각 라인패턴 또는 섬패턴 중 한가지를 설계한 것으로서, 제1 패턴(11)과 제2 패턴(13)은 각각 도전배선 또는 패드 중 한가지를 형성한 것이다. 그리고, 요철(15,17)은 제1 패턴(11) 또는 제2 패턴(13) 중 하나의 패턴에만 형성할 수도 있 다.

이때, 요철(15,17)의 요부는 폭(CD)이 10 - 100 ㎚ 크기이고, 깊이가 50 ㎚ - 12.9 ㎛ 인 크기로 설계된 것이다.

그리고, 제1 패턴(11)과 제2 패턴(13) 사이의 스페이스, 즉 제1 패턴(11)과 제2 패턴(13)의 철부(17) 간의 거리는 100 ㎚ - 24.9 ㎛ 크기로 설계되고, 제1 패턴(11)과 제2 패턴(13)에 각각 구비되는 요부(15) 간의 거리는 200 ㎚ - 25 ㎛ 의 크기로 설계된 것이다.

그리고, 요철(15,17)의 철부(17)는 요부(15)에 대하여 1 - 100 배 크기의 폭(CD)으로 설계된 것이다.

도 6 은 일측에 요철(15,17)을 포함하는 제1 패턴(11) 및 제2 패턴(13)을 설계한 노광마스크(300)를 부분적으로 도시하고 타측에 그에 따른 시뮬레이션 결과를 도시한 평면도이다. 여기서, 시뮬레이션 결과는 컨투어 이미지로 도시한 것이다.

도 6 을 참조하면, 도 1 의 스컴(ⓐ) 및 도 3 의 스컴(200)이 도시된 부분에 스컴이 제거된 것을 알 수 있다.

도 7 은 도 6 의 ⓧ-ⓧ 절단면에 따른 빛의 세기 분포를 도시한 그래프로서, 종래기술에 따른 그래프 ⓑ 와 본 발명에 따른 그래프 ⓒ 를 동시에 도시한 것이다.

도 7을 참조하면, 종래기술에 따른 그래프 ⓑ 의 리플 ( 도 4 참조 ) 의 굴곡진 부분이 크게 형성되어 문턱 에너지 레벨 ⓓ 보다 리플의 굴곡진 부분이 낮게 형성되므로 리소그래피 공정시 리플 부분에 스컴이 유발된다. 여기서, 문턱 에너지 레벨 ⓓ 는 노광 공정시 노광시킬 영역의 감광막을 완전히 노광시킬 수 있는 한계 에너지를 말하는 것이다.

이때, 본 발명에 따른 그래프 ⓒ 는 리플의 굴곡진 부분이 문턱 에너지 레벨 ⓓ 보다 높게 형성되도록 작게 형성되기 때문에 리소그래피 공정시 리플 부분에 스컴 발생이 방지된다.

본 발명의 다른 실시예는 제1 패턴과 제2 패턴 사이의 위치하는 스페이스 측의 제1 패턴이나 제2 패턴의 변에 요철을 포함하는 것을 특징으로 하는 노광마스크를 제공하는 것이다.

본 발명에 따라 형성된 도 5 의 노광마스크(300)를 이용한 반도체소자의 형성방법을 설명하면 다음과 같다.

1. 반도체기판 상에 피식각층을 형성한다.

여기서, 피식각층 상부에 하드마스크층 및 식각방지막의 적층구조나 하드마스크층의 단일구조를 형성할 수도 있다.

2. 피식각층 상부에 감광막패턴을 형성한다. 이때, 감광막패턴은 도 5 의 노광마스크(300)와 같이 사이에 스페이스가 설계된 제1 패턴(11) 및 제2 패턴(13)이 설계되고, 스페이스에 인접된 제1 및 제2 패턴(11,13)의 변에 요철이 구비된 노광마스크를 이용한 노광 및 현상 공정으로 실시한 것이다.

이때, 노광 공정은 비대칭 조명계를 이용하여 실시한 것이다. 비대칭 조명계는 다이폴 조명계를 사용하는 것이 바람직하다.

3. 감광막패턴을 마스크로 하여 반도체기판을 노출시키도록 반도체기판 상의 구조물을 식각함으로써 피식각층의 패터닝을 완료한다. 이때, 감광막패턴이 남는 경우 감광막패턴의 제거 공정을 실시한다.

본 발명에 따른 노광마스크 및 이를 이용한 반도체소자 형성방법은,

제1 패턴 및 제2 패턴 사이에 위치하는 스페이스에 인접한 제1 패턴 및 제2 패턴 중 적어도 하나 이상의 패턴에 요철을 구비하여 비대칭 조명계를 이용한 리소그래피 공정시 제1 패턴 및 제2 패턴 사이의 스페이스에 스컴이 유발되는 현상을 방지할 수 있도록 함으로써 반도체소자의 고집적화를 가능하게 하는 미세패턴 형성을 가능하게 한다.

아울러 본 발명의 바람직한 실시 예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (15)

1. 다이폴 조명계를 사용하는 리소그래피 공정에 사용되는 노광마스크에 있어서,

   제1 패턴과,

   상기 제1 패턴과 인접된 제2 패턴과,

   상기 제1 패턴과 상기 제2 패턴 사이에 위치하는 스페이스에 인접한 상기 제1 패턴의 변에 요철을 포함하되,

   상기 제1 패턴과 상기 제2 패턴은 각각 라인패턴이나 섬패턴 중 한가지로 형성한 것을 특징으로 하는 노광마스크.
2. 청구항 1 에 있어서,

   상기 요철의 요부는 폭(CD)이 10 - 100 ㎚ 크기이고, 깊이가 50 ㎚ - 12.9 ㎛ 인 것을 특징으로 하는 노광마스크.
3. 청구항 1 에 있어서,

   상기 요철의 철부는 요부 폭(CD)에 대하여 1 - 100 배 크기의 폭(CD)으로 형성한 것을 특징으로 하는 노광마스크.
4. 청구항 1 에 있어서,

   상기 스페이스의 폭은 100 ㎚ - 24.9 ㎛ 크기인 것을 특징으로 하는 노광마스크.
5. 청구항 1 에 있어서,

   상기 제1 패턴과 제2 패턴의 요부의 저부 간(間) 거리는 200 ㎚ - 25 ㎛ 크기인 것을 특징으로 하는 노광마스크.
6. 삭제
7. 삭제
8. 청구항 1 에 있어서,

   상기 노광마스크는 바이너리 마스크 또는 위상반전마스크 중에서 한가지인 것을 특징으로 하는 노광마스크.
9. 삭제
10. 청구항 1 에 있어서,

    상기 라인패턴은 도전배선을 포함하고, 상기 섬패턴은 패드를 포함하는 것을 특징으로 하는 노광마스크.
11. 청구항 1 에 있어서,

    상기 스페이스에 인접한 상기 제2 패턴의 변에 요철을 더 포함하는 것을 특징으로 하는 노광마스크.
12. 반도체기판 상부에 피식각층을 형성하는 공정과,

    청구항 1항의 노광마스크를 이용하여 상기 피식각층 상부에 감광막패턴을 형성하는 공정과,

    상기 감광막패턴을 마스크로 하여 상기 피식각층을 식각하는 공정과,

    상기 감광막패턴을 제거하여 피식각층 패턴을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체소자 형성방법.
13. 삭제
14. 삭제
15. 청구항 12 에 있어서,

    상기 노광마스크는 상기 스페이스에 인접한 상기 제2 패턴의 변에 요철을 더 포함하는 것을 특징으로 하는 반도체소자 형성방법.

Images