CN101533216B - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN101533216B
CN101533216B CN2008101307721A CN200810130772A CN101533216B CN 101533216 B CN101533216 B CN 101533216B CN 2008101307721 A CN2008101307721 A CN 2008101307721A CN 200810130772 A CN200810130772 A CN 200810130772A CN 101533216 B CN101533216 B CN 101533216B
Authority
CN
China
Prior art keywords
pattern
mask
interval
exposed mask
recessed portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008101307721A
Other languages
English (en)
Other versions
CN101533216A (zh
Inventor
文载寅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101533216A publication Critical patent/CN101533216A/zh
Application granted granted Critical
Publication of CN101533216B publication Critical patent/CN101533216B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明公开一种制造半导体器件的方法。曝光掩模使得能够形成精细图案，通过防止在第一图案与第二图案之间的间隔中产生浮渣，从而能够实现半导体器件的高度集成。所述曝光掩模包括第一图案及与所述第一图案邻近的第二图案。在所述第一图案与所述第二图案之间形成有间隔。所述第一图案及所述第二图案可各自包括与所述间隔邻近的方波形边缘。所述方波形边缘包括多个凹入部分及凸起部分。

Description

制造半导体器件的方法
技术领域
本发明涉及曝光掩模及使用该曝光掩模制造半导体器件的方法，具体地说，涉及防止在使用非对称照明器的光刻工序中形成浮渣的方法。 
背景技术
随着半导体器件及集成电路器件的集成度变得越来越高，已对可改进器件性能且确保器件工序裕量的分辨率增强技术进行了研究。 
例如，在半导体存储器件中，存储器的容量已大大增加，用于形成器件的图案的临界尺寸(CD)已经减小。 
结果，用于产生电路图的曝光工序(在晶片上形成图案)被视为比光刻工序更重要。 
为了改进分辨率，已经在曝光工序中引入非对称照明。具体地说，当执行偶极照明时，能更细微地提供电路图的线及间距。 
在偶极照明期间所使用的偶极孔口在Y轴方向上配备有透光部件。 
图1示出借助于使用偶极孔口的光刻工序所形成的传统半导体器件。在X轴方向上产生浮渣“a”(例如，因为丙酮残留物)。 
图2为借助于使用曝光掩模的光刻工序所形成的传统半导体器件的平面图，该曝光掩模包括用于防止形成图1所示浮渣的散射间隔部分。 
当将该曝光掩模应用于具有大于50nm的设计规则的半导体器件时，不会产生浮渣。 
图3(左侧)示出包括图2的散射间隔部分的曝光掩模100的平面图。如图3的右侧所示，模拟结果示出借助于使用曝光掩模100的光刻工序所形成的半导体器件。曝光掩模100应用于具有小于50 nm的设计规则的半导体器件。 
产生了浮渣200，但该浮渣小于图1所示的浮渣。 
图4为示出图3的模拟结果的距离(如图3中的箭头所示)与光强之间的关系的曲线图。X轴表示距离值，Y轴表示光强值。如曲线的中心部分所示，在对应于曝光掩模100的间隔及散射间隔部分的距离值处，光强值为最大。 
因为曲线的中心部分的最小值低于临界能级，所以产生浮渣的可能性增大。举例来说，在与小于2.3的光强值对应的距离处，可能产生浮渣。 
如上所述，在使用传统曝光掩模的制造半导体器件的方法中，当执行使用非对称照明的光刻工序来形成具有小于50nm的设计规则的半导体器件时，产生浮渣。另外，当使用散射间隔部分时，浮渣的大小稍微减小，但仍产生浮渣。因此，难以实现半导体器件的高度集成。 
发明内容
本发明的实施例提供一种曝光掩模及一种制造半导体器件的方法，所述方法能够利用所述曝光掩模来实现半导体器件的高度集成。 
根据本发明的一方面，一种曝光掩模包括第一图案及与所述第一图案邻近的第二图案。在所述第一图案与第二图案之间形成有间隔。所述第一图案包括与所述间隔邻近的方波形边缘。所述方波形边缘包括多个凹入部分及多个凸起部分。每个凹入部分的临界尺寸在10nm至100nm的范围内，每个凹入部分的深度在50nm至12.9μm的范围内。所述方波形边缘的每个凸起部分形成有为凹入部分的临界尺寸的一倍至一百倍的临界尺寸。所述第一图案与所述第二图案之间的间隔的宽度在100nm至24.9μm的范围内。所述第一图案的每个凹入部分与所述第二图案的每个凹入部分之间的距离在200nm至25μm的范围内。所述曝光掩模可用于使用非对称照明的光刻工序中。所述曝光掩模可用于使用偶极照明的光刻工序中。所述曝光掩模可为二元掩模或相移掩模。所述第一图案和所述第二图案可为线型图案或岛型图案。所述第一图案和所述第二图案可为导线或垫片。所述第二图案也可包括与所述间隔邻近的方波形边缘。 
根据本发明的另一方面，一种制造半导体器件的方法包括：在半导体基板上形成基层；使用曝光掩模在所述基层上形成光阻图案，所述曝光掩模包括第一图案及与所述第一图案邻近的第二图案，其中所述第一图案包括与形成于所述第一图案和所述第二图案之间的间隔邻近的方波形边缘；使用所述光阻图案作为掩模来蚀刻所述基层；以及移除所述光阻图案以形成基层图案。所述光阻图案可使用非对称照明来形成。所述光阻图案可使用偶极照明来形成。所述第二图案也可包括与所述间隔邻近的方波形边缘。 
本发明使用非对称照明在曝光掩模上形成第一图案及第二图案。在所述第一图案与所述第二图案之间形成有间隔。所述第一图案包括与所述间隔邻近的方波形边缘。所述第二图案也可包括与所述间隔邻近的方波形边缘。可将偶极照明、四极照明、交叉极照明或类星体(quasar)用作非对称照明。另外，所述第一图案和所述第二图案可为线型图案或岛型图案。所述第一图案和所述第二图案可由导线或垫片形成。 
偶极孔口的上部及下部配备有透光部件。因此，在偶极照明期间，线型图案沿着其长度延伸的分辨率为优良的。 
附图说明
图1示出借助于使用偶极孔口的光刻工序所形成的传统半导体器件。 
图2为借助于使用传统曝光掩模的光刻工序所形成的半导体器件的平面图。 
图3示出形成有散射间隔部分的传统曝光掩模的布局及模拟结果。 
图4为示出图3的模拟结果的距离与光强之间的关系的曲线。 
图5及图6示出根据本发明实施例的曝光掩模的布局及模拟结果。 
图7为示出在距离与光强之间的关系方面传统曝光掩模与根据本发明的曝光掩模之间的比较的曲线图。 
具体实施方式
图5为示出具有第一图案11及第二图案13的曝光掩模300的平面图。在曝光掩模300中的第一图案11与第二图案13之间形成有间隔。图5的右侧是图5左侧所示圆形区的放大图。曝光掩模300为二元掩模与相移掩模中的一者。 
第一图案11形成有与该间隔邻近的方波形边缘，第二图案13也形成有与该间隔邻近的方波形边缘。第一图案11和第二图案13可为线型图案或岛型图案。第一图案11和第二图案13可由导线或垫片形成。在一个实施例中，可仅在第一图案11上或仅在第二图案13上或在这两者上形成方波形边缘。 
方波形图案包括多个凹入部分15及多个凸起部分17。凹入部分15的临界尺寸在10nm至100nm的范围内，每个凹入部分的深度在50nm至12.9μm的范围内。第一图案11与第二图案13之间的间隔的宽度(即，第一图案11与第二图案13的对应凸起部分17之间的距离)为100nm至24.9μm。第一图案11与第二图案13的对应凹入部分15之间的距离为200nm至25μm。方波形边缘的凸起部分17的临界尺寸为凹入部分15的临界尺寸的一倍至一百倍。 
图6为曝光掩模300的平面图。图6的左侧示出第一图案11及第二图案13，第一图案11及第二图案13都包括具有凹入部分15及凸起部分17的方波形边缘。图6的右侧示出曝光掩模300的模拟结果。 
如图6所示，在本发明的曝光掩模300上没有形成图1的浮渣“a”及图3的浮渣200。 
图7为示出沿着图6所示的曝光掩模300的截面X-X的光强分布的曲线图。曲线 示出根据传统技术的光强分布(还在图4中示出)，曲线 
Figure S2008101307721D00042
示出根据本发明的光强分布。 
如图7所示，在曲线 
Figure S2008101307721D00051
的中心部分，该曲线的两个部分包括低于临界能级 
Figure S2008101307721D00052
的最小值。因此，在光刻工序中在与光强的最小值对应的距离处，在曝光掩模300中产生浮渣。 
临界能级 
Figure S2008101307721D00053
是指在曝光工序中使待曝光的区域的光阻层完全曝光的临限能量值。参见根据本发明的曲线 
Figure S2008101307721D00054
的中心部分，曲线 
Figure S2008101307721D00055
的所有值均高于临界能级 
Figure S2008101307721D00056
因此，防止在光刻工序中产生浮渣。 
本发明的另一实施例提供这样一种曝光掩模，该曝光掩模在第一图案或第二图案中的一者上包括方波形边缘，该方波形边缘与形成于第一图案与第二图案之间的间隔邻近。 
根据本发明的使用图5所示曝光掩模300制造半导体器件的方法如下： 
1.在半导体基板上形成基层。可在基层上形成硬掩模层以及蚀刻掩模的叠层结构或硬掩模层的单结构。 
2.在基层上形成光阻图案。将光阻图案形成为图5所示的曝光掩模300。因此，光阻图案包括第一图案11及第二图案13，该第一图案11与第二图案13包括与第一图案11和第二图案13之间的间隔邻近而形成的方波形边缘。借助于使用曝光掩模300的曝光及显影工序来形成半导体器件。曝光工序是使用非对称照明来执行的。优选将偶极照明用于非对称照明。 
3.利用光阻图案作为掩模来蚀刻形成于半导体基板上的结构，以使半导体基板露出，从而形成基层图案。接着可移除光阻图案。 
本领域技术人员可以认识到，可以在不脱离本发明的精神的情况下进行各种修改和变型。因此，本发明涵盖落入所附权利要求书及其等同物的范围内的修改和变型。 
本申请要求2008年3月11日提交的韩国专利申请No.10-2008-0022620的优先权，该韩国专利申请的全部内容以引用的方式并入本文。 

Claims (9)

1.一种制造半导体器件的方法，所述方法包括：
在半导体基板上形成基层；
在所述基层上形成光阻图案，所述光阻图案是使用曝光掩模来形成的；
使用所述光阻图案作为掩模来蚀刻所述基层以形成基层图案；以及
移除所述光阻图案，
其中，所述曝光掩模包括：
第一图案阵列，其包括多个第一图案，所述第一图案中的两个第一图案被第一间隔隔开；以及
第二图案，其与所述第一图案阵列邻近，在所述第一图案阵列与所述第二图案之间形成有第二间隔；
所述第一图案中的至少一个第一图案包括与所述第二间隔邻近的方波形边缘，所述方波形边缘包括多个凹入部分和多个凸起部分，
所述两个第一图案的被所述第一间隔隔开的边缘不具有方波形形状。
2.根据权利要求1所述的方法，其中，
每个凹入部分的临界尺寸在10nm至100nm的范围内，每个凹入部分的深度在50nm至12.9μm的范围内。
3.根据权利要求1所述的方法，其中，
每个凸起部分的临界尺寸为每个凹入部分的临界尺寸的一倍至一百倍。
4.根据权利要求1所述的方法，其中，
所述第一图案与所述第二图案之间的间隔的宽度在100nm至24.9μm的范围内。
5.根据权利要求1所述的方法，其中，
所述第一图案的每个凹入部分与所述第二图案的每个凹入部分之间的距离在200nm至25μm的范围内。
6.根据权利要求1所述的方法，其中，
所述曝光掩模用于使用非对称照明的光刻工序中。
7.根据权利要求1所述的方法，其中
所述曝光掩模为二元掩模与相移掩模中的一者。
8.根据权利要求1所述的方法，其中，
所述第一图案和所述第二图案包括导线或垫片。
9.根据权利要求1所述的制造方法，其中，
所述第二图案包括与所述间隔邻近的方波形边缘。
CN2008101307721A 2008-03-11 2008-07-17 制造半导体器件的方法 Expired - Fee Related CN101533216B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020080022620 2008-03-11
KR10-2008-0022620 2008-03-11
KR1020080022620A KR100934855B1 (ko) 2008-03-11 2008-03-11 노광마스크 및 이를 이용한 반도체소자 형성방법

Publications (2)

Publication Number Publication Date
CN101533216A CN101533216A (zh) 2009-09-16
CN101533216B true CN101533216B (zh) 2013-03-27

Family

ID=41063398

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101307721A Expired - Fee Related CN101533216B (zh) 2008-03-11 2008-07-17 制造半导体器件的方法

Country Status (4)

Country Link
US (1) US8197991B2 (zh)
KR (1) KR100934855B1 (zh)
CN (1) CN101533216B (zh)
TW (1) TWI405032B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100083989A (ko) * 2009-01-15 2010-07-23 삼성전자주식회사 반도체 장치의 제조에 이용되는 포토 마스크
US8221943B2 (en) * 2010-03-22 2012-07-17 Sandisk Technologies Inc. Photomask with assist features
CN102749801A (zh) * 2012-06-29 2012-10-24 北京京东方光电科技有限公司 一种掩模板
CN103149790B (zh) * 2013-02-22 2014-10-08 京东方科技集团股份有限公司 掩模板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1267083A (zh) * 1999-03-11 2000-09-20 因芬尼昂技术北美公司 改善工艺窗口的凸出增强掩模
US6881523B2 (en) * 2001-03-14 2005-04-19 Asml Masktools B.V. Optical proximity correction method utilizing ruled ladder bars as sub-resolution assist features
CN1947063A (zh) * 2004-04-02 2007-04-11 先进微装置公司 制造接触孔的系统及方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010076845A (ko) * 2000-01-28 2001-08-16 윤종용 도전라인 전사용 포토 마스크
US6383691B1 (en) * 2000-06-26 2002-05-07 Infineon Technologies Ag Photomask and method for increasing image aspect ratio while relaxing mask fabrication requirements
EP1421445B1 (de) * 2001-08-31 2013-10-09 Qimonda AG i.IN. Photolithographische maske
US7632610B2 (en) * 2004-09-02 2009-12-15 Intel Corporation Sub-resolution assist features
US7846616B2 (en) * 2005-08-08 2010-12-07 Infineon Technologies Ag Lithography masks and methods
US7569310B2 (en) * 2005-12-07 2009-08-04 Intel Corporation Sub-resolution assist features for photolithography with trim ends
KR100762234B1 (ko) * 2005-12-13 2007-10-04 주식회사 하이닉스반도체 포토마스크 및 이를 이용한 노광방법
JP5299937B2 (ja) * 2006-05-18 2013-09-25 カール・ツァイス・エスエムティー・ゲーエムベーハー 光近接効果を補正する方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1267083A (zh) * 1999-03-11 2000-09-20 因芬尼昂技术北美公司 改善工艺窗口的凸出增强掩模
US6881523B2 (en) * 2001-03-14 2005-04-19 Asml Masktools B.V. Optical proximity correction method utilizing ruled ladder bars as sub-resolution assist features
CN1947063A (zh) * 2004-04-02 2007-04-11 先进微装置公司 制造接触孔的系统及方法

Also Published As

Publication number Publication date
CN101533216A (zh) 2009-09-16
US20090233184A1 (en) 2009-09-17
TWI405032B (zh) 2013-08-11
KR100934855B1 (ko) 2010-01-06
US8197991B2 (en) 2012-06-12
TW200938946A (en) 2009-09-16
KR20090097473A (ko) 2009-09-16

Similar Documents

Publication Publication Date Title
US9917056B2 (en) Coarse grid design methods and structures
USRE48815E1 (en) Method of designing a template pattern, method of manufacturing a template and method of manufacturing a semiconductor device
US7376931B2 (en) Method for providing layout design and photo mask
CN1110840C (zh) 光掩膜及其曝光方法
CN101533216B (zh) 制造半导体器件的方法
US20100055910A1 (en) Exposure mask and method for forming semiconductor device using the same
KR100606294B1 (ko) 포토마스크 및 그것을 이용한 노광 방법, 데이터 작성 방법
US5888678A (en) Mask and simplified method of forming a mask integrating attenuating phase shifting mask patterns and binary mask patterns on the same mask substrate
US6498105B1 (en) Method of forming fine patterns of a semiconductor device
US20090233183A1 (en) Exposure mask and a method of making a semiconductor device using the mask
CN1959940B (zh) 部分半导体组件的形成方法
JP4322950B2 (ja) フォトマスク及びそれを用いた半導体装置の製造方法
CN112086422B (zh) 扇出型电路的线路结构及其制造方法
CN101446756B (zh) 光掩模及使用该光掩模制造半导体器件的方法
US8029949B2 (en) Photomask for forming contact hole in semiconductor device
TWI552197B (zh) 光罩與半導體結構
JP2003330159A (ja) 透過型位相シフトマスク及び該透過型位相シフトマスクを用いたパターン形成方法
KR100680961B1 (ko) 크로스폴 어퍼춰
KR100787330B1 (ko) 반도체 소자의 노광 마스크
US20090297957A1 (en) Exposure mask and method for manufacturing semiconductor device using the same
KR20000003883A (ko) 반도체 메모리 장치
KR101188265B1 (ko) 반도체 집적 회로 장치의 제조방법
US8241836B2 (en) Method of fabricating a line pattern in a photoresist layer by using a photomask having slanted unit patterns
US20050064300A1 (en) Mask and method for manufacturing the same
US20120220131A1 (en) Method for fabricating semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130327

Termination date: 20160717

CF01 Termination of patent right due to non-payment of annual fee