KR20010076845A - 도전라인 전사용 포토 마스크 - Google Patents

도전라인 전사용 포토 마스크 Download PDF

Info

Publication number
KR20010076845A
KR20010076845A KR1020000004251A KR20000004251A KR20010076845A KR 20010076845 A KR20010076845 A KR 20010076845A KR 1020000004251 A KR1020000004251 A KR 1020000004251A KR 20000004251 A KR20000004251 A KR 20000004251A KR 20010076845 A KR20010076845 A KR 20010076845A
Authority
KR
South Korea
Prior art keywords
pattern
conductive line
bar
photo mask
space
Prior art date
Application number
KR1020000004251A
Other languages
English (en)
Inventor
권동휘
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000004251A priority Critical patent/KR20010076845A/ko
Publication of KR20010076845A publication Critical patent/KR20010076845A/ko

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 포토 마스크에 대한 것으로서, 상세하게는 반도체 집적회로 소자의 도전라인 전사(transfer)용 포토 마스크에 대한 것이다. 본 발명에 따른 포토 마스크는 반도체 집적회로 소자의 도전라인에 대응하는 회로패턴으로 바/스페이스 패턴을 구비하되, 상기 바 패턴과 스페이스 패턴 사이의 경계에는 요철이 구비된다. 상기 도전라인은 반도체 메모리 소자의 워드라인, 비트라인 또는 금속배선일 수 있다. 본 발명에 따른 포토 마스크를 사용하여 반도체 기판 상에 도전라인을 전사하게 되면 스페이스 패턴으로 투과한 회절광의 보강간섭을 완화할 수 있다. 그 결과, 도전라인의 피치를 종래의 포토 마스크를 사용한 경우보다 감소시킬 수 있어 반도체 집적회로 소자의 집적도를 향상시킬 수 있다.

Description

도전라인 전사용 포토 마스크{Photo mask for transferring conductive line}
본 발명은 반도체 집적회로 소자 제조용 포토 마스크에 대한 것으로, 상세하게는 반도체 집적회로 소자의 도전라인 전사용 포토 마스크에 대한 것이다.
최근 들어, 반도체 집적회로 소자의 디자인룰이 0.20㎛이하로 감소함에 따라워드라인, 비트라인, 금속배선 등과 같은 도전라인의 피치(pitch)도 감소하게 되었다. 그런데, 도전라인의 형성을 위해 사용되는 종래기술에 따른 포토 마스크의 레이아웃 패턴으로는, 감소추세에 있는 반도체 집적회로 소자의 디자인룰에 상응하도록 도전라인의 피치를 감소시키는데 한계가 있다.
도 1을 참조하면, 도전라인을 반도체 기판 상에 전사하기 위해 사용하는 종래기술에 따른 포토 마스크의 레이아웃 패턴은 바 패턴(100)과 스페이스 패턴(110)이 번갈아 가며 반복되는 바/스페이스(bar & space) 패턴(Ⅰ)으로 이루어져 있다. 상기 바 패턴(100)은 투명기판(120) 상에 구비되며, 크롬과 같이 노광공정에서 사용하는 광에 대하여 불투명한 물질로 이루어져 있어 노광시 광을 흡수 또는 반사하게 된다. 상기 스페이스 패턴(110)은 바 패턴(100) 사이에서 노출되는 투명기판(120)의 상부표면으로 이루어지고, 노광시 광은 스페이스 패턴(110)을 투과하여 회절하게 된다.
한편, 도전라인의 전사를 위해 포지티브 감광막이 사용될 경우에는 바 패턴(100)이 도전라인으로 전사된다. 이러한 경우 전사되는 도전라인의 피치를 감소시키기 위하여 포토 마스크에 적용하는 일반적인 방법으로는, 상기 바 패턴(100)의 폭은 유지하면서 스페이스 패턴(110)의 폭을 감소시키는 방법, 바 패턴(100)의 폭을 감소시키는 방법, 또는 바 패턴(100) 및 스페이스 패턴(110)의 폭을 동시에 감소시키는 방법을 들 수 있다. 하지만, 스페이스 패턴(110)의 폭을 감소시키는 접근법은 인접하는 스페이스 패턴(110)을 투과하는 회절광의 보강간섭으로 인해 한계를 가지게 된다. 또한, 바 패턴(100)의 폭을 감소시키는 접근법은 도전라인의 피치는 전자의 경우보다 감소시킬 수 있지만, 도전라인의 면저항을 증가시켜 동작속도의 저하와 같은 반도체 집적회로 소자의 특성값 열화를 초래하게 된다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 계속해서 감소하고 있는 반도체 소자의 디자인룰에 상응할 수 있도록 개선된 구조의 레이아웃 패턴을 구비하는 도전라인 전사용 포토 마스크를 제공하는데 있다.
도 1은 종래기술에 따른 도전라인 전사용 포토 마스크의 레이아웃 패턴을 도시한 평면도이다.
도 2는 본 발명에 따른 도전라인 전사용 포토 마스크의 레이아웃 패턴을 도시한 평면도이다.
도 3a는 반도체 기판 상에 본 발명에 따른 포토 마스크로 다마신 금속배선을 형성하고 결과물 전면을 고배율 광학현미경으로 관찰하여 그 결과를 나타낸 사진이다.
도 3b는 반도체 기판 상에 종래의 포토 마스크로 다마신 금속배선을 형성하고 결과물 전면을 고배율 광학현미경으로 관찰하여 그 결과를 나타낸 사진이다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 도전라인 전사용 포토 마스크는 반도체 소자의 도전라인에 대응하는 레이아웃 패턴으로 바/스페이스 패턴을 구비하되, 상기 바 패턴과 스페이스 패턴 사이의 경계에는 요철이 구비된다.
상기 도전라인은 반도체 메모리 소자의 워드라인, 비트라인 또는 금속배선일 수 있다.
본 발명에 따른 포토 마스크를 사용하여 도전라인 전사을 위한 노광공정을 수행하게 되면, 인접하는 스페이스 패턴을 투과한 회절광 사이의 보강간섭을 완화할 수 있다. 이에 따라, 종래의 포토 마스크를 사용하는 경우보다 반도체 집적회로 소자의 특성값 열화를 초래하지 않으면서 도전라인의 피치를 보다 감소시킬 수 있어 반도체 집적회로 소자의 집적도 향상에 기여할 수 있다.
이하에서는 첨부한 도면을 참조하여 본 발명에 따른 포토 마스크의 바람직한 실시예를 상세하게 설명한다. 그러나, 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술되는 실시예에 한정되는 것으로해석되어져서는 아니 된다. 이하의 도면을 참조한 설명은 관련한 산업기술분야에서 평균적 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 도면 상에서 동일한 부호는 동일한 요소를 지칭한다. 또한, 어떤 층이 다른 층 또는 기판의 상부에 있다라고 기재한 경우, 상기 어떤 층이 상기 다른 층 또는 기판의 상부에 직접 존재할 수도 있고, 그 사이에 제 3의 층이 개재되어질 수 있다.
도 2를 참조하면, 본 발명에 따른 도전라인 전사용 포토 마스크는 개선된 구조의 바/스페이스 패턴(Ⅱ)을 투명기판(200) 상에 구비한다. 상기 바/스페이스 패턴(Ⅱ)은 측벽에 요철이 구비된 바 패턴(210)과, 바 패턴(210) 사이에서 노출되는 투명기판(200)의 상부표면으로 된 스페이스 패턴(220)을 구비한다. 여기에서, 상기 바 패턴(210)은 노광공정에서 사용하는 광에 대해 불투명한 물질, 예컨대 크롬으로 이루어진다.
상기와 같은 레이아웃 패턴을 구비하는 포토 마스크를 사용하여 사진식각 공정으로 반도체 기판 상에 도전라인을 전사하게 되면 스페이스 패턴(220)으로 투과된 회절광의 보강간섭을 완화할 수 있다. 이에 따라, 최근의 디자인룰 감소추세에 상응하도록 도전라인의 피치를 감소시킬 수 있게 된다. 상기와 같은 효과는 바 패턴(210)의 측벽에 구비된 요철에 의해 창출되는 것으로 판단되며, 이에 대해서는 실험예를 통하여 이하에서 간접적으로 설명하기로 한다.
본 발명자는 바 패턴(210)의 측벽에 구비된 요철이 노광시 스페이스 패턴(220)을 투과한 회절광 사이의 보강간섭을 완화하여 도전라인의 피치 감소에기여한다는 것을 간접적으로 확인하기 위해 다음과 같은 실험을 하였다. 이를 위해, 본 발명자는 본 발명에 따른 포토 마스크 및 종래의 포토 마스크를 각각 금속배선 형성을 위한 다마신 공정에 적용하여 샘플1 및 샘플2를 제조하였다.
<샘플1의 제조과정>
먼저, 반도체 기판의 전면에 절연막을 9000Å 정도의 두께로 형성한 후 절연막의 상부표면을 화학기계적으로 연마하여 광역 평탄화하였다. 이 때, 절연막은 산화막 계열인 USG(Undopped Silicate Glass)막으로 형성하였다. 그런 다음, 포지티브 감광막을 광역 평탄화된 절연막 상에 형성하였다. 그리고 나서, 본 발명에 따른 포토 마스크로 i라인-노광공정을 진행하여 다마신 금속배선이 형성될 부위에서 절연막의 상부표면을 노출시키는 감광막 패턴을 형성하였다. 여기에서 샘플1을 제조하기 위해 사용되는 포토 마스크 상에는 측벽에 요철을 구비한 바 패턴과, 스페이스 패턴이 구비되되, 각각의 폭이 다양하게 변화(split)되어 반도체 기판 상에 전사되는 도전라인의 폭도 변화(split)된다. 여기에서 바 패턴 및 스페이스 패턴의 폭이 스플릿된다라고 함은 바 패턴의 볼록부 폭과 스페이스 패턴의 폭을 변화시키는 것을 의미한다. 이 때, 바 패턴의 오목부 폭도 변화되며, 볼록부 폭을 오목부 폭으로 나눈 값은 일정하게 유지된다. 그 이후에, 감광막 패턴을 식각마스크로 사용하여 노출된 절연막을 건식식각함으로써 다마신 홈을 형성하고, 감광막 패턴은 플라즈마 에싱하여 제거하였다. 이 때, 상기 다마신 홈은 4500Å 정도의 깊이로 형성하였다. 그 다음, 반도체 기판의 전면을 배리어 메탈막으로 라이닝하고, 텅스텐을 반도체 기판의 전면에 증착하여 상기 다마신 홈을 매립하였다. 여기에서, 상기베리어 메탈막은 Ti/TiN막으로 형성하였다. 마지막으로, 반도체 기판의 전면을 화학기계적으로 연마하여 절연막의 상부표면을 노출시켜 텅스텐으로 된 다마신 금속배선을 형성하였다.
상기와 같이 샘플1을 제조한 후, 반도체 기판의 전면을 고배율 광학현미경으로 관찰하고 그 결과를 도 3a에 나타내었다.
<샘플2의 제조과정>
샘플2는 종래기술에 따른 포토 마스크로 감광막 패턴을 형성한다는 점을 제외하면, 샘플1의 제조과정과 실질적으로 동일하다. 상기 포토 마스크에는 바 패턴 및 스페이스 패턴이 구비되되, 각각의 폭이 변화되어 있어 전사되는 도전라인의 폭도 변화된다.
도 3a를 참조하면, 명확하게 도시되어 있지 않지만 금속배선(밝은 부분)의 측벽에는 미세한 요철이 형성되어 있다. 좌측, 중앙 및 우측 금속배선 중 볼록한 부위의 폭은 각각 0.5389㎛, 0.5653㎛ 및 0.5463㎛이다. 또한, 좌측, 중앙 및 우측 금속배선 중 오목한 부위의 폭은 각각 0.5153㎛, 0.5427㎛ 및 0.5318㎛이다. 그리고, 좌측 및 중앙 금속배선의 피치는 각각 0.8291㎛ 및 0.9158㎛이다.
도 3b를 참조하면, 좌측, 중앙 및 우측 금속배선의 폭은 각각 0.5578㎛, 0.5389㎛ 및 5239㎛이다. 또한, 좌측 및 중앙 금속배선의 피치는 각각 0.9837㎛ 및 1.021㎛이다.
도 3a 및 도 3b에 도시되어 있는 금속배선들의 폭과 피치를 비교해보면, 샘플1의 좌측 금속배선과 샘플2의 중앙 금속배선의 폭은 각각 0.5389㎛로 동일하다.그리고, 샘플1의 좌측 금속배선과 샘플2의 중앙 금속배선의 피치는 0.8291㎛ 및 1.021㎛이다. 이로부터, 샘플1의 좌측 금속배선의 폭과 샘플2의 중앙 금속배선의 폭은 실질적으로 동일하지만, 피치에 있어서는 0.1919㎛(1.021㎛-0.8291㎛)의 차이를 보이고 있다.
상기와 같은 실험결과를 통하여, 종래의 포토 마스크로 전사할 수 있는 다마신 금속배선의 폭과 실질적으로 동일한 폭을 가지는 다마신 금속배선을 본 발명에 따른 포토 마스크로 전사하게 되면 금속배선의 피치를 감소시킬 수 있다는 것을 확인할 수 있다. 따라서, 본 발명에 따른 포토 마스크에 구비된 바 패턴 측벽의 요철은 노광시 인접하는 스페이스 패턴으로 투과한 회절광 사이의 보강간섭을 완화시킨다는 것을 간접적으로 확인할 수 있다.
상기에서는 도면을 참고하여 본 발명에 대한 바람직한 실시예를 상세하게 설명하였다. 그러나, 본 발명은 이에 한정되는 것은 아니고, 본 발명의 기술적 사상의 범위 안에서 당 분야에서 통상의 지식으로 그 변형이나 개량이 가능하다.
도전라인 전사를 위한 노광공정에서 본 발명에 따른 포토 마스크를 사용하게 되면 인접하는 스페이스 패턴을 투과한 회절광이 보강간섭하는 것을 완화시킬 수 있다. 이에 따라, 종래의 포토 마스크를 사용하여 전사할 수 있는 도전라인의 폭과 실질적으로 동일한 폭을 가지는 도전라인을 본 발명에 따른 포토 마스크로 전사하게 되면, 반도체 집적회로 소자의 특성값 저하를 유발하지 아니하고 최근 감소추세 있는 디자인룰에 상응하도록 도전라인의 피치를 감소시킬 수 있다. 그 결과, 반도체 집적회로 소자의 칩 크기를 감소시킬 수 있게 되어 생산수율을 향상시킬 수 있게 된다.

Claims (2)

  1. 반도체 소자의 도전라인에 대응하는 회로패턴으로 바 및 스페이스 패턴을 구비하는 포토 마스크에 있어서,
    상기 바 패턴과 스페이스 패턴의 경계에는 요철이 형성되어 있는 것을 특징으로 하는 포토 마스크.
  2. 제1항에 있어서,
    상기 도전라인은 반도체 메모리 소자의 워드라인, 비트라인 또는 금속배선인 것을 특징으로 하는 포토 마스크.
KR1020000004251A 2000-01-28 2000-01-28 도전라인 전사용 포토 마스크 KR20010076845A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000004251A KR20010076845A (ko) 2000-01-28 2000-01-28 도전라인 전사용 포토 마스크

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000004251A KR20010076845A (ko) 2000-01-28 2000-01-28 도전라인 전사용 포토 마스크

Publications (1)

Publication Number Publication Date
KR20010076845A true KR20010076845A (ko) 2001-08-16

Family

ID=19642432

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000004251A KR20010076845A (ko) 2000-01-28 2000-01-28 도전라인 전사용 포토 마스크

Country Status (1)

Country Link
KR (1) KR20010076845A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100934855B1 (ko) * 2008-03-11 2010-01-06 주식회사 하이닉스반도체 노광마스크 및 이를 이용한 반도체소자 형성방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100934855B1 (ko) * 2008-03-11 2010-01-06 주식회사 하이닉스반도체 노광마스크 및 이를 이용한 반도체소자 형성방법
US8197991B2 (en) 2008-03-11 2012-06-12 Hynix Semiconductor Inc. Manufacturing method of a semiconductor device
TWI405032B (zh) * 2008-03-11 2013-08-11 Hynix Semiconductor Inc 半導體元件之製法

Similar Documents

Publication Publication Date Title
US6571384B2 (en) Method of forming fine patterns on semiconductor device
US6432619B2 (en) Method for reducing photolithographic steps in a semiconductor interconnect process
US6596578B2 (en) Semiconductor device and manufacturing method thereof
US7662721B2 (en) Hard mask layer stack and a method of patterning
US20070218627A1 (en) Device and a method and mask for forming a device
US20220044933A1 (en) Semiconductor device with reduced critical dimensions
JP4956370B2 (ja) 半導体素子のパターン形成方法
JP2006005350A (ja) 導線近傍にスキャッタリング・バーを配置させてなる半導体デバイス
CN109755107B (zh) 自对准双重图案方法
KR100446716B1 (ko) 위상변이된 다중 레벨 레티클을 포함하는, 바이레벨 포토레지스트를 이용한 다중 레벨 레티클의 제조방법
US20080179705A1 (en) Semiconductor device, method for manufacturing a semiconductor device and mask for manufacturing a semiconductor device
JP2002055432A (ja) フォトマスク装置及びパターン形成方法
KR20010076845A (ko) 도전라인 전사용 포토 마스크
US7018747B2 (en) Photomask having line end phase anchors
US8103976B2 (en) Photo mask set for forming multi-layered interconnection lines and semiconductor device fabricated using the same
US6767672B2 (en) Method for forming a phase-shifting mask for semiconductor device manufacture
KR101096209B1 (ko) 반도체 소자의 제조 방법
KR20010086625A (ko) 반도체 메모리 소자의 층간절연막 평탄화 방법
KR20030033808A (ko) 반도체소자의 얼라인개선용 얼라인키 구조 및 그 제조방법
KR100333537B1 (ko) 반도체소자의콘택제조방법
US6797635B2 (en) Fabrication method for lines of semiconductor device
KR20090002474A (ko) 포토마스크 및 포토마스크의 레이아웃 형성방법
JPH10107209A (ja) 半導体装置及びその製造方法
KR20020002641A (ko) 반도체소자의 제조방법
KR20020066584A (ko) 위상반전마스크를 이용한 커패시터 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination