JP2016035967A - パターン形成方法 - Google Patents

パターン形成方法 Download PDF

Info

Publication number
JP2016035967A
JP2016035967A JP2014158123A JP2014158123A JP2016035967A JP 2016035967 A JP2016035967 A JP 2016035967A JP 2014158123 A JP2014158123 A JP 2014158123A JP 2014158123 A JP2014158123 A JP 2014158123A JP 2016035967 A JP2016035967 A JP 2016035967A
Authority
JP
Japan
Prior art keywords
pattern
line
openings
opening
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014158123A
Other languages
English (en)
Other versions
JP6366412B2 (ja
JP2016035967A5 (ja
Inventor
辻田　好一郎
Koichiro Tsujita
好一郎 辻田
禎 荒井
Tei Arai
禎 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2014158123A priority Critical patent/JP6366412B2/ja
Priority to US14/799,897 priority patent/US9502306B2/en
Publication of JP2016035967A publication Critical patent/JP2016035967A/ja
Publication of JP2016035967A5 publication Critical patent/JP2016035967A5/ja
Application granted granted Critical
Publication of JP6366412B2 publication Critical patent/JP6366412B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】露光装置の解像限界よりも小さい線幅で形成されたラインアンドスペース（Ｌ／Ｓ）パターンを部分的に除去するために有利な技術を提供する。
【解決手段】複数の第１開口を有する第１層を前記Ｌ／Ｓパターンの上に形成する第１形成工程と、前記複数の第１開口のうち前記Ｌ／Ｓパターンを部分的に除去するために用いる第１開口を露出させる第２開口を有する第２層を前記第１層の上に形成する第２形成工程と、前記第２開口と前記第１開口とを介して前記Ｌ／Ｓパターンを部分的に除去する除去工程と、を含み、前記複数の第１開口は、前記Ｌ／Ｓパターンにおける複数のライン上に配置され、１つのライン上における複数の第１開口は、前記Ｌ／Ｓパターンのピッチの２倍の間隔で当該ラインが伸びる方向に沿って配列し、且つ、隣り合う２つのラインのうち一方の第１開口の配列と他方の第１開口の配列は、前記方向に前記ピッチだけ互いにずれている。
【選択図】図６

Description

本発明は、基板上にパターンを形成するパターン形成方法に関する。
半導体集積回路における回路パターンの微細化および高集積化に伴い、従来の二次元的なパターン要素で回路パターンを構成する方法では、露光装置を用いて設計パターンを基板上に忠実に転写することが困難になってきている。そのため、非特許文献１には、一次元的なパターン要素だけで回路パターンを構成する技術、いわゆる一次元レイアウト技術が提案されている。非特許文献１に開示されている一次元レイアウト技術とは、基板上に単一ピッチのラインアンドスペースパターン（Ｌ＆Ｓパターン）を予め形成しておき、Ｌ＆Ｓパターンを部分的に除去して回路パターンを作製する技術である。
Michael C. Smayling et. al., "32nm and belowLogic Patterning using Optimized Illumination and Double Patterning", Proc. of SPIE, USA, SPIE, 2009, Vol.7274, 7274K. Shohei Yamauchi et. al., "Applicability ofdouble patterning process for fine hole patterns",Proc. of SPIE, USA, SPIE, 2012, Vol.8325, 832526.
Ｌ＆Ｓパターンを部分的に除去するために用いられるパターンはカットパターンと呼ばれる。カットパターンにおける複数の要素（カット要素）は、例えば、Ｌ＆Ｓパターン上において、Ｌ＆Ｓパターンのピッチと同じピッチの碁盤の目状のグリッド（Ｅｖｅｎグリッド）の各交点に配置されうる。つまり、Ｌ＆ＳパターンのピッチとＥｖｅｎグリッドのピッチは同等である。しかしながら、近年における回路パターンの更なる微細化および高集積化に伴い、二重露光などの技術を用いて露光装置の解像限界より小さい線幅またはピッチで形成されたＬ＆Ｓパターンを部分的に除去することが求められている。この場合、複数のカット要素をＥｖｅｎグリッドに従って配置するように設計すると、複数のカット要素の線幅やピッチも露光装置の解像限界より小さくなる。そのため、当該露光装置を用いて複数のカット要素をＬ＆Ｓパターン上に形成することが困難になりうる。
そこで、本発明は、露光装置の解像限界よりも小さい線幅または周期で形成されたラインアンドスペースパターンを部分的に除去するために有利な技術を提供することを目的とする。
上記目的を達成するために、本発明の一側面としてのパターン形成方法は、基板上に形成されたラインアンドスペースパターンを部分的に除去することにより基板上にパターンを形成するパターン形成方法であって、複数の第１開口を有する第１層を前記ラインアンドスペースパターンの上に形成する第１形成工程と、前記複数の第１開口のうち前記ラインアンドスペースパターンを部分的に除去するために用いる第１開口を露出させる第２開口を有する第２層を前記第１層の上に形成する第２形成工程と、前記第２開口と前記第１開口とを介して前記ラインアンドスペースパターンを部分的に除去する除去工程と、を含み、前記複数の第１開口は、前記ラインアンドスペースパターンにおける複数のライン上に配置され、１つのライン上における複数の第１開口は、前記ラインアンドスペースパターンのピッチの２倍の間隔で当該ラインが伸びる方向に沿って配列し、且つ、隣り合う２つのラインのうち一方の第１開口の配列と他方の第１開口の配列は、前記方向に前記ピッチだけ互いにずれている、ことを特徴とする。
本発明の更なる目的又はその他の側面は、以下、添付図面を参照して説明される好ましい実施形態によって明らかにされるであろう。
本発明によれば、例えば、露光装置の解像限界よりも小さい線幅または周期で形成されたラインアンドスペースパターンを部分的に除去するために有利な技術を提供することができる。
ロジック回路の構成を示す図である。 １つのスタンダードセルの構成例を示す図である １つのスタンダードセルの構成例を示す図である。 Ｌ＆Ｓパターンの形成方法を説明するための図である。 カットパターンにおける複数のカット要素をＥｖｅｎグリッドに従って配置した例を示す図である。 カットパターンにおける複数のカット要素を千鳥状のグリッドに従って配置した例を示す図である。 本実施形態におけるパターン形成方法を示すフローチャートである。 パターン形成方法の各工程におけるスタンダードセルを示す図である。 パターン形成方法の各工程における基板の断面を示す図である。 本実施形態のパターン形成方法を用いて基板上に形成した回路パターンを示す図である。
以下、添付図面を参照して、本発明の好適な実施の形態について説明する。なお、各図において、同一の部材ないし要素については同一の参照番号を付し、重複する説明は省略する。
本発明に係る実施形態のパターン形成方法について説明する。本実施形態は、例えば、ロジック回路２の作製に用いられうる。ロジック回路２は、図１に示すように、複数のスタンダードセル４を並べることによって構成される。スタンダードセル４は、例えばＣＭＯＳによって形成される。そのため、基板には、図２に示すように、ｐ型活性領域５ａ（第１活性領域）、ｎ型活性領域５ｂ（第２活性領域）、および分離領域６が設けられる。図２は、１つのスタンダードセル４の構成例を示す図である。分離領域６は、ｐ型活性領域５ａとｎ型活性領域５ｂとを電気的に分離するための分離領域６ａに加えて、隣接する２つのスタンダードセル４の間において活性領域５の電気的な分離を行うための分離領域６ｂも含みうる。
また、基板上にはラインアンドスペースパターン（以下、Ｌ＆Ｓパターン）が形成される。Ｌ＆Ｓパターンは、複数のライン１（パターン要素）を含み、各ライン１は、ｐ型活性領域５ａ、ｎ型活性領域５ｂ、および分離領域６ａにわたって、それらが並ぶ方向（Ｙ方向）に沿って伸びるように基板上に形成される。このように形成された各ライン１は、ｐ型活性領域５ａのＦＥＴおよびｎ型活性領域５ｂのＦＥＴのゲート電極として用いられ、ｐ型活性領域５ａのＦＥＴとｎ型活性領域５ｂのＦＥＴとで同じゲート電位を与えることができる。一方で、ｐ型活性領域５ａのＦＥＴとｎ型活性領域５ｂのＦＥＴとで異なるゲート電位を与える場合には、分離領域６ａ上のライン１を部分的に除去（切断）する必要がある。図２における部分１ａが、分離領域６ａ上のライン１が除去された部分である。さらに、隣接する２つのスタンダードセルの間ではゲート電位を別々に制御するため、当該２つのスタンダードセルの間における分離領域６ｂ上のライン１も部分的に除去（切断）する必要がある。図２における部分１ｂが分離領域６ｂ上のライン１が除去された部分である。ここで、ｐ型活性領域５ａ上の複数のライン１において長さ（Ｙ方向）が互いに異なる場合、もしくはｎ型活性領域５ｂ上の複数のライン１において長さ（Ｙ方向）が互いに異なる場合がありうる。この場合、図３に示すように、分離領域６ａ上の複数のライン１においても長さ（Ｙ方向）が互いに異なりうる。
このように、一次元的なライン１を複数含むＬ＆Ｓパターンを基板上に予め形成しておき、Ｌ＆Ｓパターンを加工することによって所望の回路パターンを作製する技術は、一般に、一次元レイアウト技術と呼ばれる。「Ｌ＆Ｓパターンを加工する」とは、Ｌ＆Ｓパターンを部分的に除去することだけでなく、Ｌ＆Ｓパターンのライン１同士を接続することも含みうる。１次元レイアウト技術は、上述したように、例えばＦＥＴのゲート電極を形成する工程に用いられ、Ｌ＆Ｓパターンの１つのライン１が１本のゲート電極になる。基板上にＬ＆Ｓパターンを形成する工程は、例えば投影光学系を有する露光装置を用いて行われうる。当該露光装置が解像することができる範囲においては、マスク上に形成されたＬ＆Ｓパターンを当該露光装置を用いて基板に転写することによって基板上にＬ＆Ｓパターンを形成することができる。一方で、近年では、回路パターンの更なる微細化および高集積化に伴い、露光装置の解像限界（露光装置が解像することができる最小の線幅）より小さい線幅のライン１を有するＬ＆Ｓパターンを形成することが求められている。しかし、露光装置を用いてマスクのパターンを基板上に露光する露光工程、現像工程およびエッチング工程を単純に１回行うだけでは、露光装置の解像限界より小さい線幅のラインを有するＬ＆Ｓパターンを形成することはできない。
例えば、ＡｒＦレーザ（波長１９３ｎｍ）を用いる露光装置の投影光学系の最大ＮＡ（開口数）は１．３５であるため、解像限界はハーフピッチで３６ｎｍ（＝０．２５×（１９３ｎｍ／１．３５））となる。そのため、解像限界よりも短い３０ｎｍ以下の線幅のライン１を有するＬ＆Ｓパターンを、露光工程、現像工程およびエッチング工程を単純に１回行うだけで基板上に形成することはできない。即ち、解像限界の２倍よりも短い６０ｎｍ以下のピッチを有するＬ＆Ｓパターンを、それらの工程を単純に１回行うだけで基板上に形成することはできない。以下に、露光装置の解像限界より小さい線幅のライン１を有するＬ＆Ｓパターンを形成する方法について、図４を参照しながら説明する。例えば、ライン１の線幅およびスペースの幅がそれぞれ２０ｎｍであるＬ＆Ｓパターンを形成する方法について説明する。以下では、ライン１の線幅およびスペースの幅がそれぞれ２０ｎｍである場合をＬ／Ｓ＝２０／２０ｎｍと表す。
［Ｌ＆Ｓパターンの形成方法について］
まず、図４（ａ）に示すように、シリコン基板１０上にゲート酸化膜１１、ゲート材料１２、およびハードマスク１３を形成し、ハードマスク１３の上にＬ／Ｓ＝２０／６０ｎｍのレジストパターンを形成する。Ｌ／Ｓ＝２０／６０ｎｍのレジストパターンは、例えば、Ｌ／Ｓ＝４０／４０ｎｍのマスクパターンを露光装置を用いてレジストに露光した後、酸素プラズマなどによってレジストを等方的にエッチングすることによって作製されうる。
ハードマスク１３の上にＬ／Ｓ＝２０／６０ｎｍのレジストパターンを形成した後、図４（ｂ）に示すように、ＣＶＤやスパッタなどを用いて酸化膜１５を成膜する。酸化膜１５は、その膜厚が、Ｌ＆Ｓパターンにおけるライン１の線幅と同じになるように、即ち膜厚が２０ｎｍとなるように成膜される。当該酸化膜１５の成膜は等方的に行われるため、ハードマスク１３の上のレジストの側面に形成された酸化膜１５（サイドウォールと呼ぶ）の膜厚も、Ｌ＆Ｓパターンにおけるライン１の線幅と同じ２０ｎｍとなる。ここでは、酸化膜１５を成膜したが、酸化膜１５は下地のハードマスク１３をエッチングするために用いられるため、酸化膜１５に限られるものではなく、例えばカーボン膜であってもよい。
次に、図４（ｃ）に示すように、酸化膜１５を、ハードマスク１３の上に形成されたレジストの上面が現われるまで異方性エッチングを行う。そして、図４（ｄ）に示すように、酸素プラズマなどを用いて、ハードマスク１３の上のレジストを除去する。これにより、ハードマスク１３の上にはサイドウォールのみが残り、酸化膜１５によって構成されたＬ／Ｓ＝２０／２０ｎｍのパターンを形成することができる。このように形成された酸化膜１５のパターンをマスクとして、図４（ｅ）に示すようにハードマスク１３の異方性エッチングを行い、酸化膜１５を除去した後、図４（ｆ）に示すようにハードマスク１３をマスクとしてゲート材料１２の異方性エッチングを行う。これにより、図４（ｇ）に示すように、ゲート材料１２によって構成されたＬ／Ｓ＝２０／２０ｎｍのＬ＆Ｓパターンをシリコン基板１０（ゲート酸化膜１１）の上に形成することができる。
［Ｌ＆Ｓパターンの部分的な除去について］
Ｌ＆Ｓパターンを部分的に除去するために用いられるパターンはカットパターンと呼ばれる。カットパターンにおける複数の要素（カット要素９）は、例えば、Ｌ＆Ｓパターン上において、Ｌ＆Ｓパターンのピッチと同じピッチの碁盤の目状のグリッド（Ｅｖｅｎグリッド）の各交点に配置されうる。つまり、Ｌ＆ＳパターンのピットとＥｖｅｎグリッドのピッチは同等である。図５は、カットパターンにおける複数のカット要素９をＥｖｅｎグリッドに従って配置した例を示す図である。しかしながら、近年における回路パターンの更なる微細化および高集積化に伴い、露光装置の解像限界より小さい線幅のライン１を有するＬ＆Ｓパターンを部分的に除去することが求められている。この場合、カットパターンにおける複数のカット要素９をＥｖｅｎグリッドに従って配置するように設計すると、複数のカット要素の線幅やピッチも露光装置の解像限界より小さくなる。そのため、当該露光装置を用いて複数のカット要素９をＬ＆Ｓパターン上に形成することが困難になりうる。そこで、本実施形態では、カットパターンにおける複数のカット要素９を、図６に示すように、千鳥状のグリッドに従って配置する。図６は、カットパターンにおける複数のカット要素９を千鳥状のグリッドに従って配置した例を示す図である。カットパターンは、例えば、Ｌ＆Ｓパターンにおける複数のライン上に複数のカット要素９が配置されるように構成される。そして、１つのライン上における複数のカット要素９は、Ｌ＆Ｓパターンのピッチの２倍の間隔でライン１が伸びる方向（Ｙ方向）に沿って配列される。また、隣り合う２つのラインのうち一方のカット要素９の配列と他方のカット要素９の配列とは、Ｙ方向にＬ＆Ｓパターンのピッチだけ互いにずれている。このようにカットパターンを構成することにより、カットパターンにおける複数のカット要素９同士の間隔を広げることができる。その結果、上述したように基板上に形成されたＬ＆Ｓパターンにおける複数のライン１上に、複数のカット要素９を形成することが容易になる。
［パターン形成方法について］
以下に、本実施形態におけるパターン形成方法について、図７〜図９を参照しながら説明する。図７は、本実施形態におけるパターン形成方法を示すフローチャートである。また、図８は、パターン形成方法の各工程におけるスタンダードセル４を示す図であり、図９は、パターン形成方法の各工程における基板の断面（ＸＺ断面）を示す図である。図９は、図６における破線Ａ−Ａ’における断面を示している。以下の説明では、図４において示したゲート酸化膜１１を省略し、シリコン基板１０を単に「基板３」を呼ぶ。
Ｓ１０１では、図８（ａ）に示すように、基板３上にＬ＆Ｓパターンを形成する。基板３上へのＬ＆Ｓパターンの形成は、例えば上述した方法によって行われうる。このときの線分Ａ−Ａ’の断面図は、図９（ａ）に示すようになる。Ｓ１０２では、Ｌ＆Ｓパターン上に、図８（ｂ）に示すように、カットパターンにおける複数のカット要素９としての複数の第１開口７ａを有する第１層７を形成する。第１層７は、例えば、レジストや酸化膜などによって構成されうる。このときの断面図は、図９（ｂ）に示すようになる。複数の第１開口７ａは、各第１開口７ａがカットパターンにおける各カット要素に対応するように、カットパターンに従って千鳥状に配置される。即ち、１つのライン１上における複数の第１開口７ａが、Ｌ＆Ｓパターンのピッチの２倍の間隔でライン１が伸びる方向（Ｙ方向）に沿って配列するように第１層７を形成することができる。また、隣り合う２つのライン１のうち一方の第１開口７ａの配列と他方の第１開口７ａの配列とがＹ方向にＬ＆Ｓパターンのピッチだけ互いにずれるように第１層７を形成することができる。ここで、図７では、各第１開口７ａの寸法は、Ｌ＆Ｓパターンにおけるライン１の幅より小さいが、実際には、ライン１の一部を容易に除去することができるようにライン１の幅より大きくすることが好ましい。
このように千鳥状に配置された複数の第１開口７ａを有する第１層を形成する方法としては、例えば非特許文献２に記載された２つの方法が挙げられる。非特許文献２には、ＥＫＢプロセスおよびＤＴＤ（Ｄｕａｌ Ｔｏｎｅ Ｄｅｖｅｌｏｐｍｅｎｔ）プロセスの２つの方法が記載されている。これらの方法は、Ｌ＆Ｓパターンを部分的に除去するために開発されたものではないが、これらの方法を一次元レイアウト技術に応用することができる。ＥＫＢプロセスでは、円柱状にそれぞれ形成された複数のレジストパターンを、Ｅｖｅｎグリッドで配置し、そのレジストパターンをもとに酸化膜の成膜とエッチバックを行う。そして、レジストパターンを除去することにより、複数の開口が千鳥状に配置された酸化膜の層を形成することができる。また、ＤＴＤプロセスでは、Ｌ＆Ｓパターンが形成された基板３上にレジストを塗布し、当該レジストに対してポジ現像とネガ現像とを連続して行うことにより、複数の開口が千鳥状に配置されたレジストの層を形成することができる。
Ｓ１０３では、第１層７に形成された複数の第１開口７ａのうち、Ｌ＆Ｓパターンを部分的に除去するために用いる第１開口７ａ’を選択する。Ｓ１０４では、図８（ｃ）に示すように、Ｓ１０２で形成された第１層７の上に、Ｓ１０３で選択された第１開口７ａ’を露出させる第２開口８ａを有する第２層８を形成する。第２層８は、例えば、レジストや酸化膜などによって構成されうる。このときの断面図は、図９（ｃ）に示すようになる。このように形成された第２開口８ａは、露光装置の解像限界よりも大きい寸法で形成されることができる。ここで、第２層８は、Ｓ１０３で選択された２つ以上の第１開口７ａ’が１つの第２開口８ａによって露出されるように形成されもよい。
Ｓ１０５では、図８（ｄ）に示すように、スパッタやエッチングなどの工程により、第１層７の第１開口７ａ’および第２層８の第２開口８ａを介してＬ＆Ｓパターンを部分的に除去する。このときの断面図は、図９（ｄ）に示すようになる。Ｓ１０６では、第１層７および第２層８を除去する。これにより、図１０に示すように、基板３上に形成されたＬ＆Ｓパターンを部分的に除去し、基板３上に所望の回路パターンを形成することができる。図１０は、本実施形態のパターン形成方法を用いて基板３上に形成した回路パターンを示す図である。
上述したように、本実施形態に係るパターン形成方法は、露光装置の解像限界より小さい線幅のライン１を有するＬ＆Ｓパターン上に、千鳥状に配置された複数の第１開口７ａを有する第１層７を形成する。また、Ｌ＆Ｓパターンを部分的に除去するために用いる第１開口７ａを露出させる第２開口８ａを有する第２層８を第１層７の上に形成する。そして、第１開口７ａおよび第２開口８ａを介してＬ＆Ｓパターンを部分的に除去する。これにより、露光装置の解像限界より小さい線幅のライン１を有するＬ＆Ｓパターンを部分的に除去し、基板上に所望の回路パターンを形成することができる。
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されないことはいうまでもなく、その要旨の範囲内で種々の変形および変更が可能である。
１：ライン、５：活性領域、６：分離領域、７：第１層、７ａ：第１開口、８：第２層、８ａ：第２開口

Claims (7)

  1. 基板上に形成されたラインアンドスペースパターンを部分的に除去することにより基板上にパターンを形成するパターン形成方法であって、
    複数の第１開口を有する第１層を前記ラインアンドスペースパターンの上に形成する第１形成工程と、
    前記複数の第１開口のうち前記ラインアンドスペースパターンを部分的に除去するために用いる第１開口を露出させる第２開口を有する第２層を前記第１層の上に形成する第２形成工程と、
    前記第２開口と前記第１開口とを介して前記ラインアンドスペースパターンを部分的に除去する除去工程と、
    を含み、
    前記複数の第１開口は、前記ラインアンドスペースパターンにおける複数のライン上に配置され、
    １つのライン上における複数の第１開口は、前記ラインアンドスペースパターンのピッチの２倍の間隔で当該ラインが伸びる方向に沿って配列し、且つ、隣り合う２つのラインのうち一方の第１開口の配列と他方の第１開口の配列は、前記方向に前記ピッチだけ互いにずれている、ことを特徴とするパターン形成方法。
  2. 前記基板は、複数の活性領域を電気的に分離するための分離領域を有し、
    前記第１形成工程では、前記分離領域の上の各ラインに少なくとも１つの第１開口が配置され、
    前記第２開口によって露出される第１開口は、前記分離領域の上に形成されている、ことを特徴とする請求項１に記載のパターン形成方法。
  3. 前記基板は、第１活性領域および第２活性領域を更に含み、
    前記分離領域は、前記第１活性領域と前記第２活性領域との間に配置され
    前記ラインアンドスペースパターンにおける各ラインは、前記第１活性領域、前記第２活性領域および前記分離領域にわたって、それらの上に形成されている、ことを特徴とする請求項２に記載のパターン形成方法。
  4. 前記複数のラインは、前記方向における前記分離領域の上の長さが互いに異なって前記基板上に形成されている、ことを特徴とする請求項２又は３に記載のパターン形成方法。
  5. 前記第２形成工程では、前記ラインアンドスペースパターンを部分的に除去するために用いる２つ以上の第１開口が１つの前記第２開口によって露出されるように前記第２層を形成する、ことを特徴とする請求項１乃至４のうちいずれか１項に記載のパターン形成方法。
  6. 前記複数の第１開口の各々の寸法は、前記ラインアンドスペースパターンにおける１つのラインの幅より大きい、ことを特徴とする請求項１乃至５のうちいずれか１項に記載のパターン形成方法。
  7. 前記第１形成工程では、ＥＫＢプロセスおよびＤＴＤプロセスのうち一方を用いて前記複数の第１開口を形成する、ことを特徴とする請求項１乃至６のうちいずれか１項に記載のパターン形成方法。
JP2014158123A 2014-08-01 2014-08-01 パターン形成方法 Expired - Fee Related JP6366412B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014158123A JP6366412B2 (ja) 2014-08-01 2014-08-01 パターン形成方法
US14/799,897 US9502306B2 (en) 2014-08-01 2015-07-15 Pattern formation method that includes partially removing line and space pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014158123A JP6366412B2 (ja) 2014-08-01 2014-08-01 パターン形成方法

Publications (3)

Publication Number Publication Date
JP2016035967A true JP2016035967A (ja) 2016-03-17
JP2016035967A5 JP2016035967A5 (ja) 2017-09-14
JP6366412B2 JP6366412B2 (ja) 2018-08-01

Family

ID=55180799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014158123A Expired - Fee Related JP6366412B2 (ja) 2014-08-01 2014-08-01 パターン形成方法

Country Status (2)

Country Link
US (1) US9502306B2 (ja)
JP (1) JP6366412B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110828466A (zh) * 2019-11-11 2020-02-21 上海华力微电子有限公司 字线制作方法
CN110828460A (zh) * 2018-08-14 2020-02-21 中芯国际集成电路制造(北京)有限公司 半导体器件及其形成方法
JP2020043356A (ja) * 2016-03-24 2020-03-19 東京エレクトロン株式会社 半導体装置の製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9412649B1 (en) * 2015-02-13 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating semiconductor device
JP6966686B2 (ja) 2016-10-21 2021-11-17 株式会社ソシオネクスト 半導体装置
US9741823B1 (en) 2016-10-28 2017-08-22 Internation Business Machines Corporation Fin cut during replacement gate formation
KR20180068653A (ko) 2016-12-14 2018-06-22 삼성전자주식회사 반도체 장치
US11901190B2 (en) * 2017-11-30 2024-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of patterning
JP2021153133A (ja) * 2020-03-24 2021-09-30 キオクシア株式会社 パターン形成方法およびテンプレートの製造方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000260705A (ja) * 1999-03-12 2000-09-22 Canon Inc 露光方法ならびにそれを用いたデバイスおよびデバイス製造方法
JP2005150494A (ja) * 2003-11-18 2005-06-09 Sony Corp 半導体装置の製造方法
JP2009049420A (ja) * 2007-08-22 2009-03-05 Qimonda Ag 集積回路製造方法、集積回路を製造する構成、および集積回路
JP2010238719A (ja) * 2009-03-30 2010-10-21 Toshiba Corp 半導体装置の製造方法および半導体装置
JP2011100789A (ja) * 2009-11-04 2011-05-19 Fujitsu Semiconductor Ltd 半導体装置及びその設計方法並びに半導体装置の製造方法
JP2011258822A (ja) * 2010-06-10 2011-12-22 Toshiba Corp 半導体装置の製造方法
JP2012033923A (ja) * 2010-07-29 2012-02-16 Nikon Corp 露光方法及び露光装置、並びにデバイス製造方法
JP2012064939A (ja) * 2010-09-14 2012-03-29 Nikon Corp パターン形成方法及びデバイス製造方法
US20120235243A1 (en) * 2011-03-17 2012-09-20 Semiconductor Manufacturing International (Shanghai) Corporation Method of forming a gate pattern and a semiconductor device
JP2013157498A (ja) * 2012-01-31 2013-08-15 Renesas Electronics Corp 半導体装置及びその製造方法
JP2014049738A (ja) * 2012-08-29 2014-03-17 Toshiba Corp パターン形成方法
WO2014061760A1 (ja) * 2012-10-19 2014-04-24 株式会社ニコン パターン形成方法及びデバイス製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100577610B1 (ko) * 2003-07-15 2006-05-10 삼성전자주식회사 반도체 장치, 반도체 장치의 제조 방법 및 에스램 장치,에스램 장치 제조 방법.
KR100934836B1 (ko) * 2008-06-19 2009-12-31 주식회사 하이닉스반도체 반도체소자의 미세패턴 형성방법
KR101618749B1 (ko) * 2009-02-27 2016-05-09 삼성전자주식회사 반도체 소자의 패턴 형성 방법
US9236267B2 (en) * 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US9349604B2 (en) * 2013-10-20 2016-05-24 Tokyo Electron Limited Use of topography to direct assembly of block copolymers in grapho-epitaxial applications
US9224617B2 (en) * 2014-01-29 2015-12-29 Globalfoundries Inc. Forming cross-coupled line segments
US9287131B2 (en) * 2014-02-21 2016-03-15 Globalfoundries Inc. Methods of patterning line-type features using a multiple patterning process that enables the use of tighter contact enclosure spacing rules

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000260705A (ja) * 1999-03-12 2000-09-22 Canon Inc 露光方法ならびにそれを用いたデバイスおよびデバイス製造方法
JP2005150494A (ja) * 2003-11-18 2005-06-09 Sony Corp 半導体装置の製造方法
JP2009049420A (ja) * 2007-08-22 2009-03-05 Qimonda Ag 集積回路製造方法、集積回路を製造する構成、および集積回路
JP2010238719A (ja) * 2009-03-30 2010-10-21 Toshiba Corp 半導体装置の製造方法および半導体装置
JP2011100789A (ja) * 2009-11-04 2011-05-19 Fujitsu Semiconductor Ltd 半導体装置及びその設計方法並びに半導体装置の製造方法
JP2011258822A (ja) * 2010-06-10 2011-12-22 Toshiba Corp 半導体装置の製造方法
JP2012033923A (ja) * 2010-07-29 2012-02-16 Nikon Corp 露光方法及び露光装置、並びにデバイス製造方法
JP2012064939A (ja) * 2010-09-14 2012-03-29 Nikon Corp パターン形成方法及びデバイス製造方法
US20120235243A1 (en) * 2011-03-17 2012-09-20 Semiconductor Manufacturing International (Shanghai) Corporation Method of forming a gate pattern and a semiconductor device
JP2013157498A (ja) * 2012-01-31 2013-08-15 Renesas Electronics Corp 半導体装置及びその製造方法
JP2014049738A (ja) * 2012-08-29 2014-03-17 Toshiba Corp パターン形成方法
WO2014061760A1 (ja) * 2012-10-19 2014-04-24 株式会社ニコン パターン形成方法及びデバイス製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MICHAEL C. SMAYLING: "32nm and below Logic Patterning using Optimized Illumination and Double Patterning", PROC. OF SPIE, vol. 7274, JPN7018001784, March 2009 (2009-03-01), pages 1 - 72740, ISSN: 0003808313 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020043356A (ja) * 2016-03-24 2020-03-19 東京エレクトロン株式会社 半導体装置の製造方法
CN110828460A (zh) * 2018-08-14 2020-02-21 中芯国际集成电路制造(北京)有限公司 半导体器件及其形成方法
CN110828466A (zh) * 2019-11-11 2020-02-21 上海华力微电子有限公司 字线制作方法

Also Published As

Publication number Publication date
US20160035628A1 (en) 2016-02-04
JP6366412B2 (ja) 2018-08-01
US9502306B2 (en) 2016-11-22

Similar Documents

Publication Publication Date Title
JP6366412B2 (ja) パターン形成方法
US7537866B2 (en) Patterning a single integrated circuit layer using multiple masks and multiple masking layers
TWI473143B (zh) 在半導體裝置中形成微型圖案之方法
KR20140041344A (ko) 패턴 형성 방법
US20080280217A1 (en) Patterning A Single Integrated Circuit Layer Using Multiple Masks And Multiple Masking Layers
JP2007150166A (ja) 半導体装置の製造方法
US9559015B2 (en) Method of forming a conductive line pattern in FinFET semiconductor devices
KR20140016664A (ko) 더미 패턴들이 잔류하지 않는 미세 패턴 형성 방법 및 포토 마스크 시스템
US20130307166A1 (en) Method for forming patterns of dense conductor lines and their contact pads, and memory array having dense conductor lines and contact pads
US8273522B2 (en) Exposure mask and method for manufacturing semiconductor device using the same
US10535646B2 (en) Systems and methods for a sequential spacer scheme
TWI538015B (zh) 半導體元件的製作方法
KR20090097471A (ko) 노광마스크 및 이를 이용한 반도체소자의 형성방법
US8110507B2 (en) Method for patterning an active region in a semiconductor device using a space patterning process
JP2007123342A (ja) 半導体装置の製造方法。
US8685630B2 (en) Methods of forming a pattern in a material and methods of forming openings in a material to be patterned
US9436081B2 (en) Methods of modifying masking reticles to remove forbidden pitch regions thereof
EP3499310A1 (en) A method for producing a pattern of features by lithography and etching
TWI521369B (zh) 佈局分割方法及應用其之半導體元件製造方法
KR100972910B1 (ko) 노광마스크 및 이를 이용한 반도체소자 형성방법
US10170309B2 (en) Dummy pattern addition to improve CD uniformity
KR100815942B1 (ko) 패턴의 해상도를 향상시키기 위한 반도체 소자의 제조 방법
JP2008153306A (ja) 半導体集積回路、ならびにその設計方法および設計プログラム
JP2005197551A (ja) 半導体装置の製造方法
KR20100079276A (ko) 반도체 소자 제조용 레티클 제작 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170801

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170801

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180530

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180703

R151 Written notification of patent or utility model registration

Ref document number: 6366412

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees