JP2005150494A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】リソグラフィ工程において、狭いピッチの開口パターンであっても解像することができ、微細な開口であっても寸法精度良く形成できるようにする。
【解決手段】半導体基板上の被加工膜に形成すべき開口群を構成する開口１を、当該開口同士の間の距離が所定の設定距離よりも小さくならないように複数のグループＡ，Ｂに分割して、各グループＡ，Ｂ別の露光用マスクを形成し、各グループＡ，Ｂ別の露光用マスク毎に、前記被加工膜上に成膜されたレジスト膜へのマスクパターンの露光転写工程と、当該マスクパターンが露光転写されたレジスト膜をマスクにしたエッチング工程とを行い、これを前記グループ別の露光用マスクの全てについて繰り返すことで、前記被加工膜に前記開口群を形成する。
【選択図】図１

Description

本発明は、リソグラフィ工程を経て形成される半導体装置の製造方法に関し、特に接続孔やキャパシタ等といった開口パターンの形成工程を含む半導体装置の製造方法に関するものである。

近年、半導体デバイス、ＭＥＭＳ（Micro Electro Mechanical Systems）、液晶デバイス、磁気ヘッド等のパターン形成に、半導体装置の製造プロセスにて用いられるリソグラフィ技術が広く応用されている。リソグラフィ技術は、光または荷電粒子線によりレジストと呼ばれる感光性樹脂を照射し、その後現像してレジストにマスクパターンを転写し、これにより所望するパターンを形成するものである。

ところで、最近では、リソグラフィ技術を用いて形成すべきパターンのピッチ、サイズは高集積化や微細化等が進んでおり、そのパターン形成が困難になりつつある。例えば、半導体回路素子には、ソース・ドレイン領域、ゲート、配線、接続孔、メモリー用キャパシタ等があるが、その中でも等に接続孔やキャパシタ等といった開口（ホール）パターンのパターニングが困難である。

一般に、半導体回路素子の製造に広く用いられている、縮小投影光リソグラフィ技術では、パターンの解像限界がＲ（Half pitch）＝ｋ１×（λ／ＮＡ）というレイリーの式で表されることが知られている。ここで、Ｒは、プロセスマージンをもって解像できるパターンのハーフピッチである。λは露光波長、ＮＡは露光装置の投影レンズの像側の開口数で、像側焦点から見た投影レンズ（瞳面）の見込み角θの正弦に像側媒質の屈折率ｎをかけたもの、つまりＮＡ＝ｎ×sinθで（通常、媒質は空気なので、ｎ＝１）である。また、ｋ１は、露光プロセス、レジストプロセスに応じたプロセスファクターである。現状のリソグラフィ・プロセスでは、ライン＆スペースパターンに対しては、ｋ１＝0.35程度であり、ホールパターン（ピッチが緩い孤立ホールも共存する）に対してはｋ１＝0.43程度である。

このレイリーの式によれば、露光波長を短波長化するか、ＮＡを大きくすれば、解像限界は小さくできることがわかる。ところが、露光波長が短波長化して紫外線領域に入ると、透明で均一な硝材があまりなく、露光装置やフォトマスクの作成が困難になってしまう。さらには、露光装置やレジスト材料等のコストも高くなる。したがって、露光光の短波長化は、必ずしも容易ではない。また、投影レンズのＮＡを大きくすることは、投影レンズを大きくすることであるが、投影レンズを大き、均一に加工するのは難しく、高ＮＡ化は限界にきている。また、ＮＡを大きくするということは、微細なパターンで開回折した、回折角の大きい回折光を取り込むといことを意味するが、回折角が大きくなるとｐ偏向成分がきれいに干渉しなくなることが考えられる。そのため、実際には、レイリーの式で示したようにＮＡに反比例して解像限界が小さくなるとは限らない。つまり、現在のリソグラフィ技術では、解像限界があり、より微細なパターンを形成することができないという問題がある。特に、開口パターンについては、ｋ１＝0.43程度であることから、ライン＆スペースパターンに比べて、微細なパターン形成が困難である。

このような問題点に対しては、リソグラフィ工程（リソグラフィ技術を用いて実施される工程）での解像限界以下の大きさの開口パターンを形成する手法として、同層のパターンを分割して、一つのレジストに多重露光を行うことが提案されている（例えば、特許文献１参照）。これは、同層のパターンを分割することで、解像困難な密集した開口パターンを形成する場合であっても、孤立した開口パターンの解像度向上に適した露光条件を使用できるので、解像度の劣化を防止しつつ密集パターンの形成を可能にするというものである。

特開２００２−２８７３２４号公報

しかしながら、特許文献１に開示された従来のパターン形成方法では、必ずしも微細な開口パターンを精度良く形成できるとは限らない。同層のパターンを分割して、一つのレジストに多重露光を行うと、そのレジストに分割した各パターンの潜像を重ね焼きすることになるからである。つまり、狭いピッチのパターン部分では、光強度分布の関係上、レジスト上にて、あるパターンによる潜像と他のパターンによる潜像とが重なってしまうおそれがある。したがって、多重露光では、必ずしも狭いピッチのパターンを解像できるとは限らないのである。

そこで、本発明は、リソグラフィ工程において、狭いピッチの開口パターンであっても解像することができ、微細な開口であっても寸法精度良く形成することのできる半導体装置の製造方法を提供することを目的とする。

本発明は、上記目的を達成するために案出された半導体装置の製造方法で、半導体基板上の被加工膜に形成すべき開口群を構成する開口を、当該開口同士の間の距離が所定の設定距離よりも小さくならないように複数のグループに分割して、各グループ別の露光用マスクを形成し、前記グループ別の露光用マスク毎に、前記被加工膜上に成膜されたレジスト膜へのマスクパターンの露光転写工程と、当該マスクパターンが露光転写されたレジスト膜をマスクにしたエッチング工程とを行い、これを前記グループ別の露光用マスクの全てについて繰り返すことで、前記被加工膜に前記開口群を形成することを特徴とする。

上記手順による半導体装置の製造方法では、グループ別の露光用マスク毎に、露光転写工程とエッチング工程とを行うので、同一レジスト膜に多重露光を行う必要がない。すなわち、同一レジスト膜上で、各露光用マスクによる潜像が重なってしまうことがない。しかも、各露光用マスクは、開口同士の間の距離が所定の設定距離よりも小さくならないようにグループ分けされたものである。したがって、解像困難な密集した開口群を形成する場合であっても、解像度の劣化を防止しつつ寸法精度良く形成することができる。

本発明によれば、密集した開口群であっても解像度の劣化を防止しつつ寸法精度良く形成できるようになるので、ピッチが狭く微細な寸法の開口パターン形成が実現可能となり、高度に集積化した半導体装置等を製造に適用して非常に好適なものとなる。

以下、図面に基づき本発明に係る半導体装置の製造方法について説明する。
図１〜４は、本発明の半導体装置の製造方法の概要の一例を示す模式図である。

本実施形態で説明する半導体装置の製造方法では、図１（ａ）に示すように、半導体基板上に形成された被加工膜、すなわち同一レイヤーに対して、四辺形状の開口１が規則的に配置されてなる開口群を形成する。このような開口群を形成するのにあたっては、先ず、その開口群を構成する開口１を、図１（ａ）および（ｂ）に示すように、複数（例えば、二つ）のグループＡ，Ｂ…に分割して、各グループＡ，Ｂ…別の露光用マスクを形成する。

このときのグループ分けは、同一グループに属する開口１ａ，１ｂ同士の間の距離が所定の設定距離よりも小さくならないように行う。「所定の設定距離」とは、開口群の形成を行うリソグラフィ工程での露光条件に依存して決定されるもので、当該露光条件における解像限界に相当する大きさをいう。開口群のグループ分けは、その分割数を極力抑えることが望ましい。その後の工程数を増加させずに、迅速な処理を可能にするためである。したがって、開口群のグループ分けは、二つのグループＡ，Ｂへの分割が理想的である。

例えば、図２に示すように、ピッチＰでマトリクス状に開口が並んで配置される開口群であれば、その開口群を、グループＡに属する開口１ａと、グループＢに属する開口１ｂとに分割する。そして、グループＡに属する開口１ａのみによって構成される開口パターンと、グループＢに属する開口１ｂのみによって構成される開口パターンとを、それぞれ別の露光用マスク上に形成する。このように、交互に各パターンを配置すれば、開口群全体では開口が最小ピッチＰで並んでいても、同一グループＡ，Ｂに属する開口１ａ，１ｂ同士の間の最小ピッチはＰ×２^1/2となる。つまり、１回当たりのリソグラフィ工程での最小ピッチを、元の最小ピッチＰの２^1/2倍に緩和できる。しかも、最小ピッチＰが解像限界より小さい場合であっても、これを緩和することによって、その緩和後の最小ピッチＰ×２^1/2が解像限界よりも小さくならない大きさとすることが可能となる。

ただし、例えば、図３に示すように、ピッチＰで正三角形状に開口１ａ，１ｂ、１ｃが並んで配置される開口群については、二つのグループへの分割ではピッチＰで隣り合う開口が存在してしまうため、三つ以上のグループへ分割する。なお、三つ以上のグループ分けを避け、理想的である二つのグループへの分割を可能にすべく、予め設計段階で、開口が正三角形状に並んで配置されることのない設計ルールを設けて適用するようにしても構わない。

このような開口群のグループ分けを行ったら、各グループＡ，Ｂ別の露光用マスクを形成するが、このマスク形成については、公知技術を利用して具現化すればよいため、ここではその説明を省略する。また、露光用マスクを形成する際には、ハーフトーン位相シフトマスクやレベンソン位相シフトマスク、アシストパターン、ＯＰＣ（Optical Proximity Correction）等といった公知の寸法精度向上技術を適用することも考えられる。

各グループＡ，Ｂ別の露光用マスクを形成した後は、次いで、図４に示すように、そのグループＡ，Ｂ別の露光用マスク毎に、リソグラフィ（露光転写）工程およびエッチング工程を繰り返して行う。

詳しくは、半導体基板上の被加工膜に対して、図４（ａ）に示すように、その被加工膜２の上に無機材料からなるハードマスク膜３を成膜し、さらにそのハードマスク膜３の上に、図４（ｂ）に示すように、レジスト膜４を成膜して積層する。そして、グループＡについての露光用マスクを用いて、グループＡに属する開口１ａのみによって構成される開口パターン、すなわちその露光用マスクに形成されたマスクパターンを、レジスト膜４に露光転写する。さらには、そのマスクパターンが露光転写されたレジスト膜４をマスクにして、ハードマスク膜３に対するドライエッチングを行う。このエッチング処理の後、レジスト膜４を除去すれば、ハードマスク膜３には、図４（ｃ）に示すように、グループＡに属する開口１ａが形成されることになる。

グループＡに属する開口１ａの形成後は、続いて、その開口１ａが形成されたハードマスク膜３の上に、図４（ｄ）に示すように、レジスト膜５を成膜して積層する。そして、グループＢについての露光用マスクを用いて、グループＢに属する開口１ｂのみによって構成される開口パターン、すなわちその露光用マスクに形成されたマスクパターンを、レジスト膜５に露光転写する。さらには、図４（ｅ）に示すように、そのマスクパターンが露光転写されたレジスト膜５をマスクにして、ハードマスク膜３に対するドライエッチングを行う。

このエッチング処理の後、レジスト膜５を除去すれば、ハードマスク膜３には、図４（ｆ）に示すように、グループＡに属する開口１ａに加えて、グループＢに属する開口１ｂも形成されることになる。したがって、ハードマスク膜３をマスクにして被加工膜２に対するドライエッチングを行えば、その被加工膜２には、グループＡに属する開口１ａと、グループＢに属する開口１ｂとの両方、すなわちグループ分け前の開口群が形成されることになる。

なお、上述した手順のうちのリソグラフィ工程およびエッチング工程については、公知技術を利用して具現化すればよいため、ここではその詳細の説明を省略する。

また、ここでは、被加工膜２の上にハードマスク膜３を設け、そこに別々に各グループＡ，Ｂの開口パターンを加工転写し、その後ハードマスク膜３をマスクに、被加工膜２をエッチングして、最終的に全ての開口群を形成する場合を例に挙げている。このような場合であれば、二回目以降のリソグラフィ工程でレジスト膜５を均一な厚さに塗布するために、ハードマスク膜３は薄くすることが望ましい。ただし、ハードマスク膜３を薄くすると、そのハードマスク膜３をマスクにして被加工膜２をエッチングするときの選択比を確保できないおそれもある。そのため、選択比を確保できないおそれがあれば、最上層のハードマスク膜３の下に、中間のハードマスク膜を設けるようにしてもよい。また、ハードマスク膜３の存在によって、被加工膜２への開口加工精度を高く維持することが可能となるが、開口加工精度に関するスペックを満足するようであれば、ハードマスク膜３を設けることなく被加工膜２の上に直接レジスト膜４，５を設けるようにすることも考えられる。

以上のように、本実施形態の製造方法では、グループＡ，Ｂ別の露光用マスク毎に、リソグラフィ工程とエッチング工程とを行うので、同一のレジスト膜４またはレジスト膜５に多重露光を行う必要がない。すなわち、同一のレジスト膜４またはレジスト膜５上で、各露光用マスクによる潜像が重なってしまうことがない。しかも、各露光用マスクは、開口同士の間の距離が所定の設定距離よりも小さくならないようにグループ分けされたものである。したがって、一回のリソグラフィ工程で形成するパターンのピッチは緩くなるので、解像困難な密集した開口群を形成する場合であっても、解像度の劣化を防止しつつ寸法精度良く形成することができ、従来のリソグラフィ技術では解像できなかった狭ピッチを含むパターンを寸法精度よく形成できる。

ところで、上述した実施形態の例では、グループＡ，Ｂ別の露光用マスクにおける開口パターンをそのまま露光転写して開口群を加工形成しているため、パターンピッチの緩和により密集した狭ピッチの開口群であっても寸法精度よく形成できるが、形成すべき開口１のターゲット寸法が解像限界を超えてしまうと、その開口形成が困難になってしまう可能性がある。

そこで、次に、解像限界よりも小さいターゲット寸法の開口を形成する場合の例について説明する。図５〜７は、本発明の半導体装置の製造方法の概要の他の例を示す模式図である。

ここで説明する開口の形成手順では、リソグラフィ工程において、被加工膜２に形成すべき開口のターゲット寸法よりも大きな開口寸法のマスクパターンを露光転写し、そのリソグラフィ工程の後に開口の大きさをターゲット寸法まで縮小化させる工程を行うようにする。なお、他の工程（開口群のグループ分けやエッチング工程等）については、上述した例と同様である。

開口の大きさを縮小化させる工程では、例えば、図５（ａ）に示すように、ハードマスク膜３上のレジスト膜４，５に、被加工膜２に形成すべき開口のターゲット寸法よりも大きな開口寸法のマスクパターンを露光転写した後、図５（ｂ）に示すように、レジスト加熱によるサーマルフローを行って、レジスト膜４，５に形成された開口１ａ，１ｂの大きさをターゲット寸法まで縮小化させ、その後に、図５（ｃ）に示すように、レジスト膜４，５をマスクにしたハードマスク膜３へのエッチングを行う。レジスト加熱によるサーマルフローについては、例えば特開２００２−２３１６０１号公報または特開２００２−２１７０８７号公報に開示されているように公知であるため、ここではその詳細な説明を省略するが、加熱温度の制御によって縮小化の量をコントロールすることが可能である。

また、開口の大きさを縮小化させる工程では、例えば、図６（ａ）に示すように、ハードマスク膜３上のレジスト膜４，５に、被加工膜２に形成すべき開口のターゲット寸法よりも大きな開口寸法のマスクパターンを露光転写した後、図６（ｂ）に示すように、架橋剤６を塗布する。そして、図６（ｃ）に示すように、基板加熱によりレジスト膜４，５の側壁に架橋層７を形成し、さらには、図６（ｄ）に示すように、リンス処理により余分な架橋剤６を除去する。その後、図６（ｅ）に示すように、架橋層７が形成されたレジスト膜４，５をマスクにハードマスク膜３へのエッチングを行う。架橋剤６を用いた架橋層７の形成については、例えば特開平１０−７３９２７号公報に開示されているように公知であるため、ここではその詳細な説明を省略するが、架橋剤６の材料選択および基板加熱温度の制御によって架橋層７の膜厚、すなわち縮小化の量をコントロールすることが可能である。

また、開口の大きさを縮小化させる工程では、例えば、図７（ａ）に示すように、被加工膜２上のハードマスク膜３に、グループ別の露光用マスク毎のリソグラフィ工程とエッチング工程とを繰り返して、被加工膜２に形成すべき開口のターゲット寸法よりも大きな開口寸法の開口群を形成した後、図７（ｂ）に示すように、無機膜８を成膜する。そして、図７（ｃ）に示すように、無機膜８をテーパエッチング（垂直性エッチング）して、開口群の側壁部分にサイドウォール９を形成し、開口１ａ，１ｂの大きさをターゲット寸法まで縮小化させた後に、図７（ｄ）に示すように、サイドウォール９が形成されたハードマスク膜３をマスクにした被加工膜２へのエッチングを行う。なお、無機膜８を用いたサイドウォール形成についても、公知技術を利用して具現化すればよいため、ここではその詳細の説明を省略する。

以上のように、図５〜７に示した例のような縮小化の工程を含む場合には、形成すべき開口のターゲット寸法が解像限界を超えていても、解像限界よりも大きいターゲット寸法の開口を露光転写した後、その開口の大きさをターゲット寸法まで縮小化させることで、解像限界よりも小さいターゲット寸法の開口を形成することが可能となる。したがって、開口群のパターンピッチのみならず、形成すべき開口のターゲット寸法が解像限界を超えていても、その開口群を解像度の劣化を防止しつつ寸法精度良く形成することができるのである。

次に、本発明に係る半導体装置の製造方法について、図８〜１４の説明図を参照しながら、具体例を挙げて詳細に説明する。
具体例の一つ目として説明する実施例１では、図８に示すようなゲートアレイのコンタクトホール層を形成する場合を例に挙げて説明する。図例のコンタクトホール層において、形成すべき開口であるコンタクトホール（Contact Hole）の大きさは７０ｎｍ×７０ｎｍで、最小ピッチは１６０ｎｍである。

このようなコンタクトホールの形成にあたっては、先ず、半導体基板上にゲートおよび素子分離領域、ソース、ドレイン領域を形成した後、図９（ａ）に示すように、被加工膜２である層間絶縁膜として酸化珪素（ＳｉＯ）膜１０を例えばＣＶＤ（Chemical Vapor Deposition）法で積層し、ＣＭＰ処理を行って平坦化する。このとき、ＳｉＯ膜１０の厚さは、例えば３００ｎｍとする。なお、図中では、素子分離領域上のゲート電極１１をも示している。ＳｉＯ膜１０の形成後は、図９（ｂ）に示すように、そのＳｉＯ膜１０の上に、例えばＣＶＤ法を用いて、ハードマスク膜３としての窒化珪素（ＳｉＮ）膜１２を８０ｎｍ厚積層する。そして、ＳｉＮ膜１２上には、８０ｎｍ厚の有機系反射防止膜を介して、レジスト膜４としてのメタアクリル系化学増幅型ポジレジスト膜を例えば２５０ｎｍ厚で塗布する。

ここで、図８に示したゲートアレイのコンタクトホール層を形成する場合であれば、図１０に示すようなコンタクトホールパターンの露光転写を行う必要がある。ところが、ここでは、当該コンタクトホールパターンの露光転写を行うのではなく、当該コンタクトホールパターンを図１１（ａ）および（ｂ）に示すような二つのグループＡ，Ｂに分割して、各グループＡ，Ｂ別の露光用マスクを形成する。このときのグループ分けは、同一グループに属するホール同士の間の距離が所定の設定距離よりも小さくならないように、すなわち最小ピッチ１６０ｎｍで隣り合うホール同士が同一グループＡ，Ｂに属さないように行う。このグループ分けによって、コンタクトホールパターン全体では開口が最小ピッチ１６０ｎｍで並んでいても、同一グループＡ，Ｂに属するホール同士の間の最小ピッチは、｛（１６０ｎｍ）²＋（２００ｎｍ）²｝^1/2＝２５６ｎｍに緩和されることになる。

さらに、各グループＡ，Ｂ別の露光用マスクの形成にあたっては、解像限界よりも小さいターゲット寸法のコンタクトホールの形成を精度良く行うべく、ホールの大きさを、形成すべき大きさである７０ｎｍ×７０ｎｍではなく、それよりも大きな１２０ｎｍ×１２０ｎｍのホール寸法に拡大する。

そして、各グループＡ，Ｂ別の露光用マスクを形成したら、そのうちの一方の露光用マスク（例えば、グループＡについての露光用マスク）を用いて、図１２（ａ）に示すように、ＳｉＮ膜１２上に有機系反射防止膜１３を介して形成されたレジスト膜４としてのメタアクリル系化学増幅型ポジレジスト膜１４に対して、光リソグラフィ技術を用いたマスクパターン（コンタクトホールパターン）の露光転写を行う。このときのリソグラフィ条件は、以下のようにすることが考えられる。

露光装置：ＡｒＦエキシマレーザ縮小投影型スキャナー（縮小率１／４）
露光波長：１９３ｎｍ
投影レンズの像側開口数：０．８０
投影レンズの照明側開口数：０．５６
マスク：ハーフトーン位相シフトマスク（背景透過率６％）
レジスト：メタアクリル系化学増幅型ポジレジスト（２５０ｎｍ厚）
反射防止膜：有機系反射防止膜（８０ｎｍ厚）
現像液：ＴＭＡＨ（Tetramethyl ammonium hydroxide）２．３８％

その後は、図１２（ｂ）に示すように、レジスト膜１４を十分に覆うように、架橋剤１５として、例えばクラリアント（株）製の架橋剤Ｒ５００を全面塗布する。そして、基板加熱を１２０℃で１２０秒間行った後、基板を２３℃に冷却し、純水でのリンス処理により余分な架橋剤１５を除去する。これにより、レジスト膜１４の上面およびホールの側壁には、そのレジスト膜１４から拡散した酸と反応して、図１２（ｃ）に示すように、架橋層１６が形成され、この架橋層１６によってホールの大きさが７０ｎｍ×７０ｎｍに縮小化されることになる。そして、架橋層１６が形成されたレジスト膜１４をマスクに、有機系反射防止膜１３およびＳｉＮ膜１２に対するエッチングを行う。これにより、有機系反射防止膜１３およびＳｉＮ膜１２には、図１２（ｄ）に示すように、グループＡに属するホール１ａが形成されることになる。

さらにその後は、架橋層１６、レジスト膜１４および有機系反射防止膜１３の除去を行い、ホール１ａが形成されたＳｉＮ膜１２上に有機系反射防止膜１７を介してレジスト膜１８を塗布し、そのレジスト膜１４に対して、他方の露光用マスク（グループＢについての露光用マスク）により光リソグラフィ技術を用いたマスクパターン（コンタクトホールパターン）の露光転写を行う。このときのリソグラフィ条件も、上述したグループＡについての露光用マスクの場合と同様にすることが考えられる。さらには、グループＡの場合と同様にして、図１２（ｅ）に示すように、レジスト膜１８の上面およびホールの側壁に架橋層１９を形成する。これにより、レジスト膜１８に形成されたホールの大きさは、７０ｎｍ×７０ｎｍに縮小化されることになる。そして、架橋層１９が形成されたレジスト膜１８をマスクに、有機系反射防止膜１７およびＳｉＮ膜１２に対するエッチングを行う。これにより、有機系反射防止膜１７およびＳｉＮ膜１２には、図１２（ｆ）に示すように、グループＢに属するホール１ｂが形成されることになる。

グループＢに属するホール１ｂの形成後は、架橋層１９、レジスト膜１８および有機系反射防止膜１７の除去を行う。これにより、ＳｉＮ膜１２には、図１２（ｇ）に示すように、グループＡに属するホール１ａとグループＢに属するホール１ｂとの両方、すなわちゲートアレイのコンタクトホール層に対応するホールの全てが形成されることになる。そして、ホールの全てが形成されたＳｉＮ膜１２をマスクに、層間絶縁膜であるＳｉＯ膜１０をドライエッチングして、そのＳｉＯ膜１０にコンタクトホールを形成し、さらにはそのコンタクトホールの内側にバリアメタルを成膜してタングステンを埋め込んだ後、上部の余分なタングステン、バリアメタルおよびＳｉＮ膜１２をＣＭＰ処理によって削れば、図１２（ｈ）に示すように、コンタクトホール・プラグ２０が完成する。

なお、この実施例１において、二つに分割した各グループＡ，Ｂ別のコンタクトホール群は、それぞれ、下のゲート層に位置合わせして露光する必要がある。このとき、露光装置での重ね合わせ補正パラメータは、各グループＡ，Ｂとも同じものを用いる。よって、コンタクトホール群同士が大きく位置ずれすることはない。しかしながら、露光装置等の揺らぎにより、各グループＡ，Ｂ別のコンタクトホール群同士の間に若干の位置ずれが生じる場合もあり得る。このコンタクトホール層に対して、上の配線層を合わせる場合には、各コンタクトホール群の両方に対して位置合わせをするのが望ましい。そこで、グループＡ，Ｂ別の露光用マスクには、位置合わせを行うための重ね合わせ測定用マークとして、図１３（ａ），（ｂ）に示すような二組の重ね合わせ測定用マークを設けたり、図１４に示すような二重のバーマークからなる重ね合わせ測定用マークを設けたりすることが考えられる。

次に、具体例の二つ目である実施例２として、実施例１のような架橋層１６，１９ではなく、サイドウォール形成によってコンタクトホールの大きさを縮小化させる場合を例に挙げて、図１５の説明図を参照しながら説明する。

実施例２においても、グループ別の露光用マスク毎に、光リソグラフィ工程とエッチング工程とを行うことで、図１５（ａ）に示すように、ＳｉＮ膜１２に、グループＡに属するホール１ａとグループＢに属するホール１ｂとの両方、すなわちゲートアレイのコンタクトホール層に対応するホールの全てを形成する。このとき、ホールの大きさは、架橋層１６，１９を用いていないことから、１２０ｎｍ×１２０ｎｍの開口寸法となる。

その後は、図１５（ｂ）に示すように、ＳｉＮ膜１２上に、ＣＶＤ技術を用いてＳｉＮ膜２１を成膜する。このとき、ＳｉＮ膜２１の成膜厚さは、ホールの側壁厚さが３０ｎｍになるように調整する。ＳｉＮ膜２１の成膜後は、そのＳｉＮ膜２１の全面に対して異方性エッチングバックを行い、図１５（ｃ）に示すように、ホールの側壁に、２５ｎｍ厚のサイドウォール２２を形成する。そして、サイドウォール２２が形成されたＳｉＮ膜１２をマスクに、層間絶縁膜であるＳｉＯ膜１０をドライエッチングする。これにより、ＳｉＯ膜１０には、図１５（ｄ）に示すように、所望する７０ｎｍ×７０ｎｍの大きさのコンタクトホールが形成されることになる。その後は、実施例１の場合と同様にして、コンタクトホール・プラグを完成させればよい。

次に、具体例の三つ目である実施例３を、図１６〜１８の説明図を参照しながら、具体例を挙げて詳細に説明する。ここでは、図１６（ａ）に示すようなデザインのＤＲＡＭ（Dynamic Random Access Memory）キャパシタを形成する場合を例に挙げて説明する。図例のＤＲＡＭキャパシタにおいて、形成すべき開口の最小間隔は６０ｎｍである。このようなキャパシタを形成する場合も、図１６（ｂ）に示すように、形成すべき開口パターンを、グループＡ（図中の実線参照）とグループＢ（図中の破線参照）とに分け、各グループ別の露光用マスクを形成する。さらに、各グループ別の露光用マスクの形成にあたっては、当該露光用マスク上における開口の大きさを、形成すべき大きさである１４０ｎｍ×１６０ｎｍ（図１６参照）ではなく、それよりも大きな１７５ｎｍ×２００ｎｍの寸法に拡大する。ただし、露光用マスク上における開口の形状は、図１７に示すような楕円状であるものとする。

そして、各グループ別の露光用マスクを形成したら、グループ別の露光用マスク毎に、光リソグラフィ工程とエッチング工程とを行う。すなわち、図１８（ａ）に示すような被加工膜１０上に形成されたＴＥＯＳ膜２３（厚さ１００ｎｍ）の上に、図１８（ｂ）に示すように、有機系反射防止膜２４およびレジスト膜２５を塗布した後、先ず、一方の露光用マスク（グループＡについての露光用マスク）を用いて、そのレジスト膜２５に対して、光リソグラフィ技術を用いたマスクパターン（キャパシタ開口パターン）の露光転写を行う。これにより、レジスト膜２５には、１７５ｎｍ×２００ｎｍの楕円状の開口パターンが形成されることになる。このときのリソグラフィ条件は、以下のようにすることが考えられる。

露光装置：ＡｒＦエキシマレーザ縮小投影型スキャナー（縮小率１／４）
露光波長：１９３ｎｍ
投影レンズの像側開口数：０．７５
投影レンズの照明側開口数：０．５６
照明形状：輪帯（輪帯比０．６７）
マスク：ハーフトーン位相シフトマスク（背景透過率６％）
レジスト：シクロオレフィン系化学増幅型ポジレジスト（２５０ｎｍ厚）
反射防止膜：有機系反射防止膜（８０ｎｍ厚）
現像液：ＴＭＡＨ２．３８％

その後は、基板加熱を１３４℃で６０秒間行った後、さらに１３８℃で４５秒間行う。すると、レジスト膜２５が均一に熱流動して、図１８（ｃ）に示すように、そのレジスト膜２５における開口の大きさが１４０ｎｍ×１６０ｎｍの楕円状に縮小化されることになる。そして、開口が縮小化された後のレジスト膜２５をマスクに、有機系反射防止膜２４およびＴＥＯＳ膜２３に対するエッチングを行う。これにより、有機系反射防止膜２４およびＴＥＯＳ膜２３には、図１８（ｄ）に示すように、グループＡに属する開口１ａが形成されることになる。

このような開口形成処理を、レジスト膜２５および有機系反射防止膜２４の除去後、他方の露光用マスク（グループＢについての露光用マスク）についても全く同様に行えば、ＴＥＯＳ膜２３には、以上の二回の露光加工により、図１８（ｅ）に示すように、最終的に所望するキャパシタ用の開口パターンを形成することができる。

次に、具体例の四つ目である実施例４を、図１９の説明図を参照しながら、具体例を挙げて詳細に説明する。ここでは、図１９（ａ）に示すようなデザインのＳＲＡＭ（Static Random Access Memory）セルパターンのコンタクトホールを形成する場合を例に挙げて説明する。図例のＳＲＡＭセルパターンにおいて、形成すべき開口であるコンタクトホールの大きさは８０ｎｍ×８０ｎｍで、最小ピッチは１８０ｎｍである。

このようなコンタクトホールの形成にあたっても、実施例１〜３のいずれかの場合と同様に、そのコンタクトホールのパターンを図１９（ｂ）に示すような二つのグループＡ，Ｂに分割して、各グループＡ，Ｂ別の露光用マスクを形成すればよい。このようなグループ分けを行ってホールパターンを形成することにより、同一グループＡ，Ｂに属するコンタクトホール同士の間の最小ピッチは２６６ｎｍに緩和され、最終的に全てのコンタクトホールを寸法精度良く形成することができるようになる。

次に、具体例の五つ目である実施例５を、図２０，２１の説明図を参照しながら、具体例を挙げて詳細に説明する。ここでは、多層配線構造を有する半導体装置を、いわゆるダマシンプロセスを用いて製造する場合、さらに具体的には、最小ピッチ１６０ｎｍ、最小線幅８０ｎｍの下層配線と最小ピッチ１６０ｎｍ、最小線幅８０ｎｍの上層配線とを接続するヴィアプラグパターンを形成する場合を説明する。ヴィアプラグパターンの最小ピッチは１６０ｎｍで、その大きさは一律８０ｎｍ×８０ｎｍである。

このようなヴィアプラグパターンの形成にあたっても、実施例１〜４のいずれかの場合と同様に、設計段階でヴィアプラグを形成するためのヴィア（開口）を順次配置するときに、各ヴィアを２種類のグループＡ，Ｂに分けて、各グループＡ，Ｂ別の露光用マスクを形成すればよい。このようなグループ分けを行えば、異なるグループ（ＡとＢ）のヴィア間の最小ピッチは１６０ｎｍとなるが、同じ種類（ＡとＡ、ＢとＢ）のグループに属するヴィア同士であれば、その最小ピッチは２２６ｎｍとなる。

なお、ヴィアプラグを形成するためのヴィア（開口）を配線上に配置する際には、一般に、そのヴィアの位置を配線のエッジから、図２０（ａ）に示すようにＸ方向またはＹ方向６０ｎｍ以上か、図２０（ｂ）に示すようにＸ方向４０ｎｍおよびＹ方向４０ｎｍだけ離さなければならない。これは、リソグラフィ工程で、設計上の配線エッジよりレジストパターンの先端が後退したり、設計通りの位置に配線とヴィアパターンが重ならないといったことがあり得るので、それを見越して、ヴィアの位置を配線エッジから離しているのである。

ところで、ヴィアプラグパターンを構成する各ヴィアをグループＡ，Ｂに分割しない場合、図２１（ａ）に示すように、最小ピッチ１６０ｎｍに配置した二つのヴィア２６ａ，２６ｂに対して、二等辺三角形の頂点に三つ目のヴィア２６ｃが配置されていると、そのヴィア２６ｃと他の二つのヴィア２６ａ，２６ｂとのピッチは２３４ｎｍとなる。つまり、このような配置の場合に、電気的に接続していない配線に接続するヴィアパターンで、三つのヴィアパターンが互いに最も接近する。このように、三つのヴィア２６ａ，２６ｂ，２６ｃが二等辺三角形の配置関係にあると、二種類のグループＡ，Ｂへの分割が困難となるおそれがある。ただし、図２１（ａ）に示した配置を、例えば図２１（ｂ）に示すように分割した場合すると、同じグループＡに属するヴィア同士であっても、その間の距離は２３４ｎｍ離れている。つまり、同一グループ内の最小ピッチ２２６ｎｍというルールを設定しなくても、元々の設計ルール上、同電位でないヴィア同士の間では、その距離が２３４ｎｍ以上離れることになる。逆に言えば、最小ピッチ２２６ｎｍというルールを設定しても、元々の設計ルールで配置できる最密配置より大きくなるということはない。したがって、同一グループ内の最小ピッチ２２６ｎｍというルールを設定したからといって、セル面積が大きくなるという欠点が生じることはない。なお、元々の設計ルールでは、同電位の配置で、図２１（ｃ）に示すような二等辺三角形の配置になる場合がある。しかしながら、同電位のヴィアを最小ピッチで配置する必要はないので、上記の「同じ種類（ＡとＡ、ＢとＢ）のグループに属するヴィア同士の最小ピッチは２２６ｎｍとする」という設計ルールで配置を規制しても、セル面積への影響はない。

ヴィアプラグパターンの形成プロセスは、実施例１〜４のいずれかの場合と同様に行えばよい。このようにして、ヴィアプラグパターンを形成すれば、ダマシンプロセスを用いて多層配線構造の半導体装置を製造する場合であっても、元々の設計ルールで配置した場合のセル面積より大きくすることなく、最小ピッチ１６０ｎｍ、大きさ８０ｎｍ×８０ｎｍのヴィアプラグパターンを形成することができる。

なお、上述した実施例１〜５では、本発明の実施具体例を挙げて詳細に説明したが、本発明がこれらの実施具体例（特に、成膜材料やその膜厚等）に限定されるものでないことはいうまでもない。

本発明の半導体装置の製造方法の概要の一例を示す模式図（その１）である。 本発明の半導体装置の製造方法の概要の一例を示す模式図（その２）である。 本発明の半導体装置の製造方法の概要の一例を示す模式図（その３）である。 本発明の半導体装置の製造方法の概要の一例を示す模式図（その４）である。 本発明の半導体装置の製造方法の概要の他の例を示す模式図（その１）である。 本発明の半導体装置の製造方法の概要の他の例を示す模式図（その２）である。 本発明の半導体装置の製造方法の概要の他の例を示す模式図（その３）である。 本発明の実施例１を具体的に示す説明図（その１）である。 本発明の実施例１を具体的に示す説明図（その２）である。 本発明の実施例１を具体的に示す説明図（その３）である。 本発明の実施例１を具体的に示す説明図（その４）である。 本発明の実施例１を具体的に示す説明図（その５）である。 本発明の実施例１を具体的に示す説明図（その６）である。 本発明の実施例１を具体的に示す説明図（その７）である。 本発明の実施例２を具体的に示す説明図である。 本発明の実施例３を具体的に示す説明図（その１）である。 本発明の実施例３を具体的に示す説明図（その２）である。 本発明の実施例３を具体的に示す説明図（その３）である。 本発明の実施例４を具体的に示す説明図である。 本発明の実施例５を具体的に示す説明図（その１）である。 本発明の実施例５を具体的に示す説明図（その２）である。

符号の説明

１，１ａ，１ｂ…開口、２…被加工膜、３…ハードマスク膜、４，５…レジスト膜、６…架橋剤、７…架橋層、８…無機膜、９…サイドウォール、Ａ，Ｂ…グループ

Claims (2)

1. 半導体基板上の被加工膜に形成すべき開口群を構成する開口を、当該開口同士の間の距離が所定の設定距離よりも小さくならないように複数のグループに分割して、各グループ別の露光用マスクを形成し、
   前記グループ別の露光用マスク毎に、前記被加工膜上に成膜されたレジスト膜へのマスクパターンの露光転写工程と、当該マスクパターンが露光転写されたレジスト膜をマスクにしたエッチング工程とを行い、これを前記グループ別の露光用マスクの全てについて繰り返すことで、前記被加工膜に前記開口群を形成する
   ことを特徴とする半導体装置の製造方法。
2. 前記露光転写工程では、前記被加工膜に形成すべき開口のターゲット寸法よりも大きな開口寸法のマスクパターンを露光転写し、
   前記露光転写工程の後に前記開口の大きさを前記ターゲット寸法まで縮小化させる工程を行う
   ことを特徴とする請求項１記載の半導体装置の製造方法。
   

Images