KR20050016152A - 설계 패턴의 작성 방법, 포토 마스크의 제조 방법,레지스트 패턴의 형성 방법 및 반도체 장치의 제조 방법 - Google Patents

설계 패턴의 작성 방법, 포토 마스크의 제조 방법,레지스트 패턴의 형성 방법 및 반도체 장치의 제조 방법

Info

Publication number
KR20050016152A
KR20050016152A KR1020040061547A KR20040061547A KR20050016152A KR 20050016152 A KR20050016152 A KR 20050016152A KR 1020040061547 A KR1020040061547 A KR 1020040061547A KR 20040061547 A KR20040061547 A KR 20040061547A KR 20050016152 A KR20050016152 A KR 20050016152A
Authority
KR
South Korea
Prior art keywords
pattern
hole pattern
illumination
hole
photoresist film
Prior art date
Application number
KR1020040061547A
Other languages
English (en)
Other versions
KR100785186B1 (ko
Inventor
미야자끼마끼
미모또기쇼오지
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20050016152A publication Critical patent/KR20050016152A/ko
Application granted granted Critical
Publication of KR100785186B1 publication Critical patent/KR100785186B1/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking

Abstract

제1 홀 패턴을 포함한 제1 설계 패턴을 준비하는 공정과, 상기 제1 홀 패턴과 제1 홀 패턴에 인접한 패턴 사이의 거리를 구하는 공정과, 상기 거리와 포토 레지스트막을 가열하였을 때의 포토 레지스트막에 형성된 홀 패턴의 축소량을 기초로 하여 상기 제1 홀 패턴의 확대량을 구하는 공정과, 상기 제1 홀 패턴이 상기 확대량으로 확대된 제2 홀 패턴을 갖는 제2 설계 패턴을 작성하는 공정을 구비한 설계 패턴의 작성 방법이 개시되어 있다.

Description

설계 패턴의 작성 방법, 포토 마스크의 제조 방법, 레지스트 패턴의 형성 방법 및 반도체 장치의 제조 방법{METHOD FOR PREPARING DESIGN PATTERN, METHOD FOR MANUFACTURING PHOTOMASK, METHOD FOR FORMING RESIST PATTERN AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 출원은 2003년 8월 7일 출원되고 전체가 여기에 참조로 병합된 일본 특허 출원 제2003-206491호를 우선권으로 주장한다.
본 발명은 설계 패턴의 작성 방법, 포토 마스크의 제조 방법, 레지스트 패턴의 형성 방법 및 반도체 장치의 제조 방법에 관한 것이다.
반도체 장치의 미세화 및 고집적화에 수반하여, 미세한 홀 패턴을 형성하는 것이 어려워지고 있다. 그래서, 포토 레지스트막에 홀 패턴을 형성한 후, 포토 레지스트막에 열흐름을 실시함으로써 홀 패턴을 축소하는 방법이 제안되어 있다. 열흐름을 이용한 경우, 홀 패턴의 축소량은 패턴 밀도 혹은 인접 패턴까지의 거리에 의존한 것이 된다(예를 들어, Proc. SPIE vol. 4690, 671-678 페이지, 2002년 "70 ㎚ Contact Hole Pattern with Shrink Technology" Lin-Hung Shiu 참조).
따라서, 밀집 패턴(# dense pattern #) 영역과 소(疎)패턴(# isolated pattern #) 영역이 혼재하는 경우, 모든 패턴에 대해 소정의 리소그래피 마진을 확보하는 것이 어려워진다. 즉, 인접 패턴까지의 거리가 큰 홀 패턴은 열흐름에 의한 축소량이 크기 때문에, 열흐름 전에 사이즈가 큰 홀 패턴을 형성해 둘 수 있어 소정의 리소그래피 마진을 확보하는 것이 용이하다. 한편, 인접 패턴까지의 거리가 작은 홀 패턴은 패턴 밀도가 높기 때문에, 열흐름에 의한 축소량이 커지면 소정의 리소그래피 마진을 확보하는 것이 매우 곤란하다.
이와 같이, 미세한 홀 패턴을 형성하기 위해 포토 레지스트막에 열흐름을 실시함으로써 홀 패턴을 축소화하는 방법이 제안되어 있지만, 밀집 패턴 영역과 소패턴 영역이 혼재하는 경우, 모든 영역에 있어서 적정한 홀 패턴을 형성하는 것이 곤란하였다.
본 발명의 일시점에 관한 설계 패턴의 작성 방법은, 제1 홀 패턴을 포함한 제1 설계 패턴을 준비하는 공정과, 상기 제1 홀 패턴과 제1 홀 패턴에 인접한 패턴 사이의 거리를 구하는 공정과, 상기 거리와 포토 레지스트막을 가열하였을 때의 포토 레지스트막에 형성된 홀 패턴의 축소량을 기초로 하여 상기 제1 홀 패턴의 확대량을 구하는 공정과, 상기 제1 홀 패턴이 상기 확대량으로 확대된 제2 홀 패턴을 갖는 제2 설계 패턴을 작성하는 공정을 구비한다.
이하, 본 발명의 실시 형태를 도면을 참조하여 설명한다.
도1은 본 실시 형태에 관한 패턴 형성 방법의 개략을 나타낸 흐름도이다.
우선, 원하는 패턴을 형성하기 위한 설계 패턴(설계 데이터)을 준비한다(S1). 도2는 이 설계 패턴에 포함되는 각종 홀 패턴을 나타낸 것이다. 도2에 나타낸 바와 같이, 영역(A1)(소패턴 영역)에는 홀 패턴(11)이, 영역(A2)(밀집 패턴 영역)에는 홀 패턴(21)이, 영역(A3)(홀 패턴이 일방향으로 고밀도로 배열된 체인 패턴 영역)에는 홀 패턴(31)이 배치되어 있다. 홀 패턴(11)은, 예를 들어 로직 회로가 주체의 주변 회로 영역에 포함되고, 홀 패턴(21)은 예를 들어 메모리 셀 영역에 포함되어 있다. 도2에 나타낸 바와 같이, 소패턴 영역에서는 인접하는 홀 패턴 사이의 거리가 크고, 밀집 패턴 영역에서는 인접하는 홀 패턴 사이의 거리가 작다.
또한, 도면 상에서는 영역(A1, A2 및 A3)을 가깝게 나타내고 있지만, 실제로는 영역(A1, A2 및 A3)은 보다 떨어진 위치에 마련되어 있다. 또한, 도2는 전형적인 몇 가지의 패턴을 나타낸 것으로, 실제로는 각종 패턴 밀도 영역이 존재하고 있다. 또한, 도면에 나타낸 예에서는 각 홀 패턴의 형상을 정사각형으로 하고 있지만, 직사각형 등의 형상이라도 좋다.
다음에, 상술한 설계 패턴에 포함되는 각 홀 패턴에 대해 인접하는 패턴 사이의 거리를 산출한다(S2). 계속해서, 산출된 거리 및 포토 레지스트에 형성되는 홀 패턴의 열처리에 의한 축소량을 기초로 하여 각 홀 패턴의 확대량을 산출한다(S3). 또한, 산출된 확대량으로 각 홀 패턴을 확대하여 설계 패턴을 보정한다(S4). 이들 스텝에 대해, 이하에 설명을 추가한다.
보정 스텝(S4)에서는, 상술한 설계 패턴에 대해 도3에 나타낸 바와 같이 각 홀 패턴이 포함되는 영역의 패턴 배치에 따라서, 홀 패턴의 사이즈를 확대하는 보정을 행한다. 즉, 패턴 밀도(예를 들어, 단위 면적당 홀 패턴의 개수)가 낮은 영역일수록 홀 패턴의 확대량을 크게 하고, 패턴 밀도가 높은 영역일수록 홀 패턴의 확대량을 작게 하는 보정을 행한다. 환언하면, 인접 패턴까지의 거리가 클수록 확대량을 크게 하고, 인접 패턴까지의 거리가 작을수록 확대량을 작게 하는 보정을 행한다. 그 결과, 도3에 나타낸 바와 같이 홀 패턴(12, 22 및 32)을 얻을 수 있다. 또한, 패턴 밀도가 매우 높은 영역에 대해서는 홀 패턴의 확대량을 실질적으로 0으로 설정하도록 해도 좋다. 또한, 체인 패턴에서는 체인 패턴의 연신 방향과 수직인 방향에서 포토 레지스트의 홀 패턴의 축소량이 상대적으로 커진다. 그로 인해, 그와 같은 방향에 대해서는 설계 패턴의 홀 패턴의 확대량을 상대적으로 크게 설정한다.
도4는 보정에 의한 홀 패턴의 확대량과 후술하는 포토 레지스트의 처리량(열흐름)에 의해 발생하는 홀 패턴의 축소량을 나타내는 그래프이다. 도4에 나타낸 바와 같이, 인접 패턴까지의 거리가 멀어질수록 포토 레지스트의 홀 패턴의 축소량은 커진다. 그래서, 예를 들어 열처리에 의해 발생되는 포토 레지스트의 홀 패턴의 축소량에 대응하도록 설계 패턴의 홀 패턴의 확대량을 설정한다.
또한, 홀 패턴의 확대량은 후술하는 열처리 공정에 있어서의 포토 레지스트의 가열 흐름 조건을 고려하여 설정한다. 구체적으로는, 열처리 온도, 열처리 시간, 사용하는 포토 레지스트의 특성 등을 고려하여 홀 패턴의 확대량을 설정한다. 또한, 홀 패턴의 리소그래피 마진이 가능한 한 커지도록 홀 패턴의 확대량을 설정한다.
또한, 상술한 방법의 순서(스텝 S1 내지 스텝 S4)는 상기 방법의 순서가 기술된 프로그램에 의해 동작이 제어되는 컴퓨터에 의해 실현하는 것이 가능하다. 상기 프로그램은, 자기 디스크 등의 기록 매체 혹은 인터넷 등의 통신 회선(유선 회선 혹은 무선 회선)에 의해 제공하는 것이 가능하다.
다음에, 보정된 설계 패턴에 대응한 패턴을 노광 기판(마스크 기판) 상에 형성한다(S5). 후술하는 스텝 S6에 있어서 경사 입사 조명(# off axis illumination #)을 포함한 조명을 이용하여 노광을 행하는 방법(제1 방법)인 경우에는, 도5에 나타낸 바와 같이 통상 마스크가 형성된다. 즉, 노광 기판(101) 상에 통상의 홀 패턴(13, 23 및 33)이 형성된다. 후술하는 스텝 S6에 있어서 통상 조명(# normal illumination #)을 이용하여 노광을 행하는 방법(제2 방법)인 경우에는, 도6에 나타낸 바와 같이 레벤손형 위상 시프트 마스크(# 레벤손형 위상 시프트 마스크 ＝ alternating phase shift mask #)가 형성된다. 즉, 노광 기판(102) 상에 홀 패턴(14)(시프터가 없는 홀 패턴), 홀 패턴(24)(부호 24a는 시프터가 없는 홀 패턴, 24b는 시프터가 있는 홀 패턴) 및 홀 패턴(34)(부호 34a는 시프터가 없는 홀 패턴, 34b는 시프터가 있는 홀 패턴)이 형성된다.
다음에, 스텝 S5에서 얻어진 노광 기판을 이용하여 노광을 행한다. 즉, 트랜지스터 등의 반도체 소자를 형성하기 위한 기판 상에 형성된 포토 레지스트막에 스텝 S5에서 얻어진 마스크 패턴을 투영한다. 그 결과, 노광 기판 상의 패턴이 투영된 부분의 포토 레지스트막이 선택적으로 감광된다(S6).
제1 방법에 있어서는 도5에 나타낸 통상 마스크를 이용하고, 경사 입사 조명을 포함한 조명을 이용하여 노광을 행한다. 경사 입사 조명은 노광 기판에 대해 비스듬히 빛을 입사시켜 노광을 행하는 것으로, 고밀도 패턴을 고해상도로 해상하는 것이 가능하기 때문에 고밀도 패턴에 적합한 조명이다. 경사 입사 조명을 포함한 조명으로서는, 도7a에 나타낸 윤대(輪帶) 조명(# annular illumination #), 도7b에 나타낸 4번째 조명(# quadrupole illumination #), 도7c에 나타낸 2번째 조명(# dipole illumination #), 도7d에 나타낸 5번째 조명(# quadrupole illumination with normal illumination 또는 special customized illumination #) 등을 예로 들 수 있다. 또한 도7e, 도7f, 도7g, 도7h 혹은 도7i에 나타낸 바와 같은 조명을, 경사 입사 조명을 포함한 조명으로서 이용해도 좋다. 도7a, 도7b, 도7c, 도7e, 도7f, 도7g 및 도7h는 경사 방향의 조명광에 의해서만 구성된 조명이고, 도7d 및 도7i는 경사 방향의 조명광 및 수직 방향의 조명광에 의해 구성된 조명이다.
제2 방법에 있어서는, 도6에 나타낸 레벤손형 위상 시프트 마스크를 이용하고, 도8에 나타낸 코히런스팩터(σ)가 작은 통상 조명을 이용하여 노광을 행한다. 통상 조명은, 노광 기판에 수직으로 빛을 입사시켜 노광을 행하는 것이다. 코히런스팩터(σ)가 작은 통상 조명 및 레벤손형 위상 시프트 마스크를 이용함으로써, 고밀도 패턴을 고해상도로 해상할 수 있으므로 고밀도 패턴에 적합한 노광을 행할 수 있다. 또한 코히런스팩터(σ)는, 예를 들어 0.4 이하 정도인 것이 바람직하다.
다음에, 노광된 포토 레지스트막을 현상한다(S7). 현상 처리에 의해, 도9에 나타낸 바와 같이 제1 방법 및 제2 방법 모두 반도체 기판(111) 상의 포토 레지스트막(112)에 홀 패턴(15, 25 및 35)이 형성된다. 도10a는 소패턴 영역에 형성된 홀 패턴(15)의 단면을, 도10b는 밀집 패턴 영역에 형성된 홀 패턴(25)의 단면을 나타내고 있다.
다음에, 포토 레지스트막의 열흐름을 행한다. 그 결과, 도9에 나타낸 각 홀 패턴(15, 25 및 35)이 축소되고, 도11에 나타낸 바와 같이 축소된 홀 패턴(16, 26 및 36)이 형성된다(S8). 즉, 포토 레지스트막을 가열하여 연화시킴으로써, 홀 패턴 근방의 포토 레지스트가 홀 내로 유입되어 홀 패턴이 축소된다. 이미 서술한 바와 같이, 소패턴 영역에 형성된 홀 패턴의 축소량은 크고, 밀집 패턴 영역에 형성된 홀 패턴의 축소량은 작다. 따라서, 열흐름의 조건 및 도3에 나타낸 각 홀 패턴(12, 22 및 32)의 사이즈를 최적화해 둠으로써, 도2에 나타낸 원설계 패턴에 포함되는 각 홀 패턴(11, 21 및 31)의 사이즈에 대응한 원하는 사이즈의 홀 패턴(16, 26 및 36)을 얻을 수 있다. 도12a는 소패턴 영역의 홀 패턴(16)의 단면을, 도12b는 밀집 패턴 영역의 홀 패턴(26)의 단면을 나타내고 있다.
그 후, 이와 같이 하여 얻어진 포토 레지스트 패턴을 마스크로서 이용하여 반도체 기판 상에 형성된, 예를 들어 절연막을 에칭함으로써 콘택트 홀이 형성된다(S9).
이상 서술한 바와 같이, 본 실시 형태에 따르면 홀 패턴과 인접 패턴 사이의 거리와, 포토 레지스트막을 가열하였을 때의 홀 패턴의 축소량을 기초로 하여 홀 패턴의 확대량을 구하고 있다. 따라서, 이와 같이 하여 얻어진 홀 패턴을 이용함으로써, 밀집 패턴 영역의 홀 패턴 및 소패턴 영역의 홀 패턴 모두 적정한 사이즈로 형성하는 것이 가능하다.
또한, 본 실시 형태에 따르면 소패턴 영역에 포함되는 홀 패턴에 대해서는 열흐름에 의한 축소량이 크기 때문에, 열흐름 전에 사이즈가 큰 홀 패턴을 포토 레지스트막에 형성해 둠으로써 소정의 리소그래피 마진을 용이하게 확보할 수 있다. 한편, 밀집 패턴 영역에 포함되는 홀 패턴에 대해서는, 단순히 열흐름을 행한 경우에는 소정의 리소그래피 마진을 확보하기 어려워진다. 본 실시 형태의 제1 방법에서는, 경사 입사 조명을 이용함으로써 밀집 패턴 영역에 적합한 노광을 행할 수 있고, 밀집 패턴 영역에 포함되는 홀 패턴에 대해서도 소정의 리소그래피 마진을 용이하게 확보하는 것이 가능해진다. 본 실시 형태의 제2 방법에서는, 코히런스팩터(σ)가 작은 통상 조명 및 레벤손형 위상 시프트 마스크를 이용함으로써 고밀도 패턴에 적합한 노광을 행할 수 있고, 밀집 패턴 영역에 포함되는 홀 패턴에 대해서도 소정의 리소그래피 마진을 용이하게 확보하는 것이 가능해진다.
이하, 본 실시 형태의 구체예에 대해 설명한다.
(제1 구체예)
반도체 기판(반도체 웨이퍼) 상에, 닛산 가가꾸(# NISSAN CHEMICAL INDUSTRIES, LTD #)사제의 ArF 유기 반사 방지막 ARC29A를 스핀 코팅하고, 또한 215 ℃에서 1분간 베이크하여 두께 80 ㎚의 반사 방지막(# anti-reflection coating #)을 형성하였다. 계속해서, 이 반사 방지막 상에 신에츠 가가꾸사제의 ArF 포지티브 레지스트를 스핀 코팅하고, 또한 110 ℃에서 1분간 베이크하여 두께 400 ㎚의 포토 레지스트막을 형성하였다.
다음에, 포토 마스크로서 투과율 6 ％의 하프톤 마스크를 이용하고, ArF 엑시머 레이저 노광 장치에 의해 NA ＝ 0.78, σ ＝ 0.95, 2/3 윤대 조명의 조건에서 포토 레지스트막을 노광하였다. 또한, 100 ℃에서 1분간 포토 레지스트막을 베이크하였다. 계속해서, 2.38 중량 ％의 테트라메틸암모늄하이드로옥사이드(TMAH) 수용액으로 포토 레지스트막을 현상하고, 설계 패턴 사이즈보다 큰 사이즈의 콘택트 홀 패턴을 형성하였다. 이 때의 각 콘택트 홀 패턴의 사이즈는, 미리 실험적으로 구해 둔 인접한 패턴까지의 거리와 열흐름에 의한 축소량과의 관계로부터 결정하였다.
다음에, 165 ℃에서 90초간 포토 레지스트막을 베이크하였다. 그 결과, 포토 레지스트막의 열흐름에 의해, 콘택트 홀 패턴이 축소되어 90 ㎚의 사이즈의 콘택트 홀 패턴이 얻어졌다. 치수 변동 ±10 ％에서의 마진은, 노광량 여유도(# exposure latitude #)가 8 ％일 때 포커스 여유도(# focus latitude #)가 0.2 ㎛로, 양호한 결과가 얻어졌다.
(제2 구체예)
반도체 기판(반도체 웨이퍼) 상에 닛산 가가꾸사제의 ArF 유기 반사 방지막 ARC29A를 스핀 코팅하고, 또한 215 ℃에서 1분간 베이크하여 두께 80 ㎚의 반사 방지막을 형성하였다. 계속해서, 이 반사 방지막 상에 신에츠 가가꾸사제의 ArF 포지티브 레지스트를 스핀 코팅하고, 또한 110 ℃에서 1분간 베이크하여 두께 400 ㎚의 포토 레지스트막을 형성하였다.
다음에, 포토 마스크로서 레벤손형 위상 시프트 마스크를 이용하고, ArF 엑시머 레이저 노광 장치에 의해 NA ＝ 0.78, σ ＝ 0.3의 조건에서 포토 레지스트막을 노광하였다. 또한, 100 ℃에서 1분간 포토 레지스트막을 베이크하였다. 계속해서, 2.38 중량 ％의 테트라메틸암모늄하이드로옥사이드(TMAH) 수용액으로 포토 레지스트막을 현상하고, 원하는 사이즈보다 큰 사이즈의 콘택트 홀 패턴을 형성하였다. 형성한 패턴은 X 방향의 피치가 140 ㎚, Y 방향의 피치가 10 ㎛인 체인형 패턴이고, 각 콘택트 홀 패턴의 사이즈는 X 방향의 길이 70 ㎚, Y 방향의 길이 170 ㎚이다.
다음에, 165 ℃에서 90초간 포토 레지스트막을 베이크하였다. 그 결과, 포토 레지스트막의 열흐름에 의해 콘택트 홀 패턴이 축소되고, X 방향의 길이 70 ㎚, Y 방향의 길이 90 ㎚의 콘택트 홀 패턴이 얻어졌다. 치수 변동 ±10 ％에서의 마진은, 노광량 여유도 8 ％일 때 포커스 여유도 0.2 ㎛로, 양호한 결과가 얻어졌다.
추가적 장점 및 변형이 당업자들에게 용이하게 행해질 수 있다. 따라서, 넓은 의미에서 본 발명은 본 명세서에 도시되고 설명된 구체적 상세 및 예시적 실시예에 한정되지 않는다. 따라서, 청구범위 및 이의 동등물에 의해 한정되는 포괄적인 발명 개념의 사상 및 범위를 벗어나지 않고 다양한 변형이 행해질 수 있다.
본 발명에 따르면, 설계 패턴의 작성 방법, 포토 마스크의 제조 방법, 레지스트 패턴의 형성 방법 및 반도체 장치의 제조 방법이 제공되는 효과가 있다.
도1은 본 발명의 실시 형태에 관한 패턴 형성 방법의 개략을 나타낸 흐름도.
도2는 본 발명의 실시 형태에 관한 것으로, 설계 패턴에 포함되는 홀 패턴의 예를 나타낸 도면.
도3은 본 발명의 실시 형태에 관한 것으로, 보정된 설계 패턴에 포함되는 홀 패턴의 예를 나타낸 도면.
도4는 보정에 의한 홀 패턴의 확대량 및 포토 레지스트의 열처리에 의해 발생하는 홀 패턴의 축소량을 나타낸 그래프.
도5는 본 발명의 실시 형태에 관한 것으로, 노광 기판에 형성된 홀 패턴의 일예를 나타낸 도면.
도6은 본 발명의 실시 형태에 관한 것으로, 노광 기판에 형성된 홀 패턴의 다른 예를 나타낸 도면.
도7a 내지 도7i는 경사 입사 조명을 포함한 조명의 몇 가지의 예를 나타낸 도면.
도8은 통상 조명의 예를 나타낸 도면.
도9는 본 발명의 실시 형태에 관한 것으로, 현상 후의 홀 패턴의 예를 나타낸 평면도.
도10a 및 도10b는 본 발명의 실시 형태에 관한 것으로, 현상 후의 홀 패턴의 예를 나타낸 단면도.
도11은 본 발명의 실시 형태에 관한 것으로, 열처리 후의 홀 패턴의 예를 나타낸 평면도.
도12a 및 도12b는 본 발명의 실시 형태에 관한 것으로, 열처리 후의 홀 패턴의 예를 나타낸 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11, 12, 13, 14, 15, 16, 21, 22, 23, 24, 25, 26, 31, 32, 33, 34, 34a, 34b, 35, 36 : 홀 패턴
101 : 노광 기판
111 : 반도체 기판
112 : 포토 레지스트막

Claims (14)

  1. 제1 홀 패턴을 포함한 제1 설계 패턴을 준비하는 공정과,
    상기 제1 홀 패턴과 제1 홀 패턴에 인접한 패턴 사이의 거리를 구하는 공정과,
    상기 거리와 포토 레지스트막을 가열하였을 때의 포토 레지스트막에 형성된 홀 패턴의 축소량을 기초로 하여 상기 제1 홀 패턴의 확대량을 구하는 공정과,
    상기 제1 홀 패턴이 상기 확대량으로 확대된 제2 홀 패턴을 갖는 제2 설계 패턴을 작성하는 공정을 구비한 설계 패턴의 작성 방법.
  2. 제1항에 있어서, 상기 거리가 클수록 상기 확대량은 큰 설계 패턴의 작성 방법.
  3. 제1항에 있어서, 상기 확대량은 상기 제1 홀 패턴이 포함되는 영역의 패턴 밀도를 기초로 하는 설계 패턴의 작성 방법.
  4. 제1항에 있어서, 상기 확대량은 또한 상기 제2 홀 패턴에 대응한 홀 패턴을 포토 레지스트막에 형성할 때의 리소그래피 마진을 기초로 하는 설계 패턴의 작성 방법.
  5. 제1항에 있어서, 상기 제1 설계 패턴에는 메모리 셀 영역 및 주변 회로 영역이 포함되고,
    상기 주변 회로 영역에 있어서의 인접 패턴 사이의 거리 쪽이 상기 메모리 셀 영역에 있어서의 인접 패턴 사이의 거리보다도 큰 설계 패턴의 작성 방법.
  6. 제1항의 방법에 의해 작성된 제2 설계 패턴에 대응한 마스크 패턴을 마스크 기판 상에 형성하는 공정을 구비한 포토 마스크의 제조 방법.
  7. 제6항의 방법에 의해 제조된 포토 마스크의 마스크 패턴을, 소정의 조명을 이용하여 포토 레지스트막에 투영하는 공정과,
    상기 포토 레지스트막을 현상하여 상기 제2 홀 패턴에 대응한 홀 패턴을 상기 포토 레지스트막에 형성하는 공정과,
    상기 현상된 포토 레지스트막을 가열하여 상기 포토 레지스트막에 형성된 홀 패턴을 축소하는 공정을 구비한 레지스트 패턴의 형성 방법.
  8. 재7항에 있어서, 상기 소정의 조명은 경사 입사 조명(# off axis illumination #)을 포함한 조명인 레지스트 패턴의 형성 방법.
  9. 제8항에 있어서, 상기 경사 입사 조명은 윤대 조명(# annular illumination #) 또는 축으로부터 어긋난 위치(# off axis position #)에 2개 이상의 개구(# aperture #)를 갖는 조명인 레지스트 패턴의 형성 방법.
  10. 제7항에 있어서, 상기 포토 마스크는 레벤손형 위상 시프트 마스크(# 레벤손형 위상 시프트 마스크 ＝ alternating phase shift mask #)이고,
    상기 소정의 조명은 통상 조명(# normal illumination #)인 레지스트 패턴의 형성 방법.
  11. 제7항의 방법에 의해 형성된 레지스트 패턴을 마스크로 하고, 반도체 장치 형성용 기판을 에칭하는 공정을 구비한 반도체 장치의 제조 방법.
  12. 제11항에 있어서, 상기 소정의 조명은 경사 입사 조명(# off axis illumination #)을 포함한 조명인 반도체 장치의 제조 방법.
  13. 제11항에 있어서, 상기 포토 마스크는 레벤손형 위상 시프트 마스크(# 레벤손형 위상 시프트 마스크 ＝ alternating phase shift mask #)이고,
    상기 소정의 조명은 통상 조명(# normal illumination #)인 반도체 장치의 제조 방법.
  14. 컴퓨터에,
    제1 홀 패턴을 포함한 제1 설계 패턴을 준비시키는 순서와,
    상기 제1 홀 패턴과 제1 홀 패턴에 인접한 패턴 사이의 거리를 구하게 하는 순서와,
    상기 거리와 포토 레지스트막을 가열하였을 때의 포토 레지스트막에 형성된 홀 패턴의 축소량을 기초로 하여 상기 제1 홀 패턴의 확대량을 구하게 하는 순서와,
    상기 제1 홀 패턴이 상기 확대량으로 확대된 제2 홀 패턴을 갖는 제2 설계 패턴을 작성시키는 순서를 실행시키기 위한 프로그램이 저장된 컴퓨터 판독 가능한 기록 매체.
KR1020040061547A 2003-08-07 2004-08-05 설계 패턴의 작성 방법, 포토 마스크의 제조 방법,레지스트 패턴의 형성 방법 및 반도체 장치의 제조 방법 KR100785186B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003206491A JP2005055537A (ja) 2003-08-07 2003-08-07 設計パターンの作成方法、フォトマスクの製造方法、レジストパターンの形成方法及び半導体装置の製造方法
JPJP-P-2003-00206491 2003-08-07

Publications (2)

Publication Number Publication Date
KR20050016152A true KR20050016152A (ko) 2005-02-21
KR100785186B1 KR100785186B1 (ko) 2007-12-11

Family

ID=34263948

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040061547A KR100785186B1 (ko) 2003-08-07 2004-08-05 설계 패턴의 작성 방법, 포토 마스크의 제조 방법,레지스트 패턴의 형성 방법 및 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (2) US20050058914A1 (ko)
JP (1) JP2005055537A (ko)
KR (1) KR100785186B1 (ko)
CN (1) CN1322546C (ko)
TW (1) TWI241628B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100815958B1 (ko) * 2006-09-12 2008-03-21 동부일렉트로닉스 주식회사 반도체 소자의 바이어스 보정 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4597902B2 (ja) 2006-04-06 2010-12-15 Ｔｄｋ株式会社 レジストパターンの形成方法および垂直磁気記録ヘッドの製造方法
JP4829742B2 (ja) * 2006-10-05 2011-12-07 富士通セミコンダクター株式会社 膜のパターニング方法及び露光用マスク
JP5100406B2 (ja) * 2008-01-17 2012-12-19 ルネサスエレクトロニクス株式会社 フォトマスク設計方法
CN103676474B (zh) * 2013-12-17 2016-09-21 南京理工大学 一种微压印模具分体式的制造方法
CN116782748B (zh) * 2023-08-24 2023-11-14 致真存储(北京)科技有限公司 多态存储单元结构的制作方法及存储器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3328323B2 (ja) * 1992-07-20 2002-09-24 株式会社日立製作所 位相シフトマスクの製造方法および半導体集積回路装置の製造方法
US5707765A (en) * 1996-05-28 1998-01-13 Microunity Systems Engineering, Inc. Photolithography mask using serifs and method thereof
KR100278659B1 (ko) * 1998-10-30 2001-01-15 윤종용 작은임계치수의개구부를정의하는포토레지스트패턴의제조방법및이를이용한반도체장치의제조방법
KR100280552B1 (ko) * 1999-01-21 2001-01-15 김영환 마스크 데이터 변환방법
JP3348786B2 (ja) * 2000-01-11 2002-11-20 日本電気株式会社 フォトマスク、パターン形成方法、半導体集積回路
KR100355231B1 (ko) * 2000-02-15 2002-10-11 삼성전자 주식회사 반도체 메모리 소자 개구부 제조용 포토마스크, 이를 사용한 사진 식각 방법 및 이 방법에 의해 제조된 개구부를 포함하는 반도체 메모리 소자
US6573480B1 (en) * 2000-10-24 2003-06-03 Advanced Micro Devices, Inc. Use of thermal flow to remove side lobes
US6548226B2 (en) * 2001-02-09 2003-04-15 United Microelectronics Corp. Photolithographic process
US6784005B2 (en) * 2002-02-16 2004-08-31 Taiwan Semiconductor Manufacturing Co., Ltd Photoresist reflow for enhanced process window for random, isolated, semi-dense, and other non-dense contacts
US6832364B2 (en) * 2002-10-03 2004-12-14 International Business Machines Corporation Integrated lithographic layout optimization
KR100599510B1 (ko) * 2003-12-31 2006-07-13 동부일렉트로닉스 주식회사 미세 홀 포토마스크 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100815958B1 (ko) * 2006-09-12 2008-03-21 동부일렉트로닉스 주식회사 반도체 소자의 바이어스 보정 방법

Also Published As

Publication number Publication date
KR100785186B1 (ko) 2007-12-11
CN1581434A (zh) 2005-02-16
JP2005055537A (ja) 2005-03-03
US20060073425A1 (en) 2006-04-06
US20050058914A1 (en) 2005-03-17
CN1322546C (zh) 2007-06-20
TW200509193A (en) 2005-03-01
TWI241628B (en) 2005-10-11

Similar Documents

Publication Publication Date Title
US5532090A (en) Method and apparatus for enhanced contact and via lithography
US7361454B2 (en) Method of forming contact hole and method of manufacturing semiconductor device
JP2007053403A (ja) リソグラフ方法
KR20070008677A (ko) 접촉 홀 제조방법 및 시스템
JP2005107195A (ja) ホトマスク、ホトマスクの製造方法、およびそのホトマスクを用いた半導体装置の製造方法
JP2006527398A (ja) レチクルを設計し、半導体素子をレチクルで作製する方法
US7291425B2 (en) Radiation patterning tools, and methods of forming radiation patterning tools
US20060073425A1 (en) Pattern designing method, photomask manufacturing method, resist pattern forming method and semiconductor device manufacturing method
JP2005129648A (ja) コンタクトホールの形成方法
JP2001235850A (ja) フォトマスクパターンの設計方法、レジストパターンの形成方法および半導体装置の製造方法
JP3353744B2 (ja) パターンの形成方法
JP2002323746A (ja) 位相シフトマスク及び、それを用いたホールパターン形成方法
JP2008153373A (ja) 半導体装置の製造方法
JP2006163342A (ja) フォトマスク及びこれを用いたパターン製造方法
JP2001267230A (ja) パターンの形成方法
JPH05243115A (ja) 半導体装置の製造方法
JP2004233803A (ja) 半導体製造用マスク、半導体装置の製造方法および半導体製造用マスクの製造方法
JPH0448715A (ja) 半導体装置の製造方法
JP4480424B2 (ja) パターン形成方法
KR100861196B1 (ko) 반도체 소자의 패턴 형성 방법
KR20040051912A (ko) 미세 패턴 형성방법
JPH0651489A (ja) ハーフトーン位相シフトフォトマスクの製造方法
JPH0950115A (ja) Ｓｏｇからなる位相シフト層を有する位相シフトフォトマスクの製造方法
KR100742090B1 (ko) 포토레지스트 패턴의 제조방법
JP2005045085A (ja) 露光方法および半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111118

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee