CN116782748B - 多态存储单元结构的制作方法及存储器 - Google Patents
多态存储单元结构的制作方法及存储器 Download PDFInfo
- Publication number
- CN116782748B CN116782748B CN202311071750.3A CN202311071750A CN116782748B CN 116782748 B CN116782748 B CN 116782748B CN 202311071750 A CN202311071750 A CN 202311071750A CN 116782748 B CN116782748 B CN 116782748B
- Authority
- CN
- China
- Prior art keywords
- layer
- mask layer
- magnetic
- photoresist
- photoresist layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 53
- 238000000034 method Methods 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 71
- 229910052751 metal Inorganic materials 0.000 claims abstract description 41
- 239000002184 metal Substances 0.000 claims abstract description 41
- 238000005530 etching Methods 0.000 claims abstract description 33
- 238000000151 deposition Methods 0.000 claims abstract description 10
- 230000000149 penetrating effect Effects 0.000 claims abstract description 7
- 239000011248 coating agent Substances 0.000 claims abstract description 6
- 238000000576 coating method Methods 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 10
- 230000004888 barrier function Effects 0.000 claims description 5
- 229910052697 platinum Inorganic materials 0.000 claims description 5
- 239000000956 alloy Substances 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 238000001020 plasma etching Methods 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 13
- 238000003860 storage Methods 0.000 abstract description 10
- 230000010354 integration Effects 0.000 abstract description 6
- 230000009286 beneficial effect Effects 0.000 abstract description 4
- 230000006872 improvement Effects 0.000 abstract description 3
- 239000000463 material Substances 0.000 description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 239000002131 composite material Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000012937 correction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 230000001404 mediated effect Effects 0.000 description 2
- 230000021715 photosynthesis, light harvesting Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 1
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 230000005381 magnetic domain Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 102000054765 polymorphisms of proteins Human genes 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Hall/Mr Elements (AREA)
Abstract
本发明涉及一种多态存储单元结构的制作方法及存储器，该多态存储单元结构的制作方法包括：在底电极上制作磁隧道结与磁性掩模层，磁性掩模层设置于磁隧道结上；沉积介质掩模层并进行平坦化处理；在介质掩模层涂覆光刻胶层并进行曝光、显影；对光刻胶层进行烘焙处理以使光刻胶回流；对回流后的光刻胶层进行刻蚀，以根据需求尺寸修正光刻胶层上的图形；以带有修正图形的光刻胶层为掩膜进行刻蚀，形成穿透磁性掩模层的微孔；对微孔进行金属填充形成金属塞，以连接金属导线。本发明改善了纳米微缩工艺，有利于器件集成密度和存储效率的提高。磁性掩模层上较小尺寸的微孔可以形成高密度的偏置磁场，从而辅助自由层形成中间态，进一步提高了存储效率。
Description
技术领域
本发明涉及半导体制造技术领域，特别是涉及一种多态存储单元结构的制作方法及存储器。
背景技术
磁阻随机存取存储器 (MRAM)由纳米磁体组成，其中“低态”和“高态”状态通常代表磁隧道结（MTJ）中的“0”和“1”位。写入这些位有两种主要方法：电流相关方法和电场相关方法。当使用自旋转移矩（STT）写入时，电流相关方法通常会导致高能量耗散和器件寿命缩短，使用自旋轨道扭矩（SOT）会延长器件寿命。但是，SOT-MRAM会提高能耗，且一般为三端器件，会导致器件集成密度降低，降低存储效率。
发明内容
基于此，有必要针对上述技术问题，提供一种可提高集成密度，以及提高存储效率的多态存储单元结构的制作方法及存储器。
本发明提供的一种多态存储单元结构的制作方法，包括：
在底电极上制作磁隧道结与磁性掩模层，所述磁性掩模层设置于所述磁隧道结上；
沉积介质掩模层并进行平坦化处理；
在所述介质掩模层涂覆光刻胶层并进行曝光、显影；
对所述光刻胶层进行烘焙处理以使光刻胶回流；
对回流后的光刻胶层进行刻蚀，以根据需求尺寸修正光刻胶层上的图形；
以带有修正图形的光刻胶层为掩膜进行刻蚀，形成穿透所述磁性掩模层的微孔；
对所述微孔进行金属填充形成金属塞，以连接金属导线。
在其中一个实施例中，所述沉积介质掩模层并进行平坦化处理，包括：
在所述磁性掩模层上方依次沉积第一介质掩模层与第二介质掩模层；
对所述第二介质掩模层进行CMP平坦化处理。
在其中一个实施例中，所述对所述第二介质掩模层进行CMP平坦化处理，之后包括：
在平坦化处理后的第二介质掩模层上沉积第三介质掩模层。
在其中一个实施例中，所述以带有修正图形的光刻胶层为掩膜进行刻蚀，形成穿透所述磁性掩模层微孔，包括：
利用光刻胶层作为掩膜对所述第三介质掩模层进行刻蚀、去胶处理，将图形传递至第三介质掩模层；
基于所述第三介质掩模层上的图形刻蚀第二介质掩模层与第一介质掩模层，直至磁性掩模层；
刻蚀穿透磁性掩模层。
在其中一个实施例中，所述对所述微孔进行金属填充形成金属塞，以连接导线，包括：
在所述第三介质掩模层上涂覆第二光刻胶层并曝光显影；
向所述微孔中填充金属形成金属塞后去除第二光刻胶层。
在其中一个实施例中，所述对光刻胶层进行烘焙处理以使光刻胶回流，包括：
采用110℃~180℃的烘焙温度烘焙30秒~600秒。
在其中一个实施例中，所述在底电极上制作磁隧道结与磁性掩模层，包括：
在底电极制作磁隧道结，所述磁隧道结包括自由层、势垒层与固定层；
在所述磁隧道结上层叠覆盖层；
在所述覆盖层上层叠磁性掩模层。
在其中一个实施例中，所述磁性掩模层的材料为Co或者，由Co与Pt、Ni或Pd中的一种或多种组合构成的合金或者多层膜。
本发明还提供了一种存储器，包括衬底、底电极与上述所述的多态存储单元结构的制作方法制作的多态存储单元结构，所述底电极设置在所述衬底上，所述底电极上设置多个所述多态存储单元结构，所述磁隧道结与磁性掩模层之间插入覆盖层，所述金属塞连接在所述覆盖层上。
上述多态存储单元结构的制作方法及存储器，通过对光刻胶层烘焙回流并刻蚀修正光刻胶层上的图形，进而根据修正后的图形刻蚀形成尺寸较小的微孔，并金属填充微孔形成金属柱，改善了纳米微缩工艺，有利于器件集成密度和存储效率的提高。同时，磁性掩模层上较小尺寸的微孔可以形成高密度的偏置磁场，使磁性掩模层形成磁矩闭合的偏置磁场，且能让偏置磁场聚集在一个很小的范围内，有利于辅助自由层形成中间态，从而进一步提高了存储效率。
附图说明
为了更清楚地说明本发明或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一个实施例的多态存储单元结构的制作方法流程图；
图2为图1中实施例的多态存储单元结构的制作方法的制作工艺图；
图3为本发明另一个实施例的多态存储单元结构的制作方法流程图；
图4为另一个实施例的多态存储单元结构的制作方法的制作工艺图；
图5为本发明再一个实施例的多态存储单元结构的制作方法流程图；
图6为本发明又一个实施例的多态存储单元结构的制作方法流程图；
图7为本发明一个实施例的存储器结构示意图。
附图标记：
210、衬底；220、底电极；230、磁隧道结；240、磁性掩模层；250、介质掩模层；252、第一介质掩模层；254、第二介质掩模层；256、第三介质掩模层；260、光刻胶层；270、第二光刻胶层；280、金属塞；290、覆盖层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地说明，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，当组件被称为“固定于”或“设置于”另一个组件，它可以直接在另一个组件上或者也可以存在居中的组件。当一个组件被认为是“连接”另一个组件，它可以是直接连接到另一个组件或者可能同时存在居中组件。本发明的说明书所使用的术语“垂直的”、“水平的”、“上”、“下”、“左”、“右”以及类似的表述只是为了说明的目的，并不表示是唯一的实施方式。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”、“下”可以是第一特征直接和第二特征接触，或第一特征和第二特征间接地通过中间媒介接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅表示第一特征水平高度小于第二特征。
除非另有定义，本发明的说明书所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。在本发明的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本发明。本发明的说明书所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
在计算机技术领域，基于互补金属氧化物半导体（CMOS）的二态存储器被广泛使用。评估存储系统的关键考虑因素包括写入和读取速度、可靠性、耐用性、非易失性、高密度和能效。由于基于 CMOS 的二态存储系统具有易失性，并且已达到高密度实现的极限，因此研究人员正在寻找替代方案。目前，闪存是最先进的非易失性选项，但它存在耐用性问题。仍在研究的其他潜在选择包括电阻随机存取存储器 (RRAM)、相变存储器 (PCM)、磁阻随机存取存储器 (MRAM) 和铁电随机存取存储器 (FeRAM)。其中，磁阻随机存取存储器 (MRAM)由纳米磁体组成，其中“低态”和“高态”状态通常代表磁隧道结（MTJ）中的“0”和“1”位。写入这些位有两种主要方法：电流相关方法和电场相关方法。当使用自旋转移矩（STT）写入时，电流相关方法通常会导致高能量耗散和器件寿命缩短，使用自旋轨道扭矩（SOT）会延长器件寿命。但是，SOT-MRAM会提高能耗，且一般为三端器件，会导致器件集成密度降低，降低存储效率。
为了更好的实现多态在MRAM中的应用，可基于磁性掩模诱导中间态，从而形成中间态介导的三元存储系统。除了二态MRAM系统的标准“高态”和“低态”磁阻状态之外，这种三态存储器系统中的第三状态是中间态。在该系统中，中间态的电阻大致等于最高（“高”磁阻态）和最低（“低”磁阻态）电阻值的平均值。因此，中间态介导的存储器可以被视为几乎平衡的三元存储器，电阻状态为+1（高态）、~0（中间态）和-1（低态）。形成的中间态包括：斯格明子，斯格明子磁畴泡，迷宫畴等暂稳态，具有纳米级尺寸、高速度和低脱钉电流密度。
多态的加入可以有效的解决传统MRAM因三端器件导致的低密度的问题，提高存储效率。
下面结合图1-图7描述本发明的多态存储单元结构的制作方法及存储器。
如图1与图2所示，在一个实施例中，一种多态存储单元结构的制作方法，包括以下步骤：
步骤S110，在底电极上制作磁隧道结与磁性掩模层，磁性掩模层设置于磁隧道结上。
其中，磁隧道结230包括自由层、势垒层与固定层。磁性掩模层240的材料为Co、或者，由Co与Pt、Ni或Pd中的一种或多种组合构成的合金或者多层膜。也就是说，磁性掩模层240的材料可以是Co（钴），也可以是Pt（铂）、Ni（镍）或Pd（钯）中的一种或多种与Co组成的合金，还可以是Pt、Ni或Pd中的一种或多种与Co构成的多层膜。
具体的，在衬底210上制作底电极220，在底电极220上制作磁隧道结230，在磁隧道结230上制作磁性掩膜层240。在制作磁性掩模层240之前，还可以在磁隧道结230上制作一层覆盖层，以对磁隧道结230进行保护。覆盖层可选用的材料为Ta、W、Mo、Ru、Pt、Co、Fe等金属。
步骤S120，沉积介质掩模层并进行平坦化处理。
其中，介质掩模层250的材料为SiN和/或SiC，介质掩模层250可采用复合介质层，多层的薄介质复合结构有利于关键尺寸的精确传递。
具体的，在衬底210上依次制作完成底电极220、磁隧道结230与磁性掩模层240后，进行介质掩模层250的沉积，使介质掩模层250覆盖底电极220与磁性掩模层240。随后对沉积的介质掩模层250进行平坦化处理，使其表面平整。
步骤S130，在介质掩模层涂覆光刻胶层并进行曝光、显影。
具体的，在平坦化处理后的介质掩模层250的表面采用光刻工艺，即至少进行涂覆光刻胶层260，并进行曝光与显影，使图形印制在光刻胶层260上。
步骤S140，对光刻胶层进行烘焙处理以使光刻胶回流。
具体的，对光刻胶层260烘焙处理后，光刻胶层260发生回流，光刻胶层260上的图形尺寸变小，变化后的图形尺寸的大小可根据烘焙温度和烘焙时长进行调整，比如，可以采用在110℃~180℃的烘焙温度下烘焙30秒到600秒，以140℃为宜。
步骤S150，对回流后的光刻胶层进行刻蚀，以根据需求尺寸修正光刻胶层上的图形。
具体的，经过烘焙处理的光刻胶层260上的图形的尺寸一般很难满足实际需求，如果图形为多个孔构成的，烘焙处理后多个孔的孔径也很难一致，因此，为了获得需求尺寸，还需要进行修正处理。修正的具体方法为，对回流后的光刻胶层进行O2 plasma（氧气等离子体）刻蚀，以形成符合需求尺寸的图形，即使修正后的孔径满足实际需求。此时，因刻蚀可能会造成部分光刻胶残留落入修正后的孔中，因此需要对该光刻胶残留进行清除。
步骤S160，以带有修正图形的光刻胶层为掩膜进行刻蚀，形成穿透所述磁性掩模层的微孔。
具体的，经过刻蚀修正后的图形已经符合实际需求，此时，以该光刻胶层260为掩膜，沿修正后的图形进行刻蚀，将图形传递到介质掩模层250上。然后去除光刻胶层260，并沿介质掩模层250上的图形进行刻蚀，直至穿透磁性掩模层240，形成微孔。该微孔位于磁性掩模层240的部分可以是柱形，也可以是锥形。
步骤S170，对微孔进行金属填充形成金属塞，以连接金属导线。
具体的，在此采用光刻工艺在介质掩模层250的表面涂覆第二光刻胶层270，并经曝光、显影后，进行金属填充，使金属充满微孔，形成金属塞280，然后去除第二光刻胶层270。而后，可以进行平坦化处理，也可以去除介质掩模层250。也可以不再做任何处理，保留的介质掩模层250可以对金属塞280起到保护作用。
本实施例的多态存储单元结构的制作方法，通过对光刻胶层烘焙回流并刻蚀修正光刻胶层上的图形，进而根据修正后的图形刻蚀形成尺寸较小的微孔，并金属填充微孔形成金属柱，改善了纳米微缩工艺，有利于器件集成密度和存储效率的提高。同时，磁性掩模层上较小尺寸的微孔可以形成高密度的偏置磁场，使磁性掩模层形成磁矩闭合的偏置磁场，且能让偏置磁场聚集在一个很小的范围内，有利于辅助自由层形成中间态，从而进一步提高了存储效率。
如图3所示，在一个实施例中，沉积介质掩模层并进行平坦化处理，包括以下步骤：
步骤S122，在磁性掩模层上方依次沉积第一介质掩模层与第二介质掩模层。
其中，介质掩模层250采用复合介质层，包括第一掩模层252与第二掩模层254，参见图4，第一介质掩模层252与第二介质掩模层254采用SiN和/或SiC，二者选用材料不同，且为较薄的介质层。复合介质层有利于修正后图形的精确传递。具体的，在衬底210上依次制作完成底电极220、磁隧道结230与磁性掩膜层240后，接着依次沉积第一介质掩模层252与第二介质掩模层254。
步骤S124，对第二介质掩模层进行CMP平坦化处理。
其中，CMP（Chemical Mechanical Planarization Agenda，化学机械平坦化）提高了第二掩模层254表面的平整度。
步骤S126，在平坦化处理后的第二介质掩模层上沉积第三介质掩模层。
其中，介质掩模层250还包括第三介质掩模层256。
具体的，因在第二介质掩模层254平坦化处理后，会采用光刻工艺，光刻工艺末期会去除光刻胶层260，为了避免在去除光刻胶层260时损坏第二掩模层从而破坏复合介质层的结构，在第二掩模层254平坦化处理后沉积第三掩模层256，以对第二介质掩模层254进行保护。
如图5所示，在一个实施例中，以带有修正图形的光刻胶层为掩膜进行刻蚀，形成穿透磁性掩模层微孔，包括以下步骤：
步骤S162，利用光刻胶层作为掩膜对第三介质掩模层进行刻蚀、去胶处理，将图形传递至第三介质掩模层。
具体的，利用修正后的光刻胶层作为掩膜进行刻蚀，将图形传递至第三介质掩模层，参见图4，因去除光刻胶层的过程，可能会对第三介质掩模层造成损坏，甚至完全损失第三介质掩模层，因此，在刻蚀时，也可刻蚀至第二介质掩模层，将图形传递给第二介质掩模层。
步骤S164，基于第三介质掩模层上的图形刻蚀第二介质掩模层与第一介质掩模层，直至磁性掩模层。
具体的，刻蚀采用逐层刻蚀，层层传递的方式，由第三介质掩模层256传递给第二介质掩模层254，再由第二介质掩模层254传递给第一介质掩模层252，依次传递，可提高图形传递的精度。
步骤S166，刻蚀穿透磁性掩模层。
具体的，在图形传递至第一介质掩模层后，通过第一介质掩模层上的图形刻蚀磁性掩模层，刻蚀磁性掩模层时，可以刻蚀成柱形孔，也可刻蚀成锥形孔。其中锥形孔的底部孔径更小，更有利于磁矩闭合的偏置磁场的形成。在磁性掩模层与磁隧道结之间插入覆盖层，可在刻蚀过程中起到停止层的作用。
如图6所示，在一个实施例中，对微孔进行金属填充形成金属塞，以连接金属导线，包括以下步骤：
步骤S172，在第三介质掩模层上涂覆第二光刻胶层并曝光显影。
步骤S174，向微孔中填充金属形成金属塞后去除第二光刻胶层。
采用另一光刻工艺，限定形成的金属塞顶部的尺寸，有利于形成需求尺寸的金属塞。
此外，本发明还提供了一种存储器。
如图7所示，在一个实施例中，存储器包括衬底210、底电极220与由图1至图5中实施例的多态存储单元结构的制作方法制作的多态存储单元结构，底电极220设置在衬底210上，底电极220上设置多个多态存储单元结构，磁隧道结230与磁性掩模层240之间插入覆盖层290，金属塞280连接在覆盖层上。覆盖层一方面对磁隧道结230起到保护作用，另一方面，可以作为刻蚀微孔的停止层。
在本实施例中，若存储器为SOT-MRAM，则磁隧道结230自覆盖层290到底电极220依次为固定层、势垒层与自由层。若存储器为STT-MRAM，则磁隧道结230自覆盖层290到底电极220依次为自由层、势垒层与固定层。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种多态存储单元结构的制作方法，其特征在于，包括：
在底电极上制作磁隧道结与磁性掩模层，所述磁性掩模层设置于所述磁隧道结上；
沉积介质掩模层并进行平坦化处理；
在所述介质掩模层涂覆光刻胶层并进行曝光、显影；
对所述光刻胶层进行烘焙处理以使光刻胶回流，以减小光刻胶层上的图形尺寸；
对回流后的光刻胶层进行刻蚀，以根据需求尺寸修正光刻胶层上的图形；
以带有修正图形的光刻胶层为掩膜进行刻蚀，形成穿透所述磁性掩模层的微孔；
对所述微孔进行金属填充形成金属塞，以连接金属导线。
2.根据权利要求1所述的多态存储单元结构的制作方法，其特征在于，所述沉积介质掩模层并进行平坦化处理，包括：
在所述磁性掩模层上方依次沉积第一介质掩模层与第二介质掩模层；
对所述第二介质掩模层进行CMP平坦化处理。
3.根据权利要求2所述的多态存储单元结构的制作方法，其特征在于，所述对所述第二介质掩模层进行CMP平坦化处理，之后包括：
在平坦化处理后的第二介质掩模层上沉积第三介质掩模层。
4.根据权利要求3所述的多态存储单元结构的制作方法，其特征在于，所述以带有修正图形的光刻胶层为掩膜进行刻蚀，形成穿透所述磁性掩模层微孔，包括：
利用光刻胶层作为掩膜对所述第三介质掩模层进行刻蚀、去胶处理，将图形传递至第三介质掩模层；
基于所述第三介质掩模层上的图形刻蚀第二介质掩模层与第一介质掩模层，直至磁性掩模层；
刻蚀穿透磁性掩模层。
5.根据权利要求4所述的多态存储单元结构的制作方法，其特征在于，所述对所述微孔进行金属填充形成金属塞，以连接金属导线，包括：
在所述第三介质掩模层上涂覆第二光刻胶层并曝光显影；
向所述微孔中填充金属形成金属塞后去除第二光刻胶层。
6.根据权利要求1所述的多态存储单元结构的制作方法，其特征在于，
对光刻胶层进行烘焙处理以使光刻胶回流，包括：
采用110℃~180℃的烘焙温度烘焙30秒~600秒。
7.根据权利要求1所述的多态存储单元结构的制作方法，其特征在于，所述在底电极上制作磁隧道结与磁性掩模层，包括：
在底电极制作磁隧道结，所述磁隧道结包括自由层、势垒层与固定层；
在所述磁隧道结上层叠覆盖层；
在所述覆盖层上层叠磁性掩模层。
8.根据权利要求1所述的多态存储单元结构的制作方法，其特征在于，所述磁性掩模层的材料为Co或者，由Co与Pt、Ni或Pd中的一种或多种组合构成的合金或者多层膜。
9.根据权利要求1至8中任意一项所述的多态存储单元结构的制作方法，其特征在于，所述对回流后的光刻胶层进行刻蚀，修正光刻胶层上的图形尺寸，包括：
对回流后的光刻胶层进行O2 plasma刻蚀，以形成符合需求尺寸的图形；
去除图形中的光刻胶残留。
10.一种存储器，其特征在于，包括衬底、底电极与由权利要求1至9中任意一项所述的多态存储单元结构的制作方法制作的多态存储单元结构，所述底电极设置在所述衬底上，所述底电极上设置多个所述多态存储单元结构，所述磁隧道结与磁性掩模层之间插入覆盖层，所述金属塞连接在所述覆盖层上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311071750.3A CN116782748B (zh) | 2023-08-24 | 2023-08-24 | 多态存储单元结构的制作方法及存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311071750.3A CN116782748B (zh) | 2023-08-24 | 2023-08-24 | 多态存储单元结构的制作方法及存储器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116782748A CN116782748A (zh) | 2023-09-19 |
| CN116782748B true CN116782748B (zh) | 2023-11-14 |
Family
ID=87993509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311071750.3A Active CN116782748B (zh) | 2023-08-24 | 2023-08-24 | 多态存储单元结构的制作方法及存储器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116782748B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117377375B (zh) * | 2023-12-07 | 2024-03-22 | 致真存储(北京)科技有限公司 | 磁存储单元的制作方法及存储器 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040008483A (ko) * | 2002-07-18 | 2004-01-31 | 주식회사 하이닉스반도체 | 마그네틱 램의 제조방법 |
| CN1581434A (zh) * | 2003-08-07 | 2005-02-16 | 株式会社东芝 | 设计图形、光掩模、光刻胶图形及半导体器件的制造方法 |
| KR20060027999A (ko) * | 2004-09-24 | 2006-03-29 | 주식회사 하이닉스반도체 | 베이킹 장치 및 그를 이용한 포토레지스트패턴 형성 방법 |
| CN103165436A (zh) * | 2011-12-19 | 2013-06-19 | 中芯国际集成电路制造(上海)有限公司 | 制作半导体器件的方法 |
| CN105446075A (zh) * | 2015-12-09 | 2016-03-30 | 中国电子科技集团公司第五十五研究所 | 一种半导体基板光刻工艺 |
| CN108962726A (zh) * | 2017-05-17 | 2018-12-07 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN109994602A (zh) * | 2018-01-03 | 2019-07-09 | 上海磁宇信息科技有限公司 | 一种制备磁性随机存储器存储单元与逻辑单元的方法 |
| CN113964028A (zh) * | 2020-07-21 | 2022-01-21 | 中国科学院微电子研究所 | T形栅极的制造方法、高电子迁移率晶体管 |
| CN114695088A (zh) * | 2020-12-30 | 2022-07-01 | 中芯集成电路（宁波）有限公司 | 半导体结构及其形成方法 |
-
2023
- 2023-08-24 CN CN202311071750.3A patent/CN116782748B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040008483A (ko) * | 2002-07-18 | 2004-01-31 | 주식회사 하이닉스반도체 | 마그네틱 램의 제조방법 |
| CN1581434A (zh) * | 2003-08-07 | 2005-02-16 | 株式会社东芝 | 设计图形、光掩模、光刻胶图形及半导体器件的制造方法 |
| KR20060027999A (ko) * | 2004-09-24 | 2006-03-29 | 주식회사 하이닉스반도체 | 베이킹 장치 및 그를 이용한 포토레지스트패턴 형성 방법 |
| CN103165436A (zh) * | 2011-12-19 | 2013-06-19 | 中芯国际集成电路制造(上海)有限公司 | 制作半导体器件的方法 |
| CN105446075A (zh) * | 2015-12-09 | 2016-03-30 | 中国电子科技集团公司第五十五研究所 | 一种半导体基板光刻工艺 |
| CN108962726A (zh) * | 2017-05-17 | 2018-12-07 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN109994602A (zh) * | 2018-01-03 | 2019-07-09 | 上海磁宇信息科技有限公司 | 一种制备磁性随机存储器存储单元与逻辑单元的方法 |
| CN113964028A (zh) * | 2020-07-21 | 2022-01-21 | 中国科学院微电子研究所 | T形栅极的制造方法、高电子迁移率晶体管 |
| CN114695088A (zh) * | 2020-12-30 | 2022-07-01 | 中芯集成电路（宁波）有限公司 | 半导体结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116782748A (zh) | 2023-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10971682B2 (en) | Method for fabricating memory device | |
| CN110970550B (zh) | 磁阻元件及其制作方法 | |
| JP5241717B2 (ja) | 抵抗スイッチング装置の抵抗スイッチング材料の制御された形成方法および該方法によって得られる装置 | |
| US8987846B2 (en) | Magnetic memory and manufacturing method thereof | |
| JP2008518469A (ja) | 磁気抵抗ランダムアクセスメモリデバイス構造とその製造方法 | |
| US6635496B2 (en) | Plate-through hard mask for MRAM devices | |
| US20070172964A1 (en) | Method of forming self-aligned contact via for magnetic random access memory | |
| WO2002059941A2 (en) | A self-aligned cross-point mram device with aluminum metallization layers | |
| CN116782748B (zh) | 多态存储单元结构的制作方法及存储器 | |
| US20100109085A1 (en) | Memory device design | |
| EP3772117B1 (en) | Method for forming a semiconductor structure | |
| KR20070099990A (ko) | 미세 패턴 형성 방법 및 이를 이용한 반도체 메모리 장치의형성 방법 | |
| US11189791B2 (en) | Integrated circuit and fabrication method thereof | |
| TWI731452B (zh) | 具磁性穿隧接面的半導體裝置及其形成方法 | |
| CN110957419A (zh) | 磁性存储装置、形成方法及形成磁性随机存取存储器的方法 | |
| JP2005526389A (ja) | 低減されたエッチング工程数によるダブルダマシン構造内へのｍｒａｍオフセットセルの製造方法 | |
| US11069850B2 (en) | Magnetic memory device and manufacturing method of the same | |
| CN108376690B (zh) | 一种用于制造高密度mram的自对准互联方法 | |
| US9276205B2 (en) | Storage device | |
| CN111668368B (zh) | 一种假磁性隧道结单元结构制备方法 | |
| CN114447216A (zh) | 一种磁阻式随机存取存储器及其制造方法 | |
| CN107527993B (zh) | 一种磁性隧道结接触电极及其形成方法 | |
| CN110098320B (zh) | 一种刻蚀磁性隧道结导电硬掩模的方法 | |
| CN112951979B (zh) | 一种磁性随机存储器自对准顶电极的形成方法 | |
| CN112086555B (zh) | 一种制备磁性隧道结单元阵列的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |