CN112951979B - 一种磁性随机存储器自对准顶电极的形成方法 - Google Patents
一种磁性随机存储器自对准顶电极的形成方法 Download PDFInfo
- Publication number
- CN112951979B CN112951979B CN201911265616.0A CN201911265616A CN112951979B CN 112951979 B CN112951979 B CN 112951979B CN 201911265616 A CN201911265616 A CN 201911265616A CN 112951979 B CN112951979 B CN 112951979B
- Authority
- CN
- China
- Prior art keywords
- top electrode
- hard mask
- mtj
- layer
- adhesion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
本发明涉及集成电路技术领域,具体涉及一种磁性随机存储器自对准顶电极的形成方法;包括以下步骤:S1设置基底;S2在基底上依次形成粘连层和硬掩模层;S3采用与MTJ相反的图案对MTJ进行图行化定义;S4将MTJ相反图案转移到硬掩模层底部,并对硬掩模膜层行刻蚀;S5沉积顶电极材料并覆盖硬掩模,形成自对准顶电极;S6移除顶电极材料、硬掩模材料和残留物;本发明的适合制备超精细的MRAM电路,用以解决PR弯曲和倒伏,不能正常的转移图案到MTJ单元,导电硬掩模侧壁倾斜角度过大,有利于MTJ单元的小型化,降低了MRAM电路位线和MTJ单元短路的风险。
Description
技术领域
本发明涉及集成电路技术领域,具体涉及一种磁性随机存储器自对准顶电极的形成方法。
背景技术
近年来,采用磁性隧道结(Magnetic Tunnel Junction,MTJ)的磁电阻效应的磁性随机存储器(MRAM,Magnetic RadomAccess Memory)被人们认为是未来的固态非易失性记忆体,它具有高速读写、大容量以及低能耗的特点。铁磁性MTJ通常为三明治结构,其中有磁性记忆层(也叫自由层),它可以改变磁化方向以记录不同的数据;位于中间的绝缘的隧道势垒层;磁性参考层,位于隧道势垒层的另一侧,它的磁化方向不变。
为能在这种磁电阻元件中记录信息,建议使用基于自旋动量转移或称自旋转移矩(STT,Spin Transfer Torque)转换技术的写方法,这样的MRAM称为STT-MRAM。根据磁极化方向的不同,STT-MRAM又分为面内STT-MRAM和垂直STT-MRAM(即pSTT-MRAM),后者有更好的性能。依此方法,即可通过向磁电阻元件提供自旋极化电流来反转磁性记忆层的磁化强度方向。此外,随着磁性记忆层的体积的缩减,写或转换操作需注入的自旋极化电流也越小。因此,这种写方法可同时实现器件微型化和降低电流。
同时,鉴于减小MTJ元件尺寸时所需的切换电流也会减小,所以在尺度方面pSTT-MRAM可以很好的与最先进的技术节点相契合。因此,期望是将pSTT-MRAM元件做成极小尺寸,并具有非常好的均匀性,以及把对MTJ磁性的影响减至最小,所采用的制备方法还可实现高良莠率、高精确读、高可靠写、低能耗,以及保持适于数据良好保存的温度系数。同时,非易失性记忆体中写操作是基于阻态变化,从而需要控制由此引起的对MTJ记忆器件寿命的破坏与缩短。然而,制备一个小型MTJ元件可能会增加MTJ电阻的波动,使得pSTT-MRAM的写电压或电流也会随之有较大的波动,这样会损伤MRAM的性能。在当前的MRAM制造工艺中,重金属(比如:Ta等)会沉积在MTJ的顶部,既作为MTJ刻蚀用的导电金属硬掩模,也作为顶电极。作为后续刻蚀MTJ单元结构的自对准掩模的顶电则显得极异常重要。在超小型的MTJ单元中,由于重金属的难于刻蚀,低图案密度的圆形MTJ图案,以及光刻胶本身的特性等,很难制作满足要求的顶电极(MTJ刻蚀的导电金属掩模)。
发明内容
针对现有技术的不足,本发明公开了一种磁性随机存储器自对准顶电极的形成方法,用于解决在当前的MRAM制造工艺中,重金属(比如:Ta等)会沉积在MTJ的顶部,既作为MTJ刻蚀用的导电金属硬掩模,也作为顶电极。作为后续刻蚀MTJ单元结构的自对准掩模的顶电则显得极异常重要。在超小型的MTJ单元中,由于重金属的难于刻蚀,低图案密度的圆形MTJ图案,以及光刻胶本身的特性等,很难制作满足要求的顶电极的问题。
本发明通过以下技术方案予以实现:
本发明公开一种磁性随机存储器自对准顶电极的形成方法,包括以下步骤:
S1设置基底;
S2在基底上依次形成粘连层和硬掩模层;
S3采用与MTJ相反的图案对MTJ进行图行化定义;
S4将MTJ相反图案转移到硬掩模层底部,并对硬掩模膜层行刻蚀;
S5沉积顶电极材料并覆盖硬掩模,形成自对准顶电极;
S6移除顶电极材料、硬掩模材料和残留物。
更进一步的,所述基底为具有底电极和磁性隧道结多层膜结构的基底。
更进一步的,所述底电极为TiN,Ti,Ta,TaN,Ru,W,WN或其组合;
所述磁性隧道结多层膜的厚度为10nm~30nm,其形成材料包括CoFeB,Fe,Co,MgO,Ni,W,Ru,Pt,Ni,Ta,Hf,Mo,Zr,Nb,Pd或CoFe。
更进一步的,所述粘连层为双层结构其厚度为0.4nm~10nm,所述粘连层的第一粘连层和第二粘连层的依次向上叠加,所述第一粘连层用于后续硬掩模刻蚀的刻蚀阻挡层,所述第二粘连层用于顶电极和磁性隧道结之间的粘连。
更进一步的,所述硬掩模层厚度为50~200nm,其形成材料包括SiNx,SiCx,SiON,SiCN,C,CHN,CN,SiOx或其组合的多层膜结构。
更进一步的,所述第一粘连层的组成材料为Ru,Ir或其组合;
所述第二粘连层为Mo,Ta,Cu,Si,Ti,Zn,Mg,C,V,Cr,Al,Ga,Ge,Nb,Tc,Hf或其组合导电氮化物。
更进一步的,所述S3中,通过制作与MTJ图案相反的掩模,进行MTJ图案的反向定义,所述其掩模图案为网状结构。
更进一步的,所述S5中,沉积一层顶电极材料在MTJ相反图案化的硬掩模之间的间隙并覆盖硬掩模。
更进一步的,所述顶电极材料为Ta,Ti,W,TaN,TiN,WN或其组合,最终形成沉积在硬掩模间隙之间的顶电极和覆盖层硬掩模之上的顶电极。
更进一步的,移除覆盖在硬掩模上的顶电极材料采用刻蚀或者化学机械平坦化的方式显示;除去硬掩模材料和残留物采用刻蚀或者化学清洗方式。
本发明的有益效果为:
本发明的适合制备超精细的MRAM电路,用以解决PR弯曲和倒伏,不能正常的转移图案到MTJ单元,导电硬掩模侧壁倾斜角度过大,有利于MTJ单元的小型化,降低了MRAM电路位线和MTJ单元短路的风险。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1:根据本发明的一种磁性随机存储器自对准顶电极的形成方法的流程图;
图2:根据本发明的一种磁性随机存储器自对准顶电极的形成方法,包括底电极(BE)和MTJ多层膜基底的示意图;
图3:根据本发明的一种磁性随机存储器自对准顶电极的形成方法,在所述基底上,沉积粘连层和硬掩模层之后示意图;
图4:根据本发明的一种磁性随机存储器自对准顶电极的形成方法,与MTJ相反的图案进行图案化定义后的示意图;
图5:根据本发明的一种磁性随机存储器自对准顶电极的形成方法,硬掩模层刻蚀之后的示意图;
图6:根据本发明的一种磁性随机存储器自对准顶电极的形成方法,填充顶电极材料之后示意图;
图7:根据本发明的一种磁性随机存储器自对准顶电极的形成方法,覆盖在硬掩模之上的顶电极材料和硬掩模去掉之后的示意图;
图中所示:10-底电极(BE),20-MTJ膜层,30-粘连层,40-硬掩模层,50-与MTJ图案相反的掩模,510-与MTJ图案相反的图案,60-顶电极,610-填充在硬掩模之间的间隙的顶电极和620-覆盖在硬掩模之上的顶电极膜层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本实施例公开如图1所示的一种磁性随机存储器自对准顶电极的形成方法,包括以下步骤:
S1设置基底;
S2在基底上依次形成粘连层和硬掩模层;
S3采用与MTJ相反的图案对MTJ进行图行化定义;
S4将MTJ相反图案转移到硬掩模层底部,并对硬掩模膜层行刻蚀;
S5沉积顶电极材料并覆盖硬掩模,形成自对准顶电极;
S6移除顶电极材料、硬掩模材料和残留物。
上述的步骤S1:提供具有底电极(Bottom Electrode,BE)10和磁性隧道结(MTJ)20多层膜结构的基底,如图2所示;
其中,底电极(BE)10选自TiN,Ti,Ta,TaN,Ru,W,WN或它们的组合;磁性隧道结(MTJ)20多层膜的厚度为10nm~30nm,其形成材料包括CoFeB,Fe,Co,MgO,Ni,W,Ru,Pt,Ni,Ta,Hf,Mo,Zr,Nb,Pd或CoFe等。
步骤S2:在所述基底上,依次形成粘连层30和硬掩模层40,如图3所示;
所述粘连层层30的优选厚度为0.4~10nm,一般为双层结构,即:第一粘连层和第二粘连层的依次向上叠加,其中,第一粘连层的组成材料为Ru,Ir或它们组合;第二粘连层为Mo,Ta,Cu,Si,Ti,Zn,Mg,C,V,Cr,Al,Ga,Ge,Nb,Tc,Hf或其组合导电氮化物等,其厚度一般不大于1.0nm。第一粘连层的主要作用在于实现后续硬掩模刻蚀的刻蚀阻挡层,第二粘连层的作用在于实现顶电极(Top Electrode,TE)610和磁性隧道结(MTJ)20之间的粘连。
所述硬掩模层40,优选厚度为50~200nm,SiNx,SiCx,SiON,SiCN,C,CHN,CN,SiOx或它们组合的多层膜结构。
步骤S3:采用与MTJ相反的图案510对MTJ进行图行化定义,如图4所示;在本步骤中,通过制作与MTJ图案相反的掩模,来实现MTJ图案的反向定义。
一般对于垂直型MTJ来说,其掩模图案一般为圆形岛状结构,在本发明专利中,掩模图案则为网状结构。
步骤S4:对硬掩模膜层50行刻蚀,将所述MTJ相反图案转移到硬掩模层底部,如图5。
步骤S5:沉积一层顶电极(TE)材料60在所述MTJ相反图案化的硬掩模之间的间隙并覆盖硬掩模,如图6所示。顶电极(TE)材料一般为Ta,Ti,W,TaN,TiN,WN或它们的组合。最终形成沉积在硬掩模40间隙之间的顶电极610和覆盖层硬掩模40之上的顶电极620.
步骤S6:移除覆盖在硬掩模40之上的顶电极(TE)材料620,并除去所有硬掩模材料以及残留物,如图7所示。移除覆盖在硬掩模40之上的顶电极(TE)材料620一般可以采用刻蚀或者化学机械平坦化的方式显示;并除去所有硬掩模材料40以及残留物一般可以采用刻蚀或者化学清洗的方式实现。
通过步骤S1到S6,最终可以形成结构完美,不容易倒伏的刻蚀MTJ多层膜的自对准顶电极,特别适合制备超精细的MRAM电路,用以解决PR弯曲和倒伏,不能正常的转移图案到MTJ单元,钽(Ta)掩模侧壁倾斜角度过大,有利于MTJ单元的小型化,降低了MRAM电路位线和MTJ单元短路的风险。
本发明实施例提供的一种磁性随机存储器自对准顶电极的形成方法,特别适合制备超精细的MRAM电路,用以解决PR弯曲和倒伏,不能正常的转移图案到MTJ单元,导电硬掩模侧壁倾斜角度过大,有利于MTJ单元的小型化,降低了MRAM电路位线和MTJ单元短路的风险。
以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (9)
1.一种磁性随机存储器自对准顶电极的形成方法,其特征在于,包括以下步骤:
S1设置基底;
S2在基底上依次形成粘连层和硬掩模层;
S3采用与MTJ相反的图案对MTJ进行图行化定义;
S4将MTJ相反图案转移到硬掩模层底部,并对硬掩模膜层行刻蚀;
S5沉积顶电极材料并覆盖硬掩模,形成自对准顶电极;
S6移除顶电极材料、硬掩模材料和残留物;
所述粘连层为双层结构其厚度为0.4nm~10nm,所述粘连层的第一粘连层和第二粘连层的依次向上叠加,所述第一粘连层用于后续硬掩模刻蚀的刻蚀阻挡层,所述第二粘连层用于顶电极和磁性隧道结之间的粘连。
2.根据权利要求1所述的磁性随机存储器自对准顶电极的形成方法,其特征在于,所述基底为具有底电极和磁性隧道结多层膜结构的基底。
3.根据权利要求2所述的磁性随机存储器自对准顶电极的形成方法,其特征在于,所述底电极为TiN,Ti,Ta,TaN,Ru,W,WN或其组合;
所述磁性隧道结多层膜的厚度为10nm~30nm,其形成材料包括CoFeB,Fe,Co,MgO,Ni,W,Ru,Pt,Ni,Ta,Hf,Mo,Zr,Nb,Pd或CoFe。
4.根据权利要求1所述的磁性随机存储器自对准顶电极的形成方法,其特征在于,所述硬掩模层厚度为50~200nm,其形成材料包括SiNx,SiCx,SiON,SiCN,C,CHN,CN,SiOx或其组合的多层膜结构。
5.根据权利要求1所述的磁性随机存储器自对准顶电极的形成方法,其特征在于,所述第一粘连层的组成材料为Ru,Ir或其组合;
所述第二粘连层为Mo,Ta,Cu,Si,Ti,Zn,Mg,C,V,Cr,Al,Ga,Ge,Nb,Tc,Hf或其组合导电氮化物。
6.根据权利要求1所述的磁性随机存储器自对准顶电极的形成方法,其特征在于,所述S3中,通过制作与MTJ图案相反的掩模,进行MTJ图案的反向定义,所述掩模的图案为网状结构。
7.根据权利要求1所述的磁性随机存储器自对准顶电极的形成方法,其特征在于,所述S5中,沉积一层顶电极材料在MTJ相反图案化的硬掩模之间的间隙并覆盖硬掩模。
8.根据权利要求7所述的磁性随机存储器自对准顶电极的形成方法,其特征在于,所述顶电极材料为Ta,Ti,W,TaN,TiN,WN或其组合,最终形成沉积在硬掩模间隙之间的顶电极和覆盖层硬掩模之上的顶电极。
9.根据权利要求1所述的磁性随机存储器自对准顶电极的形成方法,其特征在于,移除覆盖在硬掩模上的顶电极材料采用刻蚀或者化学机械平坦化的方式显示;除去硬掩模材料和残留物采用刻蚀或者化学清洗方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911265616.0A CN112951979B (zh) | 2019-12-11 | 2019-12-11 | 一种磁性随机存储器自对准顶电极的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911265616.0A CN112951979B (zh) | 2019-12-11 | 2019-12-11 | 一种磁性随机存储器自对准顶电极的形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112951979A CN112951979A (zh) | 2021-06-11 |
CN112951979B true CN112951979B (zh) | 2023-03-21 |
Family
ID=76226375
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911265616.0A Active CN112951979B (zh) | 2019-12-11 | 2019-12-11 | 一种磁性随机存储器自对准顶电极的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112951979B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010037840A (ko) * | 1999-10-20 | 2001-05-15 | 윤종용 | 스페이서를 이용한 자기정렬 방식의 강유전체 커패시터 제조방법 |
JP2004356464A (ja) * | 2003-05-30 | 2004-12-16 | Oki Electric Ind Co Ltd | 強誘電体素子の製造方法、強誘電体素子及びFeRAM |
JP2008210849A (ja) * | 2007-02-23 | 2008-09-11 | Elpida Memory Inc | 半導体装置の製造方法 |
CN105206741A (zh) * | 2014-06-23 | 2015-12-30 | 中芯国际集成电路制造(上海)有限公司 | 磁性隧道结单元和制备磁性隧道结单元的方法 |
CN107452874A (zh) * | 2016-05-30 | 2017-12-08 | 上海磁宇信息科技有限公司 | 一种磁性隧道结自对准钽掩模的形成方法 |
CN109962022A (zh) * | 2019-04-03 | 2019-07-02 | 武汉新芯集成电路制造有限公司 | 一种半导体器件及其制造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8563225B2 (en) * | 2008-05-23 | 2013-10-22 | International Business Machines Corporation | Forming a self-aligned hard mask for contact to a tunnel junction |
US20100327248A1 (en) * | 2009-06-29 | 2010-12-30 | Seagate Technology Llc | Cell patterning with multiple hard masks |
US9070869B2 (en) * | 2013-10-10 | 2015-06-30 | Avalanche Technology, Inc. | Fabrication method for high-density MRAM using thin hard mask |
US10439132B2 (en) * | 2017-03-20 | 2019-10-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Protective passivation layer for magnetic tunnel junctions |
-
2019
- 2019-12-11 CN CN201911265616.0A patent/CN112951979B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010037840A (ko) * | 1999-10-20 | 2001-05-15 | 윤종용 | 스페이서를 이용한 자기정렬 방식의 강유전체 커패시터 제조방법 |
JP2004356464A (ja) * | 2003-05-30 | 2004-12-16 | Oki Electric Ind Co Ltd | 強誘電体素子の製造方法、強誘電体素子及びFeRAM |
JP2008210849A (ja) * | 2007-02-23 | 2008-09-11 | Elpida Memory Inc | 半導体装置の製造方法 |
CN105206741A (zh) * | 2014-06-23 | 2015-12-30 | 中芯国际集成电路制造(上海)有限公司 | 磁性隧道结单元和制备磁性隧道结单元的方法 |
CN107452874A (zh) * | 2016-05-30 | 2017-12-08 | 上海磁宇信息科技有限公司 | 一种磁性隧道结自对准钽掩模的形成方法 |
CN109962022A (zh) * | 2019-04-03 | 2019-07-02 | 武汉新芯集成电路制造有限公司 | 一种半导体器件及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN112951979A (zh) | 2021-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9275713B2 (en) | Magnetoresistive element and method of manufacturing the same | |
US9006849B2 (en) | Hybrid method of patterning MTJ stack | |
US9312476B2 (en) | Magnetic memory | |
CN109994602B (zh) | 一种制备磁性随机存储器存储单元与逻辑单元的方法 | |
JP2006196516A (ja) | 半導体記憶装置の製造方法 | |
CN109713006B (zh) | 一种制作磁性随机存储器单元阵列及其周围电路的方法 | |
CN107527994B (zh) | 一种磁性隧道结双层侧墙及其形成方法 | |
US20160172585A1 (en) | An improved method to make of fabricating ic/mram using oxygen ion implantation | |
CN110061029B (zh) | 一种磁性随机存储器记忆单元及其制造方法 | |
CN108075037B (zh) | 一种制备磁性隧道结的方法 | |
US6849465B2 (en) | Method of patterning a magnetic memory cell bottom electrode before magnetic stack deposition | |
CN110061126B (zh) | 一种磁性随机存储器记忆单元及其制造方法 | |
US20150137286A1 (en) | Method to form mram by dual ion implantation | |
JP2008282940A (ja) | 磁気記憶装置の製造方法 | |
CN107437581B (zh) | 一种以氧化钽为硬掩模的磁性隧道结的制备方法 | |
CN108376690B (zh) | 一种用于制造高密度mram的自对准互联方法 | |
CN109994600B (zh) | 一种磁性随机存储器的制作方法 | |
CN112951979B (zh) | 一种磁性随机存储器自对准顶电极的形成方法 | |
CN107452874B (zh) | 一种磁性隧道结自对准钽掩模的形成方法 | |
CN110098320B (zh) | 一种刻蚀磁性隧道结导电硬掩模的方法 | |
CN110098321B (zh) | 一种制备磁性随机存储器导电硬掩模的方法 | |
CN111668368B (zh) | 一种假磁性隧道结单元结构制备方法 | |
CN112863565B (zh) | 基于自旋轨道矩的差分存储单元及其制备方法 | |
CN111490151B (zh) | 一种制作超小型磁性随机存储器阵列的方法 | |
CN107527993B (zh) | 一种磁性隧道结接触电极及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |