CN109994602B - 一种制备磁性随机存储器存储单元与逻辑单元的方法 - Google Patents
一种制备磁性随机存储器存储单元与逻辑单元的方法 Download PDFInfo
- Publication number
- CN109994602B CN109994602B CN201810005518.2A CN201810005518A CN109994602B CN 109994602 B CN109994602 B CN 109994602B CN 201810005518 A CN201810005518 A CN 201810005518A CN 109994602 B CN109994602 B CN 109994602B
- Authority
- CN
- China
- Prior art keywords
- layer
- etching
- tunnel junction
- logic
- magnetic tunnel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 83
- 238000000034 method Methods 0.000 title claims abstract description 40
- 230000005055 memory storage Effects 0.000 title abstract description 3
- 238000005530 etching Methods 0.000 claims abstract description 68
- 229910052751 metal Inorganic materials 0.000 claims abstract description 51
- 239000002184 metal Substances 0.000 claims abstract description 51
- 230000004888 barrier function Effects 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000003860 storage Methods 0.000 claims abstract description 7
- 238000011049 filling Methods 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 132
- 239000010949 copper Substances 0.000 claims description 14
- 229910052802 copper Inorganic materials 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 11
- 238000001020 plasma etching Methods 0.000 claims description 11
- 230000000903 blocking effect Effects 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 8
- 238000000231 atomic layer deposition Methods 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 7
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 239000002356 single layer Substances 0.000 claims description 4
- 230000000873 masking effect Effects 0.000 claims description 2
- 239000002994 raw material Substances 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims 2
- 238000000576 coating method Methods 0.000 claims 2
- 230000008569 process Effects 0.000 description 20
- 229910019236 CoFeB Inorganic materials 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 7
- 238000010884 ion-beam technique Methods 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 229910003321 CoFe Inorganic materials 0.000 description 4
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 4
- 239000011247 coating layer Substances 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 238000010849 ion bombardment Methods 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 230000005415 magnetization Effects 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000001636 atomic emission spectroscopy Methods 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- -1 copper metals Chemical class 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- LFQCEHFDDXELDD-UHFFFAOYSA-N tetramethyl orthosilicate Chemical compound CO[Si](OC)(OC)OC LFQCEHFDDXELDD-UHFFFAOYSA-N 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910018979 CoPt Inorganic materials 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 229910019041 PtMn Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910002091 carbon monoxide Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000000295 emission spectrum Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005294 ferromagnetic effect Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 125000000524 functional group Chemical group 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 125000005375 organosiloxane group Chemical group 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种制备磁性随机存储器存储单元与逻辑单元的方法,包括如下步骤:步骤一、提供表面抛光的带金属通孔的CMOS基底,在基底上依次沉积底电极金属层、磁性隧道结多层膜、顶电极膜层和牺牲掩模层,刻蚀形成磁性隧道结和底电极;步骤二、同时在存储区域制备位线通孔和在逻辑区域制备逻辑通孔;步骤三、填充位线通孔和逻辑通孔并磨平。本发明采用自对准的方式对磁性隧道结底电极(BE)进行刻蚀,通过调整自对准掩模的侧壁厚度,从而可以精确控制磁性隧道结底电极的尺寸;在不同区域不同厚度的刻蚀阻挡层,极大地降低了逻辑通孔/位线通孔的深度差异带来的刻蚀的影响。
Description
技术领域
本发明涉及一种制备磁性随机存储器(MRAM,Magnetic Radom Access Memory)存储单元与逻辑单元的方法,属于磁性随机存储器制造技术领域。
背景技术
近年来,采用磁性隧道结(MTJ,Magnetic Tunnel Junction)的MRAM被人们认为是未来的固态非易失性记忆体,它具有高速读写、大容量以及低能耗的特点。铁磁性MTJ通常为三明治结构,其中有:磁性记忆层,它可以改变磁化方向以记录不同的数据;位于中间的绝缘的隧道势垒层;磁性参考层,位于隧道势垒层的另一侧,它的磁化方向不变。
为能在这种磁电阻元件中记录信息,建议使用基于自旋动量转移或称自旋转移矩(STT,Spin Transfer Torque)转换技术的写方法,这样的MRAM称为STT-MRAM。根据磁极化方向的不同,STT-MRAM又分为面内STT-MRAM和垂直STT-MRAM(即pSTT-MRAM),后者有更好的性能。依此方法,即可通过向磁电阻元件提供自旋极化电流来反转磁性记忆层的磁化强度方向。此外,随着磁性记忆层的体积的缩减,写或转换操作需注入的自旋极化电流也越小。因此,这种写方法可同时实现器件微型化和降低电流。
同时,鉴于减小MTJ元件尺寸时所需的切换电流也会减小,所以在尺度方面pSTT-MRAM可以很好的与最先进的技术节点相契合。因此,期望是将pSTT-MRAM元件做成极小尺寸,并具有非常好的均匀性,以及把对MTJ磁性的影响减至最小,所采用的制备方法还可实现高良莠率、高精确度、高可靠性、低能耗,以及保持适于数据良好保存的温度系数。同时,非易失性记忆体中写操作是基于阻态变化,从而需要控制由此引起的对MTJ记忆器件寿命的破坏与缩短。然而,制备一个小型MTJ元件可能会增加MTJ电阻的波动,使得pSTT-MRAM的写电压或电流也会随之有较大的波动,这样会损伤MRAM的性能。
在现在的MRAM制造工艺中,磁性隧道结(MTJ)和位线(Bit Line)之间的连接,通常采用位线通孔(BLV,Bit Line Via)和与磁性隧道结一次成型的顶电极(TE,TopElectrode)直接相连接;然而,在这种工艺条件下,由于沉积在磁性隧道结顶电极(TE)的作为刻蚀阻挡层的电介质偏薄,在位线通孔(BLV)的刻蚀工艺中,刻蚀选择比偏低,刻蚀速率偏高的主刻蚀步骤经常会把沉积在磁性隧道结周围充当磁性隧道结保护层和位线通孔刻蚀阻挡层的电介质消耗殆尽,进一步会损伤磁性隧道结顶电极(TE)、磁性隧道结(MTJ)本身和磁性隧道结底电极(BE),从而造成位线通孔到底电极的短路;更有甚者,如果出现位线通孔和磁性隧道结光刻对准不是很精准,这样位线通孔会直接接到磁性隧道结(MTJ)/底电极(BE)的侧壁,而不是磁性隧道结顶电极(TE)的顶部,这将明显加重这种现象,从而导致磁性隧道结底电极和顶电极通孔的直接连通,并造成短路现象。
目前,在制作磁性隧道结后续连接电路的时候,通常采用一次刻蚀工艺进行位线通孔(BLV,Bit Line Via)和逻辑通孔(LV,Logic Via)的刻蚀,由于要刻蚀的逻辑通孔的深度要比位线通孔的深度大得多,这也增加了在存储区域,位线通孔和底电极导通的风险。
为了更精细的缩微化要求,在目前的pSTT-MRAM集成到CMOS电路的工艺中,一般采用在CMOS通孔上直接进行制作;在这种工艺条件下,那么在刻蚀磁性隧道结及其底电极的时候,离子轰击将不可避免的对CMOS铜通孔填充带来损伤,离子轰击出来的Cu原子在SiO2和低介电常数(low-k)材料中有非常高的扩散速率,这将严重影响MRAM回路器件的电学性能。
发明内容
为了解决上述技术问题,本发明提供了一种制备磁性随机存储器存储单元与逻辑单元的方法,包括如下步骤:
步骤一、提供表面抛光的带金属通孔的CMOS基底,在基底上依次沉积底电极金属层、磁性隧道结多层膜、顶电极膜层和牺牲掩模层,刻蚀形成磁性隧道结和底电极;
步骤二、同时在存储区域制备位线通孔和在逻辑区域制备逻辑通孔;
步骤三、填充位线通孔和逻辑通孔并磨平。
进一步地,金属通孔为金属钨通孔。或者,金属通孔为金属铜通孔,沉积底电极金属层前,先对金属铜通孔做部分回刻蚀,然后在回刻蚀除去的部分中填充以下材料:Ta、TaN、Ti、TiN、W或WN,并磨平上述填充材料表面。
进一步地,牺牲掩模层为SiN单层结构、SiO2单层结构、SiO2/SiN或SiN/SiO2双层结构,牺牲掩模层的总厚度为30nm~150nm。
进一步地,步骤一包括如下细分步骤:先刻蚀磁性隧道结多层膜形成磁性隧道结,刻蚀停止在底电极金属层的顶部;接着,沉积自对准掩模覆盖层,覆盖被刻蚀的牺牲掩模层、被刻蚀的顶电极膜层、刻蚀形成的磁性隧道结侧壁和底电极金属层;然后,对底电极金属层进行自对准刻蚀,使刻蚀形成的底电极自对准磁性隧道结;最后,沉积刻蚀阻挡覆盖层在被刻蚀的牺牲掩模层、顶电极层膜层、磁性隧道结和底电极的周围。
进一步地,采用化学气相沉积或原子层沉积方式沉积自对准掩模覆盖层。自对准掩模覆盖层选用无NH3原料气体的SiN。
进一步地,采用化学气相沉积或原子层沉积方式沉积刻蚀阻挡覆盖层,沉积刻蚀阻挡覆盖层的材料是SiC、SiN或SiCN。
进一步地,进行自对准刻蚀时,采用反应离子刻蚀工艺去掉覆盖在底电极之上的自对准掩模覆盖层,留下保护磁性隧道结侧壁的自对准掩模覆盖层。
进一步地,在存储区域,对位线通孔的刻蚀停止在刻蚀阻挡覆盖层之上;然后降低刻蚀速率,对逻辑区域剩余的逻辑通孔继续进行刻蚀直到刻蚀阻挡覆盖层的顶部,最后采用反应离子刻蚀方式刻蚀刻蚀阻挡覆盖层和牺牲掩模层。
本发明的有益效果:采用自对准的方式对磁性隧道结底电极(BE)进行刻蚀,通过调整自对准掩模的侧壁厚度,从而可以精确控制磁性隧道结底电极的尺寸;在不同区域不同厚度的刻蚀阻挡层,极大的降低了逻辑通孔/位线通孔的深度差异带来的刻蚀的影响。
附图说明
结合附图,并通过参考下面的详细描述,将会更容易地对本发明由更完整的理解并且更容易地理解其伴随的优点和特征,其中:
图1(a)至图1(j)是根据本发明一个较佳实施例的一种制备磁性随机存储器存储单元与逻辑单元的方法的各个步骤的示意图;
图2(a)至图2(l)是根据本发明另一个较佳实施例的一种制备磁性随机存储器存储单元与逻辑单元的方法的各个步骤的示意图。
附图标记说明:100-表面抛光的带金属通孔(Vx(x>=1))的CMOS基底,101-CMOS电介质,102-CMOS电介质,1031-存储区域通孔金属扩散阻挡层,1032-逻辑区域通孔金属扩散阻挡层,1041-存储区域通孔金属,1042-逻辑区域通孔金属,201-底电极金属层,202-磁性隧道结多层膜,203-顶电极膜层(硬掩模层),204-牺牲掩模层,205-自对准掩模覆盖层,206-刻蚀阻挡覆盖层,207-磁性隧道结电介质层,208-电介质覆盖层,209-刻蚀硬掩模,3011-存储区域位线通孔,3012-逻辑区域逻辑通孔,3021-存储区域金属填充扩散阻挡层,3022-逻辑区域金属填充扩散阻挡层,3031-存储区域金属填充,3032-逻辑区域金属填充。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。需说明的是,本发明附图均采用简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的一种制备磁性随机存储器存储单元与逻辑单元的方法。在存储区域,为了增加位线通孔(BLV)的刻蚀阻挡层的厚度,在刻蚀磁性隧道结(MTJ)的时候,在顶电极(TE)的上面增加了一层牺牲掩模层。同时,采用自对准的方式对磁性隧道结底电极(BE)进行刻蚀,通过调整自对准掩模的侧壁厚度,从而可以精确控制磁性隧道结底电极的尺寸,使之大于存储区域CMOS通孔的尺寸;在底电极刻蚀之后,再次沉积一层通孔刻蚀阻挡覆盖层。在存储区域,通孔刻蚀阻挡覆盖层和剩下的牺牲掩模层一起作为位线通孔刻蚀的刻蚀阻挡层;在逻辑区域,通孔阻挡覆盖层单独作为逻辑通孔刻蚀的刻蚀阻挡层,这种在不同区域不同厚度的刻蚀阻挡层,极大的降低了逻辑通孔/位线通孔的深度差异带来的刻蚀的影响。
在存储区域,为了避免在后续的磁性隧道结(MTJ)及其底电极的刻蚀工艺中,由于反应离子刻蚀(RIE,Reactive Ion Etching)或离子束刻蚀(IBE,Ion Beam Etching)的离子轰击(Ion Bombardment)对CMOS通孔的损伤;在逻辑区域,为了避免后续的通孔的刻蚀工艺中,由于RIE的离子轰击对CMOS通孔的损伤,优选地选用带有CMOS钨通孔的衬底,或者在沉积底电极材料之前,对CMOS铜通孔进行部分回刻蚀后再填充钨金属,有效地避免了由于CMOS铜通孔的表面损伤带来的器件失效。
本发明包括但不只限于制备磁性随机存储器(MRAM),也不限于任何工艺顺序或流程,只要制备得到的产品或装置与以下优选工艺顺序或流程制备得到的相同或相似方法,其具体步骤如下:
实施例1:
步骤一:提供表面抛光的带金属通孔(Vx(x>=1))的CMOS基底100,如图1(a)所示;沉积底电极金属层201、磁性隧道结多层膜202、顶电极膜层203和牺牲掩模层204,并对磁性隧道结多层膜202及其底电极金属层201进行图案化制作;其中,CMOS通孔的材料一般为钨(W)。
其具体步骤如下:
步骤1.1:沉积底电极(BE)金属层201、磁性隧道结多层膜202、顶电极膜层(硬掩模层)203和牺牲掩模层204,如图1(b);
其中,底电极(BE)金属层201包含Ta、TaN、Ti、TiN、W或WN等材料,其厚度范围为20nm~80nm,一般采用物理气相沉积(PVD,Physical Vapor Deposition)等的方式实现;作为优选,一般在沉积之后对其进行平坦化处理。
其中,磁性隧道结(MTJ)多层膜202的总厚度为15nm~40nm,可以是由参考层、势垒层和记忆层的依次向上叠加的Bottom Pinned结构或者是由记忆层、势垒层和参考层的依次向上叠加的Top Pinned结构。
进一步地,参考层具有磁极化不变性,根据其是面内型(iSTT-MRAM)或垂直(pSTT-MRAM)结构有所不同。面内型(iSTT-MRAM)的参考层一般具有(IrMn或PtMn)/CoFe/Ru/CoFe/CoFeB结构,其优选总厚度为10~30nm;垂直型(pSTT-MRAM)的参考层一般具有TbCoFe或[Co/Pt]/Co/Ru/[CoPt]/CoFeBm超晶格多层膜结构,通常下面需要一层种子层,例如Ta/Pt,其优选参考层总厚度为8~20nm。
进一步地,势垒层为非磁性金属氧化物,优选MgO或Al2O3,其厚度为0.5nm~3nm。
更进一步地,可以采用双层MgO的结构。
进一步地,记忆层具有可变磁极化,根据其是面内型(iSTT-MRAM)或垂直(pSTT-MRAM)结构又所不同。面内型iSTT-MRAM的记忆层一般为CoFe/CoFeB或CoFe/NiFe,其优选厚度为2nm~6nm,垂直型pSTT-MRAM记忆层一般为CoFeB、CoFe/CoFeB、Fe/CoFeB、CoFeB(Ta,W,Mo)/CoFeB,其优选厚度为0.8nm~2nm。
通常,在沉积磁性隧道结多层膜202之前,一般会沉积一层超薄种子层,以获得更好的磁性隧道结多层膜202的生长。
顶电极膜层(硬掩膜层)203的厚度为20nm~500nm,选择Ta、TaN、W或WN等以期在卤素电浆中获得更好刻轮廓。
牺牲掩模层204一般为SiN或SiO2单层结构、SiO2/SiN或SiN/SiO2等双层结构,其总厚度为30nm~150nm。
步骤1.2:并对磁性隧道结多层膜202进行图案化处理,使磁性隧道结图案转移到磁性隧道结多层膜202的顶部;
采用一次光刻一次刻蚀(LE,lithography-etching)或者两次光刻两次刻蚀(LELE,lithography-etching-lithography-etching)的方法完成对磁性隧道结的定义和硬掩模层203的反应离子(RIE)刻蚀,并同时采用RIE或湿法工艺除去残留的聚合物,以使图案转移到磁性隧道结的顶部。
步骤1.3:刻蚀磁性隧道结多层膜202,并停止在底电极金属层201的顶部,如图1(c)所示。沉积自对准掩模覆盖层205,如图1(d)所示。使底电极金属层201自对准磁性隧道结进行刻蚀,如图1(e)所示。最后,沉积刻蚀阻挡覆盖层206在被刻蚀的牺牲掩模层204、顶电极膜层203,磁性隧道结202和底电极201的周围,如图1(f)。
其中,采用反应离子刻蚀(RIE,Reactive Ion Etching)和/或者离子束刻蚀(IBE,Ion Beam Etching)的方法完成对磁性隧道结多层膜202的刻蚀,并使刻蚀停止在底电极金属层201的顶部;离子束刻蚀主要采用Ar、Kr或者Xe等作为离子源;反应离子刻蚀主要采用CH3OH、CH4/Ar、C2H5OH、CH3OH/Ar或者CO/NH3等作为主要刻蚀气体。
采用化学气相沉积(CVD,Chemical Vapor Deposition)或原子层沉积(ALD,Atomic Layer Deposition)等方式,沉积一层自对准掩模覆盖层205在被刻蚀的牺牲掩模层204、顶电极膜层203和磁性隧道结202周围,并覆盖未被刻蚀的底电极金属层201,严格控制工艺参数,以使覆盖在底电极金属层201上的自对准掩模覆盖层205厚度最小,并且在后续的自对准刻蚀中有足够的侧墙保护;更进一步,采用反应离子刻蚀工艺,去掉覆盖在底电极金属层201之上的自对准掩模覆盖层205,以留下保护磁性隧道结侧壁的自对准掩模覆盖层205。其中,自对准掩模覆盖层205一般选择无NH3的SiN。
采用反应离子刻蚀或者离子束刻蚀工艺,自对准进行底电极金属层201的刻蚀,并维持一部分过刻蚀,使磁性隧道结单元阵列之间进行有效的隔断。
最后,一般采用化学气相沉积或原子层沉积工艺,进行刻蚀阻挡覆盖层206的沉积,其成分主要是SiC、SiN或SiCN等。
步骤二:采用反应离子刻蚀工艺同时在存储区域刻蚀制备位线通孔(BLV)和在逻辑区域制备逻辑通孔(LV),如图1(g)至图1(i)所示。
其具体形成步骤如下:
步骤2.1:沉积磁性隧道结电介质层207,并采用化学机械抛光(CMP)将其表面磨平,然后再沉积电介质覆盖层208和刻蚀硬掩模209,然后采用三层光掩膜结构,即:通孔刻蚀含碳膜、通孔刻蚀抗反射层和通孔刻蚀光刻胶(PR,Photo Resist),对通孔(Via)进行图形化定义。其中,磁性隧道结电介质层207一般为SiO2、SiON或者低介电常数(low-k)电介质,电介质覆盖层208一般为SiO2,刻蚀硬掩模209一般为SiN或TiN等。
低介电常数(low-k)电介质是指介电常数(k)低于二氧化硅(k=3.9)的材料,在具体实施时,low-k材料可以是含氢硅酸盐(Hydrogen Silsequioxane,HSQ,k=2.8~3.0),含有Si-CH3官能基的含甲基硅酸盐类(Methylsilsesquioxane,MSQ,k=2.5~2.7),综合含氢硅酸盐类HSQ和含甲基硅酸盐类MSQ所合成的混合式有机硅氧烷聚合物(Hybrid OrganicSiloxane Polymer,HOSP)薄膜(k=2.5),多孔SiOCH薄膜(k=2.3~2.7),甚至可以采用超低介电常数(k<2.0)的多孔性硅酸盐(Porous Silicate)等有机类高分子化合物及介电常数(k)为1.9的多孔SiOCH薄膜。
步骤2.2:RIE刻蚀通孔,在存储区域,位线通孔(BLV)刻蚀停止在刻蚀阻挡覆盖层206之上,并除去材料的聚合物,如图1(h)所示;其中,RIE工艺一般选择C/F含量较高的气体,比如:C4F8或C4F6等,注意观察RIE刻蚀光学发射谱(OES,Optical EmissionSpectroscopy)的信号变化,以精确控制此步骤的时间。
步骤2.3:继续选用用高Ox/SiN选择比的气体,并降低刻蚀速率,对逻辑区域剩余的逻辑通孔继续进行刻蚀直到对应部位的刻蚀阻挡覆盖层206的顶部。
步骤2.4:RIE工艺除去刻蚀阻挡覆盖层206和牺牲掩模层204,如图1(i)。
步骤三:镶嵌工艺(Damascene)填充存储区域位线通孔3011和逻辑区域逻辑通孔3012,并采用化学机械抛光(CMP)将其磨平直到电介质覆盖层208的顶部,如图1(j)所示;其中,通常在电镀(ECP,Electro Chemical Plating)铜之前,都会事先沉积一层Ti/TiN或Ta/TaN作为存储区域金属填充扩散阻挡层3021和逻辑区域金属填充扩散阻挡层3022,以及沉积铜种子层。
实施例2:
选用衬底为带铜通孔的CMOS衬底,并在CH4或H2的气氛下对铜通孔做少量回刻蚀;然后填入钨之类的非铜金属或这些非铜金属的氮化物,比如:Ta、TaN、Ti、TiN、W或WN等材料;填入完成后,将这些材料的表面磨平。后续刻蚀步骤和实施例1相同。步骤见图2(a)至图2(l)。
以上详细描述了本发明的较佳具体实施例。应当理解,本领域的普通技术人员无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此,凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案,皆应在由权利要求书所确定的保护范围内。
Claims (9)
1.一种制备磁性随机存储器存储单元与逻辑单元的方法,其特征在于,包括如下步骤:
步骤一、提供表面抛光的带金属通孔的CMOS基底,在所述基底上依次沉积底电极金属层、磁性隧道结多层膜、顶电极膜层和牺牲掩模层,刻蚀形成磁性隧道结和底电极;
步骤二、同时在存储区域制备位线通孔和在逻辑区域制备逻辑通孔;
步骤三、填充所述位线通孔和所述逻辑通孔并磨平;
其中,步骤一包括如下细分步骤:
先刻蚀所述磁性隧道结多层膜形成所述磁性隧道结,刻蚀停止在所述底电极金属层的顶部;
接着,沉积自对准掩模覆盖层,覆盖被刻蚀的所述牺牲掩模层、被刻蚀的所述顶电极膜层、刻蚀形成的所述磁性隧道结侧壁和所述底电极金属层;
然后,对所述底电极金属层进行自对准刻蚀,使刻蚀形成的所述底电极自对准所述磁性隧道结,通过调整自对准掩模的侧壁厚度,从而可以精确控制磁性隧道结底电极的尺寸,使之大于存储区域CMOS通孔的尺寸;
最后,沉积刻蚀阻挡覆盖层在被刻蚀的所述牺牲掩模层、被刻蚀的顶电极层膜层、所述磁性隧道结和所述底电极的周围。
2.根据权利要求1所述的一种制备磁性随机存储器存储单元与逻辑单元的方法,其特征在于,所述金属通孔为金属钨通孔。
3.根据权利要求1所述的一种制备磁性随机存储器存储单元与逻辑单元的方法,其特征在于,所述金属通孔为金属铜通孔,沉积所述底电极金属层前,先对所述金属铜通孔做部分回刻蚀,然后在所述回刻蚀除去的部分中填充以下材料:Ta、TaN、Ti、TiN、W或WN,并磨平填充的材料表面。
4.根据权利要求2或3所述的一种制备磁性随机存储器存储单元与逻辑单元的方法,其特征在于,所述牺牲掩模层为SiN单层结构、SiO2单层结构、SiO2/SiN或SiN/SiO2双层结构,所述牺牲掩模层的总厚度为30nm~150nm。
5.根据权利要求1所述的一种制备磁性随机存储器存储单元与逻辑单元的方法,其特征在于,采用化学气相沉积或原子层沉积方式沉积所述自对准掩模覆盖层。
6.根据权利要求1所述的一种制备磁性随机存储器存储单元与逻辑单元的方法,其特征在于,所述自对准掩模覆盖层选用无NH3原料气体的SiN。
7.根据权利要求1所述的一种制备磁性随机存储器存储单元与逻辑单元的方法,其特征在于,采用化学气相沉积或原子层沉积方式沉积所述刻蚀阻挡覆盖层,所述沉积刻蚀阻挡覆盖层的材料是SiC、SiN或SiCN。
8.根据权利要求1所述的一种制备磁性随机存储器存储单元与逻辑单元的方法,其特征在于,进行所述自对准刻蚀时,采用反应离子刻蚀工艺去掉覆盖在所述底电极之上的所述自对准掩模覆盖层,留下保护所述磁性隧道结侧壁的所述自对准掩模覆盖层。
9.根据权利要求1所述的一种制备磁性随机存储器存储单元与逻辑单元的方法,其特征在于,在存储区域,对所述位线通孔的刻蚀停止在所述刻蚀阻挡覆盖层之上;然后降低刻蚀速率,对逻辑区域剩余的逻辑通孔继续进行刻蚀直到所述刻蚀阻挡覆盖层的顶部,最后采用反应离子刻蚀方式刻蚀所述刻蚀阻挡覆盖层和所述牺牲掩模层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810005518.2A CN109994602B (zh) | 2018-01-03 | 2018-01-03 | 一种制备磁性随机存储器存储单元与逻辑单元的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810005518.2A CN109994602B (zh) | 2018-01-03 | 2018-01-03 | 一种制备磁性随机存储器存储单元与逻辑单元的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109994602A CN109994602A (zh) | 2019-07-09 |
CN109994602B true CN109994602B (zh) | 2023-04-25 |
Family
ID=67128446
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810005518.2A Active CN109994602B (zh) | 2018-01-03 | 2018-01-03 | 一种制备磁性随机存储器存储单元与逻辑单元的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109994602B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10522740B2 (en) * | 2018-05-29 | 2019-12-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Techniques for MRAM MTJ top electrode to metal layer interface including spacer |
CN112563409A (zh) * | 2019-09-10 | 2021-03-26 | 浙江驰拓科技有限公司 | 基于自旋轨道矩的磁性存储器及其制备方法 |
CN112736196A (zh) * | 2019-10-14 | 2021-04-30 | 上海磁宇信息科技有限公司 | 一种磁存储器顶电极及其制造工艺和磁存储器 |
CN112736189A (zh) * | 2019-10-14 | 2021-04-30 | 上海磁宇信息科技有限公司 | 一种磁存储器底电极及其制造工艺和磁存储器 |
EP3832743A1 (en) * | 2019-12-06 | 2021-06-09 | Imec VZW | Integrating an mram device with a copper-based interconnect structure |
CN116940216A (zh) * | 2022-03-30 | 2023-10-24 | 浙江驰拓科技有限公司 | Mram制备方法 |
CN117479815A (zh) * | 2022-07-19 | 2024-01-30 | 浙江驰拓科技有限公司 | 磁性存储器顶电极制备方法以及磁性存储单元 |
CN116782748B (zh) * | 2023-08-24 | 2023-11-14 | 致真存储(北京)科技有限公司 | 多态存储单元结构的制作方法及存储器 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106104829A (zh) * | 2014-03-03 | 2016-11-09 | 高通股份有限公司 | 用于mram制造的自对准顶部触点 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI244162B (en) * | 2004-08-18 | 2005-11-21 | Ind Tech Res Inst | Magnetic random access memory with tape read line, fabricating method and circuit thereof |
KR101870873B1 (ko) * | 2011-08-04 | 2018-07-20 | 에스케이하이닉스 주식회사 | 반도체 소자의 제조방법 |
US20170084819A1 (en) * | 2015-09-19 | 2017-03-23 | Qualcomm Incorporated | Magnetresistive random-access memory and fabrication method thereof |
-
2018
- 2018-01-03 CN CN201810005518.2A patent/CN109994602B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106104829A (zh) * | 2014-03-03 | 2016-11-09 | 高通股份有限公司 | 用于mram制造的自对准顶部触点 |
Also Published As
Publication number | Publication date |
---|---|
CN109994602A (zh) | 2019-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109994602B (zh) | 一种制备磁性随机存储器存储单元与逻辑单元的方法 | |
CN108232009B (zh) | 一种制作磁性随机存储器的方法 | |
CN109713006B (zh) | 一种制作磁性随机存储器单元阵列及其周围电路的方法 | |
CN108232008B (zh) | 一种磁性随机存储器底电极接触及其制备方法 | |
CN110112288B (zh) | 一种制备磁性隧道结单元阵列的方法 | |
CN107527994B (zh) | 一种磁性隧道结双层侧墙及其形成方法 | |
CN109545744B (zh) | 一种磁性随机存储器单元阵列及周边电路连线的制造方法 | |
CN109713121B (zh) | 一种制作磁性随机存储器单元阵列及其周围电路的方法 | |
CN109087996A (zh) | 一种制作磁性随机存储器顶电极沟槽的方法 | |
CN111613719B (zh) | 一种制作磁性随机存储器单元阵列的方法 | |
CN109994600B (zh) | 一种磁性随机存储器的制作方法 | |
CN109545958A (zh) | 一种磁性随机存储器单元阵列及周边电路连线的制造方法 | |
CN109545745A (zh) | 一种磁性随机存储器单元阵列及周边电路连线的制造方法 | |
CN111613572A (zh) | 一种磁性随机存储器存储单元及其外围电路的制备方法 | |
CN111668368B (zh) | 一种假磁性隧道结单元结构制备方法 | |
CN108735895B (zh) | 磁性随机存储器底电极接触及其形成方法 | |
CN109713120A (zh) | 一种磁性随机存储器单元阵列及周边电路连线的制造方法 | |
CN109994601B (zh) | 一种制作磁性随机存储器电路连接的方法 | |
CN111613571B (zh) | 一种制作磁性随机存储器单元阵列的方法 | |
CN108735893B (zh) | 一种磁性随机存储器底电极接触及其形成方法 | |
CN111490151B (zh) | 一种制作超小型磁性随机存储器阵列的方法 | |
CN110098320B (zh) | 一种刻蚀磁性隧道结导电硬掩模的方法 | |
CN110098321B (zh) | 一种制备磁性随机存储器导电硬掩模的方法 | |
CN109994476B (zh) | 一种制备磁性随机存储器阵列单元的方法 | |
CN111816763B (zh) | 一种磁性隧道结存储阵列单元及其外围电路的制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |