JP2008282940A

JP2008282940A - 磁気記憶装置の製造方法

Info

Publication number: JP2008282940A
Application number: JP2007125216A
Authority: JP
Inventors: Hajime Yamagishi; 肇山岸
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2007-05-10
Filing date: 2007-05-10
Publication date: 2008-11-20

Abstract

【課題】光リソグラフィー技術を使って、素子サイズバラツキを抑制した微細ドット素子形状の磁気記憶素子の形成を可能にする。
【解決手段】磁気記憶素子３０とそれに電気的に接続された引き出し電極３７との製造工程は、書き込みワード線１２を被覆する第３層間絶縁膜４３上に、引き出し電極形成層、反強磁性体層３２、磁化固定層３３、トンネル絶縁層３４、記録層３５、キャップ層３６を順に積層する工程と、キャップ層３６と記録層３５とを、これから形成しようとする引き出し電極３７をその短手方向にまたぐラインパターンに形成する工程と、ラインパターンと、トンネル絶縁層３４から引き出し電極形成層８１までを引き出し電極３７のパターン形状に形成する工程とを有することを特徴とする。
【選択図】図１

Description

磁気記憶装置の製造方法に関するものである。

情報通信機器、特に携帯端末などの個人用小型機器の飛躍的な普及に伴い、これを構成するメモリ素子やロジック素子などは、高集積化、高速化、低電力化など、一層の高性能化が要求されている。特に不揮発性メモリはユビキタス時代に必要不可欠だと考えられている。電源の消耗やトラブル、サーバーとネットワークが何らかの障害により切断された場合でも、不揮発性メモリは個人の重要な情報を保護できる。また、最近の携帯機器は不要の回路ブロックをスタンバイ状態にしてできるだけ消費電力を抑えるよう設計されているが、高速のワークメモリと大容量ストレージメモリを兼ねることができる不揮発性メモリが実現できれば消費電力とメモリの無駄を無くすことができる。また電源を入れると瞬時に起動できる「インスタント・オン」機能も高速の大容量不揮発性メモリが実現できれば可能になってくる。

不揮発性メモリとしては、半導体を用いたフラッシュメモリや、強誘電体を用いたＦＲＡＭ（Ferro electric Random Access Memory）などが挙げられる。しかしながら、フラッシュメモリは、書き込み速度がμ秒のオーダーと遅いという欠点がある。一方、ＦＲＡＭは、書き換え可能回数が１テラ（Ｔ）回〜１００テラ（Ｔ）回で完全にＳＲＡＭ、ＤＲＡＭを置き換えるには耐久性が低いという問題点があり、また強誘電体キャパシタの微細加工が難しいという問題点が指摘されている。

これらの欠点を有さない不揮発性メモリとして注目されているのが、ＭＲＡＭとよばれる磁気メモリである。この磁気メモリは、近年のＴＭＲ（Tunnel Magnetoresistance）材料の特性向上により、注目を集めるようになってきている（例えば、非特許文献１参照。）。

ＭＲＡＭは、構造が単純であるため高集積化が容易であり、また磁気モーメントの回転により記憶を行うために書き換え可能回数が大である。またアクセス時間についても非常に高速であることが予想され、既に１００ＭＨｚで動作可能であることが報告されている（例えば、非特許文献２参照。）。

ここで、一般的なＭＲＡＭの構成を図１３の模式的斜視図によって説明する。

図１３に示すように、シリコン基板等からなる半導体基体１１０には素子分離層１０２が形成され、この素子分離層１０２により分離された領域に、各メモリセルを選択するための選択用トランジスタが形成されている。すなわち、半導体基体１１０上にゲート絶縁膜（図示せず）を介してゲート電極１０１が形成され、そのゲート電極１０１の一方側に半導体基体１１０にドレイン領域１０８が形成され、他方側に半導体基体１１０にソース領域１０７が形成されている。また、ゲート電極１０１の上方には、ゲート電極のゲート幅方向に延びるワード線１０５が設けられている。上記ドレイン領域１０８は、二つの選択用トランジスタの共通にドレインとなっている。このドレイン領域１０８には、配線１０９が接続されている。

上記ワード線１０５の上方にはこのワード線１０５と交差するようにビット線１０６が形成されている。このワード線１０５とビット線１０６との間には、ビット線１０６に接続されるもので、磁化の向きが反転する記憶層を有する磁気記憶素子１０３が配置されている。この磁気記憶素子１０３は、例えば磁気トンネル接合素子（ＭＴＪ素子）により構成されている。さらに、磁気記憶素子１０３の下部側には、上記ビット線１０６と平行に配設された引き出し電極（バイパス線）１１１の一端が接続され、この引き出し電極１１１の他端側はコンタクト１０４を介して上記ソース領域１０７に電気的に接続されている。

上記ＭＲＡＭでは、ワード線１０５およびビット線１０６にそれぞれ電流を流すことにより、電流磁界を磁気記憶素子１０３に印加し、これにより磁気記憶素子１０３の記憶層の磁化の向きを反転させて、情報の記憶を行うことができる。そして、ＭＲＡＭ等の磁気メモリにおいて、記憶した情報を安定に保持するためには、情報を記憶する磁性層（記憶層）が、一定の保磁力を有していることが必要である。一方、記憶された情報を書き換えるためには、アドレス配線にある程度の電流を流さなければならない。

ところが、ＭＲＡＭを構成する素子の微細化に従い、アドレス配線も細くなるため、充分な電流が流せなくなってくる。そこで、より少ない電流で磁化反転が可能な構成として、スピン注入による磁化反転を利用する構成のメモリが注目されている（例えば、特許文献１参照。）。

スピン注入による磁化反転とは、磁性体の中を通過してスピン偏極した電子を、他の磁性体に注入することにより、他の磁性体において磁化反転を起こさせるものである。例えば、巨大磁気抵抗効果素子（ＧＭＲ素子）や磁気トンネル接合素子（ＭＴＪ素子）に対して、その膜面に垂直な方向に電流を流すことにより、これらの素子の少なくとも一部の磁性層の磁化の向きを反転させることができる。また、スピン注入による磁化反転は、素子が微細化されても、電流を増やさずに磁化反転を実現することができる利点を有している。

図１４は、右縦軸にメモリ・セルサイズ（Ｆ２）、左縦軸に書き込み電流、横軸にＭＴＪ素子の短辺サイズを採ったものである。図１４に示すように、スピン注入磁化反転型は、ＭＴＪ素子サイズの縮小化にともない書き込み電流も少なくなるという特徴を有している。しかも、書き込み電流は、混載ＤＲＡＭと同程度のセルサイズで、書き込み電流が１００μＡと少なくなっている。一方従来型のＭＲＡＭは、ＭＴＪ素子サイズの縮小化にともない書き込み電流が大幅に増加するようになるという特徴を有している。しかも、６トランジスタ型のＳＲＡＭ（６ＴＳＲＡＭ）と同程度のセルサイズのとき、書き込み電流が１ｍＡ程度となっている。

上述したスピン注入による磁化反転を利用する構成のメモリ装置を図１５の模式的斜視図および図１６は模式的断面図によって説明する。

図１５および図１６に示すように、シリコン基板等からなる半導体基体１６０には素子分離層１５２が形成され、この素子分離層１５２により分離された領域に、各メモリセルを選択するための選択用トランジスタが形成されている。すなわち、半導体基体１６０上にゲート絶縁膜（図示せず）を介してゲート電極１５１が形成され、そのゲート電極１５１の一方側に半導体基体１６０にドレイン領域１５８が形成され、他方側に半導体基体１６０にソース領域１５７が形成されている。このゲート電極１５１はワード線も兼ねる。また上記ドレイン領域１５８は、二つの選択用トランジスタの共通にドレインとなっている。このドレイン領域１５８には、コンタクト１５４ｃを介して配線１５９が接続されている。

上記ゲート電極（ワード線）１５１の上方にはこのゲート電極１５１と交差するようにビット線１５６が形成されている。上記ソース領域１５７とビット線１５６との間には、コンタクト１５４ａを介してソース領域１５７に接続するとともに、コンタクト１５４ｂを介してビット線１５６に接続されるもので、スピン注入により磁化の向きが反転する記憶層を有する磁気記憶素子１５３が配置されている。この磁気記憶素子１５３は、例えば磁気トンネル接合素子（ＭＴＪ素子）により構成されている。

図１６に示すように、上記磁気記憶素子１５３は、例えば、トンネル絶縁層を挟むように磁性層１６１および磁性層１６２が形成されており、この２層の磁性層１６１、１６２のうち、一方の磁性層を磁化の向きが固定された磁化固定層として、他方の磁性層を磁化の向きが変化する磁化自由層、すなわち記憶層としている。

また、磁気記憶素子１５３は、ビット線１５６およびソース領域１５７にコンタクト１５４ａ、１５４ｂを介して接続されていることから、磁気記憶素子１５３に電流を流して、スピン注入により記憶層の磁化の向きを反転させることができる。このようなスピン注入による磁化反転を利用する構成のメモリの場合、前記図１３に示した一般的なＭＲＡＭと比較して、デバイス構造を単純化することができるという特徴も有している。また、スピン注入による磁化反転を利用することにより、外部磁界により磁化反転を行う一般的なＭＲＡＭと比較して、素子の微細化が進んでも、書き込み電流が増大しないという利点がある。

しかし、スピン注入磁化反転では、素子サイズが１００×１５０ｎｍの楕円形において、書き込み電流が４００μＡ程度であり、より一層の低電流化が必要である（例えば、非特許文献３参照。）。

消費電力を抑えるためには、スピン注入効率を改善して、入力する電流を減らす必要がある。また、読み出し信号を大きくするために、大きな磁気抵抗変化率を確保する必要があり、情報記憶層に接している中間層をトンネルバリア層にすることが効果的である。その場合、バリア層の耐電圧の制限が生じ、この点からも、スピン注入時の電流を抑える必要がある。

さらに、上述のように書き込みのための電流は、磁気記憶素子に直列に接続された素子選択用トランジスタにより制御されるが、このトランジスタのドライブ能力の範囲内に書き込み電流を抑える必要もある。

書き込み電流については、一般的に下記（１）式のような関係にあると考えられている。（１）式における、Ｍｓは記憶層材料の飽和磁化、Ｖは記憶層材料の体積、ηは書き込み電流効率、αはダンピングファクターである。

書き込み電流閾値（Ｔ＝０Ｋ）：Ｉｃ０∝α／η・Ｍｓ・Ｖ…（１）

以上のように、スピン注入現象を利用したメモリを実現させるには、書き込み電流閾値の低減が不可欠である。そのためには、書き込み電流効率が高い、ダンピングファクターを低下させる等の、磁気記憶材料の開発がまず必要である。

また、書き込み電流しきい値は、記憶層材料の体積に比例するため、単純な方法としては、磁気記憶素子を微細化することでも、書込み電流しきい値の低減が可能である。

大容量メモリを実現するためには、当然ながら、書き込み電流および、読み出し抵抗のバラツキ低減が不可欠である。前者の書き込み電流については、素子のＬＷＲ（Line Width Roughness）や形状（アスペクト比、面積）がバラツキの要因として考えられる。また後者の読み出し抵抗は、トンネルバリアの膜厚と面積に比例する。トンネルバリアの膜厚については、その成膜方法・装置の改善により、ある程度のバラツキ抑制が可能と考えられている。

以上のように、スピン注入型のメモリ装置の実現とその大容量化には、磁気記憶素子の微細化に加えて、素子サイズ（面積）バラツキの抑制が必要である。

スピン注入磁化反転による磁気記憶素子には、短軸長１００ｎｍ以下でアスペクト比１．２〜３．０の微細ドットが必要であり、開発段階では主に電子線描画露光で形成される。しかし、数メガビット以上の大容量・高密度メモリの量産化には、その描画時間の長さより電子線描画露光の適用は難しいと考えられている。

一方、先端ＣＭＯＳで広く用いられている、ＡｒＦ露光のような光リソグラフィー技術による微細ドットのパターンニングでは、フォーカス・マージン（ＤＯＦ）が、同サイズのＬｉｎｅ＆Ｓｐａｃｅに比べて半分程度となってしまい、均一な微細ドットをウエハ全面に形成することが困難となっている。

特開２００３−１７７８２号公報 Wang et al.,「Feasibility of Ultra-Dense Spin-Tunneling Random Access Memory」 IEEE Transactions on Magnetics,Vol.33 November 1997, p.4498-4512 R.Scheuerlein et al.,「A 10ns Read and Write Non-Volatile Memory Array Using a Magnetic Tunnel Junction and FET Switch in each Cell」 2000 IEEE International Solid-State CirＣｕits Conference Digest of Technical Papers,Feb.2000, p.128-129, M. Hosomi et al., 「A Novel Nonvolatile Memory with Spin Torque Magnetization Switching: Spin-RAM」

解決しようとする問題点は、大容量スピンメモリ実現に必要な微細ドット素子形状の磁気記憶素子を、光リソグラフィー技術を使って形成することが困難であり、また、光リソグラフィー技術を使った場合の素子サイズバラツキを抑制することが困難な点である。

本発明は、光リソグラフィー技術を使って、素子サイズバラツキを抑制した微細ドット素子形状の磁気記憶素子の形成を可能にする。

請求項１に係る本発明は、書き込みワード線とビット線とが立体的に交差する領域に設けた磁化反転状態に依存して抵抗値が変化することで情報を記憶する磁気記憶素子と、前記磁気記憶素子に電気的に接続された引き出し電極とを有する磁気記憶装置の製造方法において、前記磁気記憶素子および前記引き出し電極の製造工程は、前記書き込みワード線を被覆する絶縁膜上に、引き出し電極形成層と、反強磁性体層と、強磁性体からなる磁化固定層と、トンネル絶縁層と、強磁性体からなる記憶層と、キャップ層とを順に積層する工程と、光リソグラフィー技術とエッチングにより、前記キャップ層と前記記憶層とを、これから形成しようとする前記引き出し電極の短手方向にまたぐラインパターンに形成する工程と、光リソグラフィー技術とエッチングにより、前記ラインパターンと、前記トンネル絶縁層、前記磁化固定層、前記反強磁性体層および引き出し電極形成層を前記引き出し電極のパターン形状に形成する工程を順に行うことを特徴とする。

請求項１に係る本発明では、引き出し電極形成層と、反強磁性体層と、強磁性体からなる磁化固定層と、トンネル絶縁層と、強磁性体からなる記憶層と、キャップ層とを順に積層してから、はじめに、キャップ層と記憶層とを、これから形成しようとする引き出し電極をその短手方向にまたぐラインパターンに形成してから、ラインパターンと、トンネル絶縁層から引き出し電極形成層までを引き出し電極のパターン形状に形成するので、磁気記憶素子の記憶層が、１回の光リソグラフィー技術とエッチングにより形成されるのではなく、２回の光リソグラフィー技術とエッチングにより形成される。このため、１回の光リソグラフィー技術とエッチングにより形成した場合には、リソグラフィー技術でのマスクパターンに対する形状変換差が大きくなるが、本発明の方法では、ほぼレイアウト設計のパターン形状が形成される。また、引き出し電極の形成工程と併せて、記憶層がセルフアラインで形成されるため、サイズバラツキの少ない磁気記憶素子となる。さらに、磁気記憶素子が引き出し電極に対してセルフアラインで形成されるため、重ね合わせ余裕を設ける必要がなくなり、セルサイズを縮小することが容易になる。

請求項１に係る本発明によれば、現行の光リソグラフィー技術により、サイズバラツキの少ない微細ドット素子形状の磁気記憶素子の形成が可能となるので、新たな装置および技術開発が不要となり、安価に大容量の磁気記憶装置を実現することできるという利点がある。

まず、本発明の磁気記憶装置の製造方法により製造される磁気記憶装置の一例を、図１の概略構成断面図および図２のレイアウト平面図によって説明する。図１は、１選択素子と１ＭＴＪ素子（１Ｔ１Ｊ型）のＭＲＡＭのメモリセルの断面構造を示した図面である。また、図２は、図１に示したＭＲＡＭの書き込みワード線、磁気記憶素子、ビット線等のレイアウトを示し、半導体基板、センス線、選択トランジスタ等の図示は省略してある。

図１および図２に示すように、半導体基板１０には、素子分離領域１１に囲まれた活性領域内に選択用トランジスタ２０が形成されている。この選択用トランジスタ２０はＭＯＳ型ＦＥＴで構成されていて、具体的には、上記半導体基板１０上にゲート絶縁膜２１を介して形成したゲート電極２２と、このゲート電極２２の両側の上記半導体基板１０に形成した不純物層（ソース領域）２３、不純物層（ドレイン領域）２４とによって構成されている。そして、上記選択用トランジスタ２０は第１層間絶縁膜４１により被覆されている。この第１層間絶縁膜４１表面は、例えば平坦化されている。さらに、第１層間絶縁膜４１上には、第２層間絶縁膜４２が形成されている。

上記一方の不純物層２３には、上記第１層間絶縁膜４１に形成されたプラグ７１ａが接続され、このプラグ７１ａには上記第１層間絶縁膜４１上に形成されたランディングパッド部７２が接続されている。上記選択用トランジスタ２０の他方の不純物層２４にはプラグ７１ｓを介してセンス線１５が形成されている。上記ランディングパッド部７２と上記センス線１５とは同一層で形成することができる。

さらに第１層間絶縁膜４１上には、例えば複数層（例えば２層）に第２層間絶縁膜４２が形成され、この第２層間絶縁膜４２には、上記ランディングパッド部７２に接続するビア７３、ランディングパッド７４、ビア７５が形成されている。上記第２層間絶縁膜４２上には、書き込みワード線１２が配設され、また上記ビア７５に接続するランディングパッド部７６が形成されている。このランディングパッド部７６と上記書き込みワード線１２とは同一層で形成することができる。上記書き込みワード線１２は、例えばアルミニウム銅合金、銅、銅合金等の配線材料で形成されている。

上記書き込みワード線１２、ランディングパッド部７６を被覆するように、上記第２層間絶縁膜４２上に第３層間絶縁膜４３が形成されている。この第３層間絶縁膜４３には、上記ランディングパッド部７６に接続するビア７７が形成され、このビア７７には、第３層間絶縁膜４３上に形成された引き出し電極（バイパス線とも言われる）３７を介して磁気記憶素子３０が接続されている。したがって、この磁気記憶素子３０は、上記書き込みワード線１２上方の上記引き出し電極３７上に形成されている。また、上記書き込みワード線１２と上記磁気記憶素子３０との間隔が所定の長さとなるように、上記書き込みワード線１２上の第３層間絶縁膜４３の膜厚が決定されている。

上記磁気記憶素子３０は、例えば、下層より、反強磁性体層３２と磁化固定層３３とからなる第１強磁性体層３１、トンネル絶縁層３４、記憶層（磁化自由層）３５となる第２強磁性体層とで構成されているＭＴＪ素子であり、さらに記憶層３５上には導電性を有するキャップ層３６が形成されている。このキャップ層３６は、例えば、下層（トップコート層）が、例えば、厚さ５ｎｍのタンタル（Ｔａ）膜からなり上層が、例えば、厚さ１００ｎｍの窒化チタン（ＴｉＮ）からなる。

上記磁化固定層３３は、合成反強磁性結合（ＳＡＦ）を有する多層構造（例えば、強磁性体材料層／金属層／強磁性体材料層）とすることができ、より具体的には、下層から一例として、Ｃｏ−Ｆｅ層、Ｒｕ層、Ｃｏ−Ｆｅ層の３層構造を有する。この磁化固定層３３は、反強磁性体層３２との交換結合によって、磁化の方向がピニング（pinning）される。

また、上記記憶層３５は、外部印加磁場によって、その磁化の方向が磁化固定層３３に対して平行または反平行に変えられる。

また、上記磁化固定層３３、磁化自由層である記憶層３５は単層であっても、合成反強磁性結合（ＳＡＦ：Synthetic Anti-ferromagnet）を持つ多層膜であっても良い。また、上記キャップ層３６は、ＭＴＪ素子の記憶層３５を構成する原子とＭＴＪ素子を接続するビット線１３を構成する原子の相互拡散防止、接触抵抗の低減および記憶層３５の酸化防止という役割がある。したがって、例えば、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）等で形成されている。さらに、上記引き出し電極３７は、反強磁性体層３２で兼ねることもできる。

上記磁気記憶素子３０を形成するエッチング加工は、トンネル絶縁層３４で一度エッチングを停止させる。磁化固定層３３を含んで残した第１強磁性体層３１については、トランジスタに導くコンタクトに繋げるバイパス線としても使用するため、バイパスとなる引き出し電極３７のパターニングマスクによりエッチングしている。つまり、磁気記憶素子３０の加工は、主に磁化自由層である記憶層３５を加工するＭＴＪパターンニングと、主に磁化固定層３３、引き出し電極３７からなる引き出し電極パターニングの２回のリソグラフィー技術とエッチングより行われている。

また、上記第３層間絶縁膜４３上には上記磁気記憶素子３０の表面が露出するようにして上記磁気記憶素子３０が埋め込まれるように第４層間絶縁膜４４が形成されている。この第４層間絶縁膜４４上には、上記磁気記憶素子３０のキャップ層３６上を被覆するように、上記磁気記憶素子３０を保護するもので導電性を有する保護膜１４が形成されている。この保護膜１４は、少なくとも磁気記憶素子３０の上面より大きく形成され、その上面を完全に被覆するように形成されている必要がある。

上記磁気記憶素子３０は、その一方（例えば下方）側には上記したように引き出し電極３７が接続され、他方（例えば上方）側には上記キャップ層３６、保護膜１４を介してビット線１３が接続されている。このビット線１３は、上記磁気記憶素子３０を間にして上記書き込みワード線１２に対して交差（例えば直交）するように配設されている。

次に、本発明の磁気記憶装置の製造方法の一実施の形態（実施例）を、図３〜図９の製造工程断面図によって説明する。図３〜図９では、磁気記憶素子３０の製造工程を主に説明する。また図３〜図９における（１）図では前記図２に示したＸ−Ｘ線位置の断面図を示し、（２）図では前記図２に示したＹ−Ｙ線位置の断面図を示した。

既存の製造方法によって、前記図１に示したように、例えば、半導体基板１０に、素子分離領域１１を形成し、この素子分離領域１１に囲まれた活性領域内に選択用トランジスタ２０を形成する。そして、上記選択用トランジスタ２０を被覆する第１層間絶縁膜４１、第２層間絶縁膜４２、第３層間絶縁膜４３を形成する。この第１層間絶縁膜４１〜第３層間絶縁膜４３を形成する間に、センス線１５、選択トランジスタ２０に接続されるビア７１ａ、７１ｓ、７３、７５、７７、ランディングパッド７２、７４、７６、書き込みワード線１２等を形成する。上記ランディングパッド部７２と上記センス線１５とは同一層で形成することができる。上記構成は一例であり、少なくとも、書き込みワード線１２およびそれを被覆する第３層間絶縁膜４３までを形成しておく。

次に、図３（１）、（２）に示すように、ビア７７を形成した後、第３層間絶縁膜４３上に、引き出し電極形成層８１、反強磁性体層３２、磁化固定層３３、トンネル絶縁層３４、記憶層（磁化自由層）３５、キャップ層３６を下層より順に形成する。各成膜の具体的な一例を以下に説明する。

上記引き出し電極形成層８１は、例えば、スパッタリング法によって、タンタル（Ｔａ）膜を１０ｎｍの厚さに堆積して形成される。この成膜条件の一例としては、プロセスガスにアルゴンを用い、その供給流量を１００ｃｍ³／ｍｉｎとし、成膜雰囲気の圧力を０．６Ｐａに設定し、スパッタリング装置のＤＣパワーを２００Ｗに設定した。

次に、上記引き出し電極形成層８１上に反強磁性体層３２を形成する。上記反強磁性体層３２は、反強磁性体を有する膜であればよく、例えば白金−マンガン（Ｐｔ−Ｍｎ）合金で２０ｎｍの厚さに形成される。

厚さ２０ｎｍのＰｔ−Ｍｎ合金から成る反強磁性体層３２の成膜条件の一例としては、スパッタリング装置を用い、プロセスガスにアルゴンを用い、その供給流量を１００ｃｍ³／ｍｉｎに設定し、成膜雰囲気の圧力を０．６Ｐａに設定し、スパッタリング装置のＤＣパワーを２００Ｗに設定する。

さらに、上記反強磁性体層３２上に磁化固定層３３を形成する。この磁化固定層３３は、例えば、合成反強磁性結合（ＳＡＦ：Synthetic Anti-ferromagnet）を有するもので、下層から、２ｎｍの厚さのコバルト−鉄（Ｃｏ−Ｆｅ）層、１ｎｍの厚さのルテニウム（Ｒｕ）層、２ｎｍの厚さのコバルト−鉄（Ｃｏ−Ｆｅ）層の３層構造を有する。このようにして、反強磁性体層３２と磁化固定層３３とからなる第１強磁性体層３１を形成する。

上記磁化固定層３３の成膜条件の一例としては、まず、最下層の厚さ２ｎｍのＣｏ−Ｆｅ合金層の成膜条件は、スパッタリング装置を用い、プロセスガスにアルゴンを用い、その供給流量を５０ｃｍ³／ｍｉｎに設定し、成膜雰囲気の圧力を０．３Ｐａに設定し、スパッタリング装置のＤＣパワーを１００Ｗに設定する。上記中間層の厚さ１ｎｍのＲｕ層の成膜膜条件の一例としては、スパッタリング装置を用い、プロセスガスにアルゴンを用い、その供給流量を５０ｃｍ³／ｍｉｎに設定し、成膜雰囲気の圧力を０．３Ｐａに設定し、スパッタリング装置のＤＣパワーを５０Ｗに設定する。最上層の厚さ２ｎｍのＣｏ−Ｆｅ合金層の成膜条件は、スパッタリング装置を用い、プロセスガスにアルゴンを用い、その供給流量を５０ｃｍ³／ｍｉｎに設定し、成膜雰囲気の圧力を０．３Ｐａに設定し、スパッタリング装置のＤＣパワーを１００Ｗに設定する。

さらに、トンネル絶縁層３４、記憶層（第２強磁性体層）３５、キャップ層３６を順次、成膜する。上記トンネル絶縁層３４は、例えば厚さが０．５ｎｍ〜１．５ｎｍの酸化マグネシウム（ＭｇＯ）で形成される。

上記ＭｇＯから成るトンネル絶縁層３４の成膜は、一例として、スパッタリング装置を用い、プロセスガスにアルゴンを用い、その供給流量を１００ｃｍ³／ｍｉｎに設定し、成膜雰囲気の圧力を１．０Ｐａに設定し、スパッタリング装置のＤＣパワーを５００Ｗに設定する。

上記記憶層（磁化自由層ともいう）３５は、例えばコバルト−鉄−ホウ素（Ｃｏ−Ｆｅ−Ｂ）合金、コバルト−鉄−（Ｃｏ−Ｆｅ）合金、ニッケル−鉄（Ｎｉ−Ｆｅ）合金等で形成される。ここでは、一例として、厚さ３ｎｍのコバルト−鉄−ホウ素（Ｃｏ−Ｆｅ−Ｂ）合金を用いた。

上記コバルト−鉄−ホウ素（Ｃｏ−Ｆｅ−Ｂ）合金から成る記憶層３５の成膜条件の一例としては、スパッタリング装置を用い、プロセスガスにアルゴンを用い、その供給流量を５０ｃｍ³／ｍｉｎに設定し、成膜雰囲気の圧力を０．３Ｐａに設定し、スパッタリング装置のＤＣパワーを２００Ｗに設定する。

上記キャップ層３６は、例えば、下層が厚さ５ｎｍのタンタル（Ｔａ）で形成される。この成膜条件の一例としては、スパッタリング装置を用い、プロセスガスにアルゴンを用い、その供給流量を１００ｃｍ³／ｍｉｎに設定し、成膜雰囲気の圧力を０．６Ｐａに設定し、スパッタリング装置のＤＣパワーを２００Ｗに設定する。

上記キャップ層３６の上層は、例えば、厚さ１００ｎｍのＴｉＮで形成される。この成膜条件の一例としては、スパッタリング装置を用い、プロセスガスにアルゴンと窒素とを用い、それぞれの供給流量を３０ｃｍ³／ｍｉｎ、７０ｃｍ³／ｍｉｎに設定し、成膜雰囲気の圧力を０．７Ｐａに設定し、スパッタリング装置のＤＣパワーを１０ｋＷに設定する。

上記引き出し電極形成層８１からキャップ層３６までの成膜は、成膜毎に大気にさらされることなく、例えばｉｎ−ｓｉｔｕで行われることが好ましい。

次に、キャップ層３６上にエッチング用のハードマスク層５０を形成する。このハードマスク層５０は、例えば厚さが１００ｎｍの酸化シリコン（ＳｉＯ₂）層で形成される。なお、ハードマスク層５０を構成するその他の材料として、窒化シリコン（ＳｉＮ）、炭化シリコン（ＳｉＣ）、窒化酸化シリコン（ＳｉＯＮ）等を挙げることができる。また上記ハードマスク層５０は積層構造であってもよい。このハードマスク層５０は、リソグラフィ工程における反射防止効果や、エッチング停止、金属拡散防止等の機能を兼ねて形成される場合もある。ここでは一例として、厚さ１００ｎｍの酸化シリコン（ＳｉＯ₂）層を、例えばバイアス高密度プラズマＣＶＤ装置を用いて成膜し、酸化シリコン（ＳｉＯ₂）層５２を、例えばバイアス高密度プラズマＣＶＤ（ＨＤＰ−ＣＶＤ）装置を用いて成膜する。これらの成膜条件を以下に例示する。

上記ＳｉＯ₂層の成膜条件の一例としては、プロセスガスにモノシラン（ＳｉＨ₄）と酸素（Ｏ₂）とアルゴン（Ａｒ）との混合ガスを用い、それぞれの供給流量を６０ｃｍ³／ｍｉｎ、１２０ｃｍ³／ｍｉｎ、１３０ｃｍ³／ｍｉｎとする。また成膜装置のＲＦパワーを、例えばトップで１．５ｋＷ、サイドで３ｋＷに設定する。

次に、上記ハードマスク層５０上の全面にレジスト材料を塗布した後、リソグラフィ技術によって、トンネル磁気記憶素子を形成するためのマスクとなるレジストパターン（図示せず）を形成する。次いで、上記レジストパターンをエッチングマスクとして用いた反応性イオンエッチング法によって、ハードマスク層５０をこれから形成しようとする引き出し電極の短手方向にまたぐように、具体的には、一例として、上記書き込みワード線１２の配設方向と平行な方向のラインパターンとなるようにパターニングする。このときのエッチング条件を以下に例示する。

ＳｉＯ₂層のエッチング条件の一例としては、エッチングガスにオクタフルオロシクロブタン（Ｃ₄Ｆ₈）と一酸化炭素（ＣＯ）とアルゴン（Ａｒ）と酸素（Ｏ₂）とを用い、それぞれの供給流量を、１０ｃｍ³／ｍｉｎ、５０ｃｍ³／ｍｉｎ、２００ｃｍ³／ｍｉｎ、４ｃｍ³／ｍｉｎに設定する。またエッチング装置のＲＦパワーを１ｋＷ、エッチング雰囲気の圧力を５Ｐａ、基板温度を２０℃に設定する。

上記ハードマスク層５０は、例えば、これから形成しようとする引き出し電極を少なくともまたぐような断続的なラインパターンであってもよい。この場合のラインパターンは、一つの引き出し電極をまたぐものでも、もしくは複数の引き出し電極を連続的にまたぐものであってもよい。

その後、レジストパターンを除去する。この除去方法は、例えば、酸素プラズマアッシング処理および有機洗浄処理による。

次に、図４（１）、（２）に示すように、ハードマスク層５０（前記図３参照）をマスクとして用いて、反応性イオンエッチング法によって、キャップ層３６および記憶層３５を反応性イオンエッチング法によってパターニングする。これらのエッチング条件を以下に例示する。

上記キャップ層３６のエッチング条件の一例としては、エッチングガスに塩素（Ｃｌ₂）と三塩化ホウ素（ＢＣｌ₃）と窒素（Ｎ₂）とを用い、それぞれの供給流量を、６０ｃｍ³／ｍｉｎ、８０ｃｍ³／ｍｉｎ、１０ｃｍ³／ｍｉｎに設定する。またエッチング装置のソースパワーを１ｋＷ、バイアスパワーを１５０Ｗ、エッチング雰囲気の圧力を１Ｐａに設定する。

また記憶層３５のエッチング条件の一例としては、エッチングガスに塩素（Ｃｌ₂）と酸素（Ｏ₂）とアルゴン（Ａｒ）とを用い、それぞれの供給流量を、５０ｃｍ³／ｍｉｎ、２０ｃｍ³／ｍｉｎ、２０ｃｍ³／ｍｉｎに設定する。またエッチング装置のソースパワーを１ｋＷ、バイアスパワーを１５０Ｗ、エッチング雰囲気の圧力を１Ｐａに設定する。

ここで、記憶層３５のエッチング工程では、トンネル絶縁層３４のエッチング中にエッチングが停止するように時間設定されている。なお、記憶層３５のエッチング工程において、トンネル絶縁層３４がエッチングされ、さらに、磁化固定層３３の一部分までエッチングが進む場合であっても、エッチング生成物が記憶層３５およびトンネル絶縁層３４の側壁に堆積し、その結果、記憶層３５と磁化固定層３３との間で電気的な短絡が発生するといった現象が生じることの無いようなエッチング条件設定を行う。その後、アッシング処理、水洗もしくは有機洗浄処理を行う。

上記キャップ層３６および記憶層３５を反応性イオンエッチング法によってパターニングする代わりに、イオンミリング法（イオンビームエッチング法）に基づきパターニングすることもできる。その際、エッチング後、水洗もしくは有機系の洗浄液、エアロゾル等によって、側壁に堆積した堆積物、エッチングガス残り、パーティクル、エッチング残渣等を除去する。

この結果、図１０の平面レイアウト図に示すように、これから形成しようとする引き出し電極３７（２点鎖線で示す）の短手方向にまたぐように、具体的には、一例として、書き込みワード線１２の配設方向と平行な方向に、上記キャップ層３６および記憶層３５からなるラインパターン３８が形成される。

次に、図５（１）、（２）に示すように、上記ラインパターン３８を被覆するエッチング用のハードマスク層５１を形成する。このハードマスク層５１は、例えば厚さが１００ｎｍの酸化シリコン（ＳｉＯ₂）層で形成される。なお、ハードマスク層５１を構成するその他の材料として、窒化シリコン（ＳｉＮ）、炭化シリコン（ＳｉＣ）、窒化酸化シリコン（ＳｉＯＮ）等を挙げることができる。また上記ハードマスク層５１は積層構造であってもよい。このハードマスク層５１は、リソグラフィ工程における反射防止効果や、エッチング停止、金属拡散防止等の機能を兼ねて形成される場合もある。ここでは一例として、厚さ１００ｎｍの酸化シリコン（ＳｉＯ₂）層を、例えばバイアス高密度プラズマＣＶＤ装置を用いて成膜する。これらの成膜条件を以下に例示する。

次に、上記ハードマスク層５１上の全面にレジスト材料を塗布した後、リソグラフィ技術によって、引き出し電極を形成するためのマスクとなるレジストパターン（図示せず）を形成する。次いで、上記レジストパターンをエッチングマスクとして用いた反応性イオンエッチング法によって、ハードマスク層５１を、上記ラインパターン３８と、上記トンネル絶縁層３４、磁化固定層３３、反強磁性体層３２および引き出し電極形成層８１をこれから形成しようとする引き出し電極のパターン形状に形成する。具体的には、一例として、書き込みワード線１２（前記図１参照）の配設方向と直交する方向のパターンとなるようにパターニングする。このときのエッチング条件を以下に例示する。

ＳｉＯ₂層のエッチング条件の一例としては、エッチングガスにオクタフルオロシクロブタン（Ｃ₄Ｆ₈）と一酸化炭素（ＣＯ）とアルゴン（Ａｒ）と酸素（Ｏ₂）とを用い、それぞれの供給流量を、１０ｃｍ³／ｍｉｎ、５０ｃｍ³／ｍｉｎ、２００ｃｍ³／ｍｉｎ、４ｃｍ³／ｍｉｎに設定する。またエッチング装置のＲＦパワーを１ｋＷ、エッチング雰囲気の圧力を５Ｐａ、基板温度を２０℃に設定する。このとき、レジストパターンに被覆されていない部分の先に形成されたハードマスク層５０も除去される。なお、ハードマスク層５０は、ハードマスク５０を用いた記憶層３５のエッチングが終了した後に除去してもよい。

次に、図６（１）、（２）に示すように、ハードマスク層５１をマスクとして用いて、反応性イオンエッチング法によって、トンネル絶縁層３４、磁化固定層３３、反強磁性体層３２および引き出し電極形成層８１を反応性イオンエッチング法によってパターニングする。これらのエッチング条件を以下に例示する。

上記トンネル絶縁層３４から引き出し電極形成層８１までのエッチング条件の一例としては、エッチングガスに一酸化炭素（ＣＯ）とアンモニア（ＮＨ₃）とを用い、それぞれの供給流量を、２５ｃｍ³／ｍｉｎ、７５ｃｍ³／ｍｉｎに設定する。またエッチング装置のソースパワーを１．２ｋＷ、バイアスパワーを２００Ｗ、エッチング雰囲気の圧力を０．５３Ｐａに設定する。

エッチングでは、上記ラインパターン３８のＭＴＪをドット状にするために、ラインパターン３８の一部を同時にエッチングする必要がある。その際、エッチングする膜の厚さに差があるため、初期のエッチングステップでは、ラインパターン３８の加工に使用したエッチング条件に、トンネル絶縁層３４のＭｇＯ膜に対してエッチングレートが低下する条件を適用する。これにより、ハードマスク層５１が形成されていないラインパターン３８がエッチングされている間、トンネル絶縁層３４のエッチングがなかなか進行しない状態となる。これによって、最終的に、エッチング前にあったエッチング膜厚の差は大きく低減され、エッチング領域の高さがほぼ同一高さになるように調整される。これによって、磁化固定層３３、反強磁性体層３２、引き出し電極形成層８１等のエッチングが、エッチングされる面において均等に行えるようになる。

この結果、反強磁性体層３２、磁化固定層３３、トンネル絶縁層３４および磁化反転状態に依存して抵抗値が変化することで情報を記憶する記憶層３５を有する磁気記憶素子（ＭＴＪ）３０が形成される。

上記トンネル絶縁層３４、磁化固定層３３、反強磁性体層３２および引き出し電極形成層８１を反応性イオンエッチング法によってパターニングする代わりに、イオンミリング法（イオンビームエッチング法）に基づきパターニングすることもできる。その際、エッチング後、水洗もしくは有機系の洗浄液、エアロゾル等によって、側壁に堆積した堆積物、エッチングガス残り、パーティクル、エッチング残渣等を除去する。

この結果、図１１の平面レイアウト図に示すように、書き込みワード線１２の配設方向と平行な方向に形成されたラインパターン３８の一部であるキャップ層３６、記憶層３５およびトンネル絶縁層３４、磁化固定層３３および反強磁性体層３２からなる磁気記憶素子３０が、引き出し電極３７と併せて形成される。なお、この時点では、引き出し電極３７上に反強磁性体層３２、磁化固定層３３、トンネル絶縁層３４が平面レイアウト的にみて引き出し電極３７と同形状に形成されている。したがって、引き出し電極３７上に、引き出し電極３７と同形状の反強磁性体層３２、磁化固定層３３、トンネル絶縁層３４が積層されている。

ここで、一般的なセルレイアウトの一例を図１２のレイアウト図によって説明する。

図１２に示すように、書き込みワード線１２の配設方向と平行な方向にキャップ層３６、記憶層３５、トンネル絶縁層３４、磁化固定層３３および反強磁性体層３２からなる磁気記憶素子３０が形成されるが、キャップ層３６および記憶層３５が一回のリソグラフィー技術とエッチングとにより形成されるため、引き出し電極３７との位置合わせずれやサイズばらつきが生じやすくなる。

次に、図７に示すように、上記磁気記憶素子３０を被覆するように上記第３層間絶縁膜４３上に第４層間絶縁膜４４を形成する。上記第４層間絶縁膜４４は、例えば、酸化シリコン（ＳｉＯ₂）を、例えばバイアス高密度プラズマＣＶＤ（ＨＤＰ−ＣＶＤ）装置を用いて成膜する。これらの成膜条件は、プロセスガスにモノシラン（ＳｉＨ₄）と酸素（Ｏ₂）とアルゴン（Ａｒ）との混合ガスを用い、それぞれの供給流量を６０ｃｍ³／ｍｉｎ、１２０ｃｍ³／ｍｉｎ、１３０ｃｍ³／ｍｉｎとする。また成膜装置のＲＦパワーを、例えばトップで１．５ｋＷ、サイドで３ｋＷに設定する。

次に、図８に示すように、第４層間絶縁膜４４表面を平坦化する。この平坦化は、例えば化学的機械研磨（ＣＭＰ）により行う。そして、ＴｉＮからなるキャップ層３６表面でＣＭＰを停止させて、キャップ層３６表面を露出させる。このＣＭＰには、研磨面の凹凸が平坦化されると研磨レートが低下する特性を有するスラリーとして、例えば、セルフ・ストップ機能を有する酸化セリウム（ＣｅＯ）系のスラリーを用いる。なお、キャップ層３６上に残されているハードマスク層５０（前記図３参照）もこのＣＭＰにより除去される。

上記ＣＭＰ条件の一例として、プラテン回転数を８０ｒｐｍ〜１２０ｒｐｍ、プラテン圧力を１５０ｈＰａ〜３００ｈＰａ、スラリー供給量を１５０ｍｉｎ〜２００ｃｃ／ｍｉｎとした。

次に、図９に示すように、上記第４層間絶縁膜４４上に、保護膜１４を形成する。この保護膜１４は、後の配線形成工程、ビア形成工程等の後処理としての洗浄工程、化学的機械研磨工程等のいわゆるウエット処理を行った際に、そのウエット処理で用いる薬液に対して耐性を有する材料であればよく、例えば、チタン（Ｔｉ）膜と窒化チタン（ＴｉＮ）膜との積層構造とし、例えばチタン（Ｔｉ）膜を５ｎｍの厚さに成膜し、窒化チタン（ＴｉＮ）膜を４５ｎｍの厚さに成膜して形成する。この成膜例では、チタン膜が下地に対する窒化チタン膜の密着層としての機能を有し、窒化チタン膜が保護膜の機能を有する。これらの成膜条件の一例を以下に例示する。

Ｔｉ膜の成膜条件の一例としては、スパッタリング装置を用い、プロセスガスにアルゴンを用い、その供給流量を６５ｃｍ³／ｍｉｎに設定する。また成膜雰囲気の圧力を０．５Ｐａ、スパッタリング装置のＤＣパワーを１ｋＷに設定する。また、ＴｉＮ膜の成膜条件の一例としては、スパッタリング装置を用い、プロセスガスにアルゴンと窒素（Ｎ₂）を用い、それぞれの供給流量を２０ｃｍ³／ｍｉｎと９０ｃｍ³／ｍｉｎとに設定する。また成膜雰囲気の圧力を０．６Ｐａ、スパッタリング装置のＤＣパワーを３ｋＷに設定する。

その後、通常のレジスト塗布、リソグラフィー技術によりレジストマスクを形成した後、このレジストマスクを用いて、例えば反応性イオンエッチング法によって、保護膜１４を、上記磁気記憶素子３０を被覆するように、例えば後に形成されるビット線１３の形成領域に沿うようにパターニングする。したがって、保護膜１４は、磁気記憶素子３０よりも平面的にみて大きな面積を有している。上記エッチング条件を以下に例示する。

上記保護膜１４のエッチング条件の一例としては、エッチングガスに塩素（Ｃｌ₂）と三塩化ホウ素（ＢＣｌ₃）とを用い、それぞれの供給流量を、７０ｃｍ³／ｍｉｎと４０ｃｍ³／ｍｉｎに設定する。またエッチング装置のソースパワーを１．２ｋＷ、バイアスパワーを１２０Ｗ、エッチング雰囲気の圧力を１Ｐａに設定する。

上記保護膜１４としては、上記説明したチタン（Ｔｉ）膜と窒化チタン（ＴｉＮ）膜との積層構造の他に、例えば、タンタル（Ｔａ）膜と窒化タンタル（ＴａＮ）膜との積層構造、タングステン（Ｗ）膜と窒化タングステン（ＷＮ）膜との積層構造、上記チタン、タンタル以外の高融点金属膜とその窒化膜との積層構造、アルミニウム（Ａｌ）系金属材料、銅（Ｃｕ）系金属材料等、ＣＭＯＳのＢＥＯＬ（バックエンドオブライン）プロセスとの相性の良い材料を使用することが可能である。

次いで、上記保護膜１４を被覆するように、上記第４層間絶縁膜４４上にビット線を形成するための導電膜を成膜した後、通常のレジスト塗布、リソグラフィー技術によりビット線を形成するためのレジストからなるエッチングマスクを形成し、それを用いて上記導電膜をエッチング加工して、上記磁気記憶素子３０の記憶層３５にキャップ層３６、保護膜１４を介して電気的に接続するビット線１３を形成する。尚、上記ビット線１３は、保護膜１４を被覆する層間絶縁膜を形成した後、この層間絶縁膜にビット線が形成される配線溝を形成し、その配線溝に配線材料を埋め込むことで形成することもできる。このような溝配線技術は、上記センス線、書き込みワード線等にも適用することができる。

こうして、強磁性体材料から成り、磁化反転状態に依存して抵抗値が変化することで情報を記憶する記憶層３５を有する磁気記憶素子（トンネル磁気抵抗素子：ＭＴＪ素子）３０を備えた磁気記憶装置１を得ることができる。

上記磁気記憶装置の製造方法では、引き出し電極形成層８１と、反強磁性体層３２と、強磁性体からなる磁化固定層３３と、トンネル絶縁層３４と、強磁性体からなる記憶層３５と、キャップ層３６とを順に積層してから、はじめに、キャップ層３６と記憶層３５とを、これから形成しようとする引き出し電極３７をその短手方向にまたぐラインパターン３８に形成してから、ラインパターン３８と、トンネル絶縁層３４から引き出し電極形成層８１までを引き出し電極３７のパターン形状に形成するので、磁気記憶素子３０の記憶層３５が、１回の光リソグラフィー技術とエッチングにより形成されるのではなく、２回の光リソグラフィー技術とエッチングにより形成される。このため、１回の光リソグラフィー技術とエッチングにより形成した場合には、リソグラフィー技術でのマスクパターンに対する形状変換差が大きくなるが、本発明の方法では、ほぼレイアウト設計のパターン形状が形成される。また、引き出し電極３７の形成工程と併せて、記憶層３５がセルフアラインで形成されるため、サイズバラツキの少ない磁気記憶素子３０となる。さらに、磁気記憶素子３０が引き出し電極に対してセルフアラインで形成されるため、重ね合わせ余裕を設ける必要がなくなり、セルサイズを縮小することが容易になる。

よって、現行の光リソグラフィー技術により、サイズバラツキの少ない微細ドット素子形状の磁気記憶素子３０の形成が可能となるので、新たな装置および技術開発が不要となり、安価に大容量の磁気記憶装置１を実現することできるという利点がある。

本発明の磁気記憶装置の製造方法により製造される磁気記憶装置の一例を示した概略構成断面図である。本発明の磁気記憶装置の製造方法により製造される磁気記憶装置の一例を示したレイアウト平面図である。本発明の磁気記憶装置の製造方法の一実施の形態（実施例）を示した製造工程断面図である。本発明の磁気記憶装置の製造方法の一実施の形態（実施例）を示した製造工程断面図である。本発明の磁気記憶装置の製造方法の一実施の形態（実施例）を示した製造工程断面図である。本発明の磁気記憶装置の製造方法の一実施の形態（実施例）を示した製造工程断面図である。本発明の磁気記憶装置の製造方法の一実施の形態（実施例）を示した製造工程断面図である。本発明の磁気記憶装置の製造方法の一実施の形態（実施例）を示した製造工程断面図である。本発明の磁気記憶装置の製造方法の一実施の形態（実施例）を示した製造工程断面図である。ラインパターンを示した平面レイアウト図である。磁気記憶素子と引き出し電極との関係を示した平面レイアウト図である。従来の磁気記憶素子と引き出し電極との関係を示した平面レイアウト図である。一般的なＭＲＡＭの構成を示した模式的要部斜視図である。右縦軸にスピンＲＡＭ（ＳｐＲＡＭ）のセルサイズ（Ｆ²）、左縦軸に書き込み電流、横軸にＭＴＪ素子の短辺サイズを採ったものである。図である。スピン注入による磁化反転を利用する構成のメモリ装置の模式的要部斜視図である。スピン注入による磁化反転を利用する構成のメモリ装置の模式的要部断面図である。

符号の説明

１…磁気記憶装置、３２…反強磁性体層、３３…磁化固定層、３４…トンネル絶縁層、３５…記録層、３６…キャップ層、３７…引き出し電極、３８…ラインパターン、４３…第３層間絶縁膜

Claims

書き込みワード線とビット線とが立体的に交差する領域に設けた磁化反転状態に依存して抵抗値が変化することで情報を記憶する磁気記憶素子と、前記磁気記憶素子に電気的に接続された引き出し電極とを有する磁気記憶装置の製造方法において、
前記磁気記憶素子および前記引き出し電極の製造工程は、
前記書き込みワード線を被覆する絶縁膜上に、引き出し電極形成層と、反強磁性体層と、強磁性体からなる磁化固定層と、トンネル絶縁層と、強磁性体からなる記憶層と、キャップ層とを順に積層する工程と、
光リソグラフィー技術とエッチングにより、前記キャップ層と前記記憶層とを、これから形成しようとする前記引き出し電極の短手方向にまたぐラインパターンに形成する工程と、
光リソグラフィー技術とエッチングにより、前記ラインパターンと、前記トンネル絶縁層、前記磁化固定層、前記反強磁性体層および引き出し電極形成層を前記引き出し電極のパターン形状に形成する工程と
を順に行うことを特徴とする磁気記憶装置の製造方法。
前記ラインパターンは、少なくとも前記引き出し電極の短手方向の幅以上に形成される
ことを特徴とする請求項１記載の磁気記憶装置の製造方法。
前記ラインパターンは、複数の磁気記憶素子を結合させるライン形状に形成される
ことを特徴とする請求項１記載の磁気記憶装置の製造方法。