JP4952725B2 - 不揮発性磁気メモリ装置 - Google Patents

不揮発性磁気メモリ装置 Download PDF

Info

Publication number
JP4952725B2
JP4952725B2 JP2009005876A JP2009005876A JP4952725B2 JP 4952725 B2 JP4952725 B2 JP 4952725B2 JP 2009005876 A JP2009005876 A JP 2009005876A JP 2009005876 A JP2009005876 A JP 2009005876A JP 4952725 B2 JP4952725 B2 JP 4952725B2
Authority
JP
Japan
Prior art keywords
modulus
layer
young
memory device
magnetic memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009005876A
Other languages
English (en)
Other versions
JP2010165790A (ja
Inventor
光治 庄子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009005876A priority Critical patent/JP4952725B2/ja
Priority to US12/683,115 priority patent/US8659102B2/en
Priority to CN201010004028.4A priority patent/CN101783166B/zh
Publication of JP2010165790A publication Critical patent/JP2010165790A/ja
Application granted granted Critical
Publication of JP4952725B2 publication Critical patent/JP4952725B2/ja
Priority to US14/158,326 priority patent/US9508919B2/en
Priority to US15/338,783 priority patent/US10128432B2/en
Priority to US16/156,397 priority patent/US10886456B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3263—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being symmetric, e.g. for dual spin valve, e.g. NiO/Co/Cu/Co/Cu/Co/NiO

Description

本発明は、不揮発性磁気メモリ装置に関する。
情報通信機器、特に携帯端末等の個人用小型機器の飛躍的な普及に伴い、これらを構成するメモリ素子やロジック素子の各種半導体装置には、高集積化、高速化、低電力化等、一層の高性能化が要請されている。特に不揮発性メモリは、ユビキタス時代に必要不可欠であると考えられている。電源の消耗やトラブル、サーバーとネットワークとが何らかの障害により切断された場合でも、不揮発性メモリによって重要な情報を保存、保護することができる。また、最近の携帯機器は不要の回路ブロックをスタンバイ状態とし、出来る限り消費電力を抑えるように設計されているが、高速のワークメモリと大容量ストレージメモリを兼ねることができる不揮発性メモリが実現できれば、消費電力とメモリの無駄を無くすことができる。また、電源を投入すると瞬時に起動できる「インスタント・オン」機能も、高速、且つ、大容量の不揮発性メモリが実現できれば可能となる。
不揮発性メモリとして、半導体材料を用いたフラッシュメモリや、強誘電体材料を用いた強誘電体型不揮発性半導体メモリ（ＦＥＲＡＭ，Ferroelectric Random Access Memory）等を挙げることができる。しかしながら、フラッシュメモリは、書込み速度がマイクロ秒のオーダーであり、書込み速度が遅いという欠点がある。一方、ＦＥＲＡＭにおいては、書換え可能回数が１０12〜１０14であり、ＳＲＡＭやＤＲＡＭをＦＥＲＡＭに置き換えるにはＦＥＲＡＭの書換え可能回数が十分とは云えず、また、強誘電体層の微細加工が難しいという問題が指摘されている。
これらの欠点を有さない不揮発性メモリとして、ＭＲＡＭ（Magnetic Random Access Memory）と呼ばれる不揮発性磁気メモリ素子が注目されている。このＭＲＡＭの中でも、ＴＭＲ（Tunnel Magnetoresistance）効果を用いたＭＲＡＭは、近年のＴＭＲ材料の特性向上により注目を浴びている。ＴＭＲタイプのＭＲＡＭは、構造が単純で、スケーリングも容易であり、また、磁気モーメントの回転により記録を行うために、書換え可能回数が大である。更には、アクセス時間についても非常に高速であることが予想され、既に１００ＭＨｚで動作可能であると云われている。
ところで、ＭＲＡＭにおいて、記録した情報を安定に保持するためには、情報を記録する記録層が一定の保磁力を有していることが必要である。一方、記録された情報を書き換えるためには、ビット線に或る程度の電流を流さなければならない。ところが、ＭＲＡＭの微細化に従い、ビット線も細くなるため、充分な電流を流すことが困難となりつつある。そこで、より少ない電流で磁化反転が可能な構成として、スピン注入による磁化反転を応用したスピン注入型磁気抵抗効果素子が注目されている（例えば、特開２００３−１７７８２参照）。ここで、スピン注入による磁化反転とは、磁性体の中を通過してスピン偏極させた電子が、他の磁性体に注入されることにより、他の磁性体において磁化反転が生じる現象である。スピン注入型磁気抵抗効果素子にあっては、ＭＲＡＭと比較して、デバイス構造を単純化することができる。また、スピン注入による磁化反転を利用することにより、外部磁界によって磁化反転を行うＭＲＡＭと比較して、素子の微細化が進んでも書込み電流が増大しないという利点、セル面積を縮小できるといった利点を有する。しかしながら、微細化に伴い、熱擾乱によるデータ保持特性の劣化が問題となる。
従来の面内磁化型のスピン注入型磁気抵抗効果素子にあっては、データの記録、保持のために記録層の形状磁気異方性を利用している。そして、熱擾乱によるデータ保持特性の劣化といった問題を解決するために、記録層の磁化容易軸に沿った長さと磁化困難軸に沿った長さとの比（アスペクト比）を大きく取っている。然るに、このような解決策では、セルサイズを一層縮小化することは困難である。
特開２００３−１７７８２ 特表２００７−５２５８４７
一方、記録層における磁化容易軸が垂直方向を向いている垂直磁化型のスピン注入型磁気抵抗効果素子は、データ保持のために形状磁気異方性に依存しない構造であり、セルサイズを縮小することが可能である。しかしながら、一般に、垂直方向に結晶磁気異方性を有する材料は分極率が低いため、ＭＲ（磁気抵抗，Magneto Resistive）が小さい。一方、分極率が大きい材料は、面内方向に結晶磁気異方性を有しているが故に、垂直磁化型には用い難い。このような問題を解決する方法が、例えば、特表２００７−５２５８４７に開示されている。この方法にあっては、スピン注入型磁気抵抗効果素子に設けられた記録層内に応力増加層を挿入し、磁歪で磁気異方性を付与する。しかしながら、応力増加層を記録層内に挿入するので、磁気特性の劣化や分極率を低下させ、ＭＲが低下する可能性がある。
従って、本発明の目的は、記録層における磁化容易軸が垂直方向を向いている垂直磁化型の不揮発性磁気メモリ装置であって、記録層における磁化容易軸をより確実に垂直方向に向かせ得る構成、構造を有する不揮発性磁気メモリ装置を提供することにある。
上記の目的を達成するための本発明の第１の態様に係る不揮発性磁気メモリ装置は、
（Ａ）磁化容易軸が垂直方向を向いている記録層を有する積層構造体、
（Ｂ）積層構造体の下部に電気的に接続された第１の配線、並びに、
（Ｃ）積層構造体の上部に電気的に接続された第２の配線、
から成る磁気抵抗効果素子を備えており、
積層構造体の側面に近接して、記録層を構成する材料のヤング率よりも高い値のヤング率を有する高ヤング率領域が配置されている。
上記の目的を達成するための本発明の第２の態様に係る不揮発性磁気メモリ装置は、
（Ａ）磁化容易軸が垂直方向を向いている記録層を有する積層構造体、
（Ｂ）積層構造体の下部に電気的に接続された第１の配線、並びに、
（Ｃ）積層構造体の上部に電気的に接続された第２の配線、
から成る磁気抵抗効果素子を備えており、
積層構造体の上方、又は、積層構造体の下方、又は、積層構造体の上方及び下方には、記録層を構成する材料のヤング率よりも低い値のヤング率を有する低ヤング率領域が配置されている。
本発明の第１の態様に係る不揮発性磁気メモリ装置にあっては、積層構造体の側面に近接して、記録層を構成する材料のヤング率よりも高い値のヤング率を有する高ヤング率領域が配置されている。従って、記録層に対して圧縮応力が加わり、記録層の垂直磁気異方性、磁気抵抗が増大される。また、本発明の第２の態様に係る不揮発性磁気メモリ装置にあっては、積層構造体の上方及び／又は下方には、記録層を構成する材料のヤング率よりも低い値のヤング率を有する低ヤング率領域（高応力領域）が配置されている。従って、記録層において内部応力が発生し、記録層の垂直磁気異方性、磁気抵抗が増大される。そして、以上の結果として、記録層における磁化容易軸をより確実に垂直方向に向かせることができる。
図１は、実施例１の不揮発性磁気メモリ装置の模式的な一部断面図である。 図２は、実施例１の不揮発性磁気メモリ装置における積層構造体、第１の配線、第２の配線及び高ヤング率領域の配置状態を模式的に示す図である。 図３は、実施例２の不揮発性磁気メモリ装置の模式的な一部断面図である。 図４は、実施例３の不揮発性磁気メモリ装置の模式的な一部断面図である。 図５は、実施例４の不揮発性磁気メモリ装置の模式的な一部断面図である。 図６は、実施例５の不揮発性磁気メモリ装置の模式的な一部断面図である。 図７は、実施例６の不揮発性磁気メモリ装置の模式的な一部断面図である。 図８は、実施例７の不揮発性磁気メモリ装置の模式的な一部断面図である。 図９は、実施例８の不揮発性磁気メモリ装置の模式的な一部断面図である。 図１０は、実施例９の不揮発性磁気メモリ装置の模式的な一部断面図である。 図１１は、実施例１０の不揮発性磁気メモリ装置の模式的な一部断面図である。 図１２は、実施例１１の不揮発性磁気メモリ装置の模式的な一部断面図である。 図１３の（Ａ）は、スピン注入磁化反転を適用したスピン注入型磁気抵抗効果素子の概念図、及び、磁化反転層の模式的な平面図であり図１３の（Ｂ）は、ダブル・スピンフィルター構造を有するスピン注入型磁気抵抗効果素子の概念図である。
以下、図面を参照して、実施例に基づき本発明を説明するが、本発明は実施例に限定されるものではなく、実施例における種々の数値や材料は例示である。尚、説明は、以下の順序で行う。
１．本発明の第１の態様及び第２の態様に係る不揮発性磁気メモリ装置、全般に関する説明
２．実施例１（本発明の第１の態様に係る不揮発性磁気メモリ装置）
３．実施例２（実施例１の変形）
４．実施例３（実施例２の変形）
５．実施例４（本発明の第２の態様に係る不揮発性磁気メモリ装置）
６．実施例５（実施例４の変形）
７．実施例６（実施例４及び実施例５の変形）
８．実施例７（実施例４の別の変形）
９．実施例８（実施例５の変形）
１０．実施例９（実施例６の変形）
１１．実施例１０（実施例４の更に別の変形）
１２．実施例１１（実施例４の更に別の変形、その他）
［本発明の第１の態様及び第２の態様に係る不揮発性磁気メモリ装置、全般に関する説明］
本発明の第２の態様に係る不揮発性磁気メモリ装置にあっては、積層構造体の側面に近接して、記録層を構成する材料のヤング率よりも高い値のヤング率を有する高ヤング率領域が更に配置されている構成とすることができる。尚、このような構成を、便宜上、『第２Ａの構成の不揮発性磁気メモリ装置』と呼ぶ。
本発明の第１の態様に係る不揮発性磁気メモリ装置あるいは第２Ａの構成の不揮発性磁気メモリ装置にあっては、高ヤング率領域を配置することによって記録層に対して圧縮応力が加わり、記録層の垂直磁気異方性が増大される。更には、積層構造体は磁化参照層を有し、高ヤング率領域を配置することによって記録層及び磁化参照層に対して圧縮応力が加わり、記録層及び磁化参照層の垂直磁気異方性が増大される形態とすることができる。そして、このような形態を採用することで、記録層の垂直磁気異方性が一層増大され、記録層の磁化容易軸を一層確実に垂直方向に向かせることができる。
上記の好ましい形態を含む本発明の第１の態様に係る不揮発性磁気メモリ装置あるいは第２Ａの構成の不揮発性磁気メモリ装置にあっては、限定するものではないが、高ヤング率領域は第２の配線から延在している構成とすることができる。
更には、上述した好ましい形態、構成を含む本発明の第１の態様に係る不揮発性磁気メモリ装置あるいは第２Ａの構成の不揮発性磁気メモリ装置にあっては、高ヤング率領域のヤング率をＥH、記録層を構成する材料の有するヤング率をＥ0としたとき、
ＥH−Ｅ0≧１×１０11Ｐａ（１００ＧＰａ）
好ましくは、
ＥH−Ｅ0≧３×１０11Ｐａ（３００ＧＰａ）
を満足する構成とすることが好ましい。高ヤング率領域を構成する材料として、導電材料を挙げることができる。具体的には、高ヤング率領域は、イリジウム（Ｉｒ）、レニウム（Ｒｅ）、ロジウム（Ｒｈ）、ルテニウム（Ｒｕ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、窒化チタン（ＴｉＮ）、硼素化チタン（ＴｉＢ2）、硼化ジルコニウム（ＺｒＢ2）、窒化ジルコニウム（ＺｒＮ）、硼化バナジウム（ＶＢ2）、硼化ニオブ（ＮｂＢ2）、硼化タンタル（ＴａＢ2）、硼化クロム（ＣｒＢ2）、硼化モリブデン（Ｍｏ2Ｂ5）、硼化タングステン（Ｗ2Ｂ5）、炭化ニオブ（ＮｂＣ）、炭化タンタル（ＴａＣ）、炭化タングステン（ＷＣ）から成る群から選択された少なくとも１種類の材料から成る構成とすることができる。あるいは又、高ヤング率領域を構成する材料として、例えば３×１０11Ｐａ以上のヤング率を有する材料から、適宜、選択すればよい。あるいは又、高ヤング率領域を構成する材料として、記録層に、１×１０8Ｐａ乃至５×１０9Ｐａの圧縮応力を加え得る材料から、適宜、選択すればよい。
以上に説明した好ましい形態、構成を含む第２Ａの構成の不揮発性磁気メモリ装置を含む本発明の第２の態様に係る不揮発性磁気メモリ装置にあっては、低ヤング率領域を配置することによって記録層において内部応力が発生し、記録層の垂直磁気異方性が増大される。更には、積層構造体は磁化参照層を有し、低ヤング率領域を配置することによって記録層及び磁化参照層において内部応力が発生し、記録層及び磁化参照層の垂直磁気異方性が増大される形態とすることができる。そして、このような形態を採用することで、記録層の垂直磁気異方性が一層増大され、記録層の磁化容易軸を一層確実に垂直方向に向かせることができる。
更には、以上に説明した好ましい形態、構成を含む第２Ａの構成の不揮発性磁気メモリ装置を含む本発明の第２の態様に係る不揮発性磁気メモリ装置にあっては、積層構造体の上部と第２の配線との間に低ヤング率領域が配置されている構成とすることができる。あるいは又、積層構造体の下部と第１の配線との間に低ヤング率領域が配置されている構成とすることができる。あるいは又、積層構造体の下部と第１の配線との間に第１の低ヤング率領域が配置されており、且つ、積層構造体の上部と第２の配線との間に第２の低ヤング率領域が配置されている構成とすることができる。尚、積層構造体の上部と第２の配線との間に低ヤング率領域（あるいは第２の低ヤング率領域）が配置されている構成にあっては、積層構造体の上部と第２の配線との間には接続部が設けられており、係る接続部が低ヤング率領域（あるいは第２の低ヤング率領域）に相当する形態とすることができるし、あるいは又、少なくとも積層構造体近傍において、第２の配線と低ヤング率領域（あるいは第２の低ヤング率領域）の積層構造を採用する形態とすることができる。同様に、積層構造体の下部と第１の配線との間に低ヤング率領域（あるいは第１の低ヤング率領域）が配置されている構成にあっては、積層構造体の下部と第１の配線との間には接続部が設けられており、係る接続部が低ヤング率領域（あるいは第１の低ヤング率領域）に相当する形態とすることができるし、あるいは又、少なくとも積層構造体近傍において、第１の配線と低ヤング率領域（あるいは第１の低ヤング率領域）の積層構造を採用する形態とすることができる。あるいは又、積層構造体の上部の上方に第２の配線を挟んで低ヤング率領域が配置されている構成とすることができるし、積層構造体の下部の下方に第１の配線を挟んで低ヤング率領域が配置されている構成とすることができるし、積層構造体の下部の下方に第１の配線を挟んで第１の低ヤング率領域が配置され、且つ、積層構造体の上部の上方に第２の配線を挟んで第２の低ヤング率領域が配置されている構成とすることができる。
更には、以上に説明した好ましい形態、構成を含む第２Ａの構成の不揮発性磁気メモリ装置を含む本発明の第２の態様に係る不揮発性磁気メモリ装置にあっては、低ヤング率領域のヤング率をＥL、記録層を構成する材料の有するヤング率をＥ0としたとき、
Ｅ0−ＥL≧１×１０11Ｐａ（１００ＧＰａ）
好ましくは、
Ｅ0−ＥL≧３×１０11Ｐａ（３００ＧＰａ）
を満足する構成とすることが好ましい。尚、低ヤング率領域を構成する材料として、導電材料、絶縁材料を挙げることができるし、あるいは又、場合によっては、低ヤング率領域を空洞から構成することもできる。ここで、低ヤング率領域を導電材料から構成する場合、低ヤング率領域は、金（Ａｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、銅（Ｃｕ）、マグネシウム（Ｍｇ）、アルミニウム（Ａｌ）、インジウム（Ｉｎ）、錫（Ｓｎ）、鉛（Ｐｂ）、ニオブ（Ｎｂ）、チタン（Ｔｉ）から成る群から選択された少なくとも１種類の金属、又は、該金属の合金（例えば、Ｃｕ系合金、Ａｌ系合金）から成る構成とすることができる。
以上に説明した各種の好ましい形態、構成を含む本発明の第１の態様あるいは第２の態様に係る不揮発性磁気メモリ装置にあっては、磁気抵抗効果素子はスピン注入型磁気抵抗効果素子から成る構成とすることができる。
各種金属材料、合金材料等のヤング率の値を、以下の表１に例示する。
［表１］
Figure 0004952725
以上に説明した種々の好ましい形態、構成を含む本発明の第１の態様あるいは第２の態様に係る不揮発性磁気メモリ装置（以下、これらの不揮発性磁気メモリ装置を総称して、単に、『本発明の不揮発性磁気メモリ装置』と呼ぶ場合がある）において、積層構造体の立体形状は、円筒形であることが、加工の容易性、記録層における磁化容易軸の方向の均一性を確保するといった観点から望ましい。
また、本発明の第１の態様に係る不揮発性磁気メモリ装置にあっては、積層構造体の側面に近接して配置された高ヤング率領域の立体形状として、中空の円筒形を挙げることができる。高ヤング率領域と積層構造体の側面との間には絶縁材料層あるいは絶縁膜が設けられている。
一方、本発明の第２の態様に係る不揮発性磁気メモリ装置にあっては、低ヤング率領域の立体形状として円盤状あるいは円筒形を挙げることができる。積層構造体の上部と第２の配線との間に低ヤング率領域（あるいは第２の低ヤング率領域）が配置され、あるいは又、積層構造体の下部と第１の配線との間に低ヤング率領域（あるいは第１の低ヤング率領域）が配置されている構成とする場合、これらの低ヤング率領域の立体形状は、円筒形の積層構造体と同じ直径、あるいは、それより大きい直径（例えば、円筒形の積層構造体の直径の２倍以上の直径）を有する円盤状あるいは円筒形とすればよい。尚、接続部が低ヤング率領域（あるいは第１の低ヤング率領域、第２の低ヤング率領域）に相当する形態とする場合、低ヤング率領域（あるいは第１の低ヤング率領域、第２の低ヤング率領域）の立体形状は、円筒形の積層構造体と同じ直径を有する円盤状あるいは円筒形とすればよい。一方、積層構造体の上部の上方に第２の配線を挟んで低ヤング率領域（あるいは第２の低ヤング率領域）が配置されている構成、あるいは、積層構造体の下部の下方に第１の配線を挟んで低ヤング率領域（あるいは第１の低ヤング率領域）が配置されている構成とする場合、これらの低ヤング率領域の立体形状は、円筒形の積層構造体と同じ直径、あるいは、それより大きい直径（例えば、円筒形の積層構造体の直径の２倍以上の直径）を有する円盤状あるいは円筒形とすればよい。
スピン注入型磁気抵抗効果素子にあっては、磁化参照層（固着層とも呼ばれる）、非磁性体膜、及び、情報を記憶する記録層（磁化反転層あるいは自由層とも呼ばれる）によって、ＴＭＲ効果あるいはＧＭＲ効果を有する積層構造体が構成されている構造とすることができる。そして、スピン偏極電流を記録層から磁化参照層へ流すと、スピン偏極電子は磁化参照層から記録層へ注入され、磁化参照層の磁化方向と記録層の磁化方向が平行配列となる。一方、スピン偏極電流を磁化参照層から記録層へ流すと、スピン偏極電子は記録層から磁化参照層へ流れ、磁化参照層と平行なスピンを持つ電子は透過し、反平行のスピンを持つ電子が反射され、結果として、記録層の磁化方向と磁化参照層の磁化方向が反平行配列となる。あるいは又、磁化参照層、非磁性体膜、記録層、非磁性体膜、磁化参照層によって、ＴＭＲ効果あるいはＧＭＲ効果を有する積層構造体が構成されている構造とすることもできる。尚、このような構造にあっては、記録層の上下に位置する２つの非磁性体膜の磁気抵抗の変化に差を付けておく必要がある。
記録層を構成する材料として、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）といった強磁性材料の合金（例えば、Ｃｏ−Ｆｅ、Ｃｏ−Ｆｅ−Ｂ、Ｃｏ−Ｆｅ−Ｎｉ、Ｆｅ−Ｐｔ、Ｎｉ−Ｆｅ等）、あるいは、これらの合金にガドリニウム（Ｇｄ）が添加された合金を例示することができる。更には、垂直磁気異方性を一層増加させるために、係る合金にテルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）等の重希土類を添加してもよいし、これらを含む合金を積層してもよい。記録層の結晶性は、本質的に任意であり、多結晶であってもよいし、単結晶であってもよいし、非晶質であってもよい。また、記録層は、単層構成とすることもできるし、上述したとおり複数の異なる強磁性材料層を積層した積層構成とすることもできるし、強磁性材料層と非磁性材料層を積層した積層構成とすることもできる。
磁化参照層、非磁性体膜及び記録層によって、ＴＭＲ効果を有する積層構造体が構成されるとは、磁性材料から成る磁化参照層と、磁性材料から成る記録層との間に、トンネル絶縁膜として機能する非磁性体膜が挟まれた構造を指す。そして、磁化参照層と第１の配線（あるいは第２の配線）の電気的な接続状態として、第１の配線（あるいは第２の配線）が、直接、磁化参照層に接続されている形態を挙げることができるし、あるいは又、第１の配線（あるいは第２の配線）が、反強磁性体層を介して磁化参照層に接続されている形態を挙げることができる。磁化参照層が第１の配線に接続されている場合、第１の配線から磁化参照層を介して、また、磁化参照層が第２の配線に接続されている場合、第２の配線から磁化参照層を介して、スピン偏極電流を記録層内に注入することにより、記録層における磁化の方向を第１の方向（磁化容易軸と平行な方向）あるいは第２の方向（第１の方向とは反対の方向）とすることで、記録層に情報が書き込まれる。
磁化参照層を構成する材料として、上述した記録層を構成する材料を挙げることができるし、Ｃｏ−Ｔｂ、Ｃｏ−Ｐｔを挙げることもできる。更には、積層フェリ構造［反強磁性的結合を有する積層構造であり、合成反強磁性結合（ＳＡＦ：Synthetic Antiferromagnet）とも呼ばれる］を有する構成とすることができるし、静磁結合構造を有する構成とすることができるし、磁化参照層に隣接して反強磁性体層を配置してもよい。積層フェリ構造とは、例えば、磁性材料層／ルテニウム（Ｒｕ）層／磁性材料層の３層構造（具体的には、例えば、ＣｏＦｅ／Ｒｕ／ＣｏＦｅの３層構造、ＣｏＦｅＢ／Ｒｕ／ＣｏＦｅＢの３層構造）を有し、ルテニウム層の厚さによって、２つの磁性材料層の層間交換結合が、反強磁性的あるいは強磁性的になる構造を指し、例えば、 S. S. Parkin et. al, Physical Review Letters, 7 May, pp 2304-2307 (1990) に報告されている。尚、２つの磁性材料層の層間交換結合が反強磁性的になる構造を、積層フェリ構造と呼ぶ。また、２つの磁性材料層において、磁性材料層の端面からの漏洩磁界によって反強磁性的結合が得られる構造を、静磁結合構造と呼ぶ。
反強磁性体層を構成する材料として、鉄−マンガン合金、ニッケル−マンガン合金、白金−マンガン合金、イリジウム−マンガン合金、ロジウム−マンガン合金、コバルト酸化物、ニッケル酸化物を挙げることができる。第１の配線（あるいは第２の配線）と反強磁性体層との間には、反強磁性体層の結晶性向上のために、Ｔａ、Ｃｒ、Ｒｕ、Ｔｉ等から成る下地膜を形成してもよい。
スピン注入型磁気抵抗効果素子におけるＴＭＲ効果を有する積層構造体を構成する非磁性体膜を構成する材料として、マグネシウム酸化物（ＭｇＯ）、マグネシウム窒化物、アルミニウム酸化物（ＡｌＯX）、アルミニウム窒化物（ＡｌＮ）、シリコン酸化物、シリコン窒化物、ＴｉＯ2あるいはＣｒ2Ｏ3、Ｇｅ、ＮｉＯ、ＣｄＯX、ＨｆＯ2、Ｔａ2Ｏ5、ＢＮ、ＺｎＳ等の絶縁材料を挙げることができる。一方、ＧＭＲ効果を有する積層構造体を構成する非磁性体膜を構成する材料として、Ｃｕ、Ｒｕ、Ｃｒ、Ａｕ、Ａｇ、Ｐｔ、Ｔａ等、あるいは、これらの合金といった導電材料を挙げることができるし、導電性が高ければ（抵抗率が数百μΩ・ｃｍ以下）、任意の非金属材料としてもよいが、記録層や磁化参照層と界面反応を起こし難い材料を、適宜、選択することが望ましい。
絶縁材料から成る非磁性体膜は、例えば、スパッタリング法にて形成された金属膜を酸化若しくは窒化することにより得ることができる。より具体的には、非磁性体膜を構成する絶縁材料としてアルミニウム酸化物（ＡｌＯX）、マグネシウム酸化物（ＭｇＯ）を用いる場合、例えば、スパッタリング法にて形成されたアルミニウムやマグネシウムを大気中で酸化する方法、スパッタリング法にて形成されたアルミニウムやマグネシウムをプラズマ酸化する方法、スパッタリング法にて形成されたアルミニウムやマグネシウムをＩＰＣプラズマで酸化する方法、スパッタリング法にて形成されたアルミニウムやマグネシウムを酸素中で自然酸化する方法、スパッタリング法にて形成されたアルミニウムやマグネシウムを酸素ラジカルで酸化する方法、スパッタリング法にて形成されたアルミニウムやマグネシウムを酸素中で自然酸化させるときに紫外線を照射する方法、アルミニウムやマグネシウムを反応性スパッタリング法にて成膜する方法、アルミニウム酸化物（ＡｌＯX）やマグネシウム酸化物（ＭｇＯ）をスパッタリング法にて成膜する方法を例示することができる。
以上に説明した種々の層は、例えば、スパッタリング法、イオンビーム堆積法、真空蒸着法に例示される物理的気相成長法（ＰＶＤ法）、ＡＬＤ（Atomic Layer Deposition）法に代表される化学的気相成長法（ＣＶＤ法）にて形成することができる。また、これらの層のパターニングは、反応性イオンエッチング法（ＲＩＥ法）やイオンミーリング法（イオンビームエッチング法）にて行うことができる。
第１の配線や第２の配線は、Ｃｕ、Ａｌ、Ａｕ、Ｐｔ、Ｔｉ等の単層構造から成り、あるいは又、ＣｒやＴｉ等から成る下地層と、その上に形成されたＣｕ層、Ａｕ層、Ｐｔ層等の積層構造を有していてもよい。更には、Ｔａ等の単層あるいはＣｕ、Ｔｉ等との積層構造から構成することもできる。これらの電極は、例えば、スパッタリング法に例示されるＰＶＤ法にて形成することができる。尚、高ヤング率領域が第２の配線から延在している構成とする場合、第２の配線を構成する材料は、上述した高ヤング率領域を構成する材料から、適宜、選択すればよい。
本発明の不揮発性磁気メモリ装置において、積層構造体の下方に、電界効果型トランジスタから成る選択用トランジスタを更に有しており、第２の配線（例えば、ビット線）の延びる方向は、電界効果型トランジスタを構成するゲート電極の延びる方向と平行である形態とすることが好ましいが、これに限定するものではなく、第２の配線の延びる方向の射影像は、電界効果型トランジスタを構成するゲート電極の延びる方向の射影像と直交する形態とすることもできる。また、場合によっては、選択用トランジスタは不要である。
不揮発性磁気メモリ装置における好ましい構成にあっては、上述したとおり、積層構造体の下方に、電界効果型トランジスタから成る選択用トランジスタを更に有しているが、より具体的な構成として、例えば、限定するものではないが、
半導体基板に形成された選択用トランジスタ、及び、
選択用トランジスタを覆う下層絶縁層、
を備え、
下層絶縁層上に第１の配線が形成されており、
第１の配線が、下層絶縁層に設けられた接続孔（あるいは接続孔とランディングパッド部や下層配線）を介して選択用トランジスタに電気的に接続されており、
層間絶縁層は、下層絶縁層及び第１の配線を覆い、積層構造体を取り囲んでおり、
第２の配線は層間絶縁層上に形成されている構成を例示することができる。
選択用トランジスタは、例えば、周知のＭＩＳ型ＦＥＴやＭＯＳ型ＦＥＴから構成することができる。第１の配線と選択用トランジスタとを電気的に接続する接続孔は、不純物がドーピングされたポリシリコンや、タングステン、Ｔｉ、Ｐｔ、Ｐｄ、Ｃｕ、ＴｉＷ、ＴｉＮＷ、ＷＳｉ2、ＭｏＳｉ2等の高融点金属や金属シリサイドから構成することができ、ＣＶＤ法や、スパッタリング法に例示されるＰＶＤ法に基づき形成することができる。また、下層絶縁層を構成する材料として、酸化シリコン（ＳｉＯ2）、窒化シリコン（ＳｉＮ）、ＳｉＯＮ、ＳＯＧ、ＮＳＧ、ＢＰＳＧ、ＰＳＧ、ＢＳＧあるいはＬＴＯを例示することができる。
実施例１は、本発明の第１の態様に係る不揮発性磁気メモリ装置に関する。実施例１の不揮発性磁気メモリ装置の模式的な一部断面図を図１に示し、積層構造体、第１の配線、第２の配線及び高ヤング率領域の配置状態を模式的に図２に示す。
実施例１の不揮発性磁気メモリ装置は、
（Ａ）磁化容易軸が垂直方向を向いている記録層５３を有する積層構造体５０、
（Ｂ）積層構造体５０の下部に電気的に接続された第１の配線４１、並びに、
（Ｃ）積層構造体５０の上部に電気的に接続された第２の配線４２、
から成る磁気抵抗効果素子を備えている。実施例１〜実施例１１にあっては、磁気抵抗効果素子は、スピン注入による磁化反転を応用したスピン注入型磁気抵抗効果素子から成る。
不揮発性磁気メモリ装置の模式的な一部断面図において、図面の関係上、一点鎖線の上側の「Ａ」の領域と、下側の「Ｂ」の領域では、不揮発性磁気メモリ装置の断面を眺める方向が９０度異なっている。即ち、「Ａ」の領域は、不揮発性磁気メモリ装置の断面を第１の方向から眺めており、「Ｂ」の領域は、不揮発性磁気メモリ装置の断面を第１の方向と直交する方向から眺めている。従って、係る図面では、第２の配線（実施例１〜実施例１１にあっては、ビット線）４２の延びる方向の射影像と、電界効果型トランジスタを構成するゲート電極１２の延びる方向の射影像とは直交しているように図示しているが、実際には、平行である。
そして、実施例１の不揮発性磁気メモリ装置は、更に、積層構造体５０の側面に近接して、記録層５３を構成する材料のヤング率よりも高い値のヤング率を有する高ヤング率領域１７１が配置されている。ここで、高ヤング率領域１７１を配置することによって記録層５３に対して圧縮応力が加わり、記録層５３の垂直磁気異方性が増大される。
実施例１にあっては、高ヤング率領域１７１は、第２の配線４２から延在している。即ち、高ヤング率領域１７１は、第２の配線４２の延在部４３から成る。更には、積層構造体５０は磁化参照層５１を有し、高ヤング率領域１７１を配置することによって記録層５３及び磁化参照層５１に対して圧縮応力が加わり、記録層５３及び磁化参照層５１の垂直磁気異方性が増大される。それ故、記録層５３の垂直磁気異方性が一層増大され、記録層５３の磁化容易軸を一層確実に垂直方向に向かせることができる。
積層構造体５０の立体形状は、加工の容易性、記録層５３における磁化容易軸の方向の均一性を確保するといった観点から、円筒形とされている。また、高ヤング率領域１７１の立体形状は中空の円筒形であり、積層構造体５０を囲んでいる。尚、積層構造体５０の側面と高ヤング率領域１７１との間には、層間絶縁層３０が設けられている。
積層構造体５０の上部と第２の配線４２との間には接続部６２が設けられている。また、積層構造体５０と接続部６２との間には、厚さ約５ｎｍのＴａ層から成るキャップ層６１がスパッタリング法にて形成されている。キャップ層６１は、配線や接続部６２を構成する原子と記録層５３を構成する原子の相互拡散の防止、接触抵抗の低減、及び、記録層５３の酸化防止を担っている。尚、キャップ層として、その他、Ｒｕ層、Ｐｔ層、ＭｇＯ層、Ｒｕ膜／Ｔａ膜の積層構造を挙げることができる。
更には、積層構造体５０の下方（より具体的には、第１の配線４１の下方）に、電界効果型トランジスタから成る選択用トランジスタＴＲが設けられている。そして、第２の配線（ビット線）４２の延びる方向は、電界効果型トランジスタを構成するゲート電極１２の延びる方向と平行である。具体的には、選択用トランジスタＴＲは、素子分離領域１１によって囲まれたシリコン半導体基板１０の部分に形成されており、下層絶縁層２１，２３によって覆われている。そして、一方のソース／ドレイン領域１４Ｂは、タングステンプラグから成る接続孔２２を介して、第１の配線４１に接続されている。また、他方のソース／ドレイン領域１４Ａは、タングステンプラグ１５を介してセンス線１６に接続されている。図中、参照番号１２はゲート電極（所謂ワード線として機能する）を示し、参照番号１３はゲート絶縁膜を示す。後述する実施例２〜実施例１１においても同様である。
図１３の（Ａ）に概念図を示すように、積層構造体５０は、以下の構成、構造を有しており、スパッタリング法にて形成されている。記録層５３においては、スピン偏極電流の流れる方向により、その磁化の方向が、上向き（第２の配線４２に向かう方向）又は下向き（第１の配線４１に向かう方向）に変えられる。
具体的には、実施例１におけるスピン注入型磁気抵抗効果素子は、ＧＭＲ（Giant Magnetoresistance，巨大磁気抵抗）効果を有する積層膜、あるいは、ＴＭＲ効果を有する積層膜から成る磁気抵抗効果積層膜が２つの配線４１，４２で挟まれた構造を有する。即ち、情報を記録する機能を担う記録層（磁化反転層あるいは自由層とも呼ばれる）５３と、磁化方向が固定されており、スピンフィルターとして機能する磁化参照層（固着層とも呼ばれる）５１が、非磁性体膜５２を介して積層された構造を有し、スピン偏極電流は膜面に垂直に流れる（図１３の（Ａ）参照）。記録層５３は、適当な磁気異方性により２以上の複数の磁化方向（例えば、図１３の（Ａ）に垂直方向の矢印にて示す２方向である第１の方向及び第２の方向）を取ることができ、各磁化方向は記録される情報に対応する。記録層５３は、第１の方向及び第２の方向に平行な磁化容易軸を有し、第１の方向及び第２の方向に直交する方向に磁化困難軸を有している。磁化参照層５１は、その磁化方向が固定されている。磁化参照層５１Ａ，５１Ｂを、記録層５３の上下に、非磁性体膜５２Ａ，５２Ｂを介して配置して、スピン注入磁化反転の効率を向上させたダブル・スピンフィルター構造も知られている（図１３の（Ｂ）参照）。非磁性体膜５２，５２Ａ，５２Ｂは、金属材料あるいは絶縁材料から構成されている。スピン注入磁化反転を適用した不揮発性磁気メモリ素子（スピン注入型磁気抵抗効果素子）は、磁気抵抗効果積層膜の上下を配線で挟んだ、２端子スピントランスファー素子構造を有する。ここで、実施例１〜実施例１１にあっては、記録層５３を構成する材料の磁歪定数λの値は正である。また、実施例１〜実施例１１にあっては、積層構造体の構成、構造は、同じとした。
［積層構造体５０］
記録層５３
厚さ約１ｎｍのＣｏＦｅＢ層と厚さ約３ｎｍのＴｂＦｅＣｏ層の積層構造
非磁性体膜（トンネル絶縁膜）５２
厚さ１．０ｎｍのＭｇＯ膜
磁化参照層５１
厚さ約１ｎｍのＣｏＦｅＢ層と厚さ約３０ｎｍのＧｄＦｅＣｏ層の積層構造
第２の配線４２、及び、第２の配線の延在部４３から成る高ヤング率領域１７１は、層間絶縁層３０に設けられた溝部３１にルテニウム（Ｒｕ）が充填されて成る。即ち、高ヤング率領域１７１は、３×１０11Ｐａ以上のヤング率を有する材料から選択されており、しかも、記録層５３や磁化参照層５１に、１×１０8Ｐａ乃至５×１０9Ｐａの圧縮応力を加え得る材料から選択されている。ここで、ＥH−Ｅ0≧１×１０11Ｐａを満足している。また、円盤状の接続部６２は、具体的には、厚さ４０ｎｍのチタン（Ｔｉ）から成り、スパッタリング法にて形成されている。高ヤング率領域１７１のヤング率ＥH、記録層５３のヤング率Ｅ0等の値を、以下の表２に示す。
一方、層間絶縁層３０は、ＣＶＤ法にて成膜されたＳｉＯ2層から構成されている。更には、第１の配線４１は、タンタル（Ｔａ）から成る。後述する実施例２〜実施例１１においても同様である。
［表２］
Figure 0004952725
以下、実施例１の不揮発性磁気メモリ装置の製造方法の概要を説明するが、他の実施例の不揮発性磁気メモリ装置も、基本的には同様の方法で作製することができる。
［工程−１００］
先ず、周知の方法に基づき、シリコン半導体基板１０に素子分離領域１１を形成し、素子分離領域１１によって囲まれたシリコン半導体基板１０の部分に、ゲート酸化膜１３、ゲート電極１２、ソース／ドレイン領域１４Ａ，１４Ｂから成る選択用トランジスタＴＲを形成する。次いで、第１下層絶縁層２１を形成し、ソース／ドレイン領域１４Ａの上方の第１下層絶縁層２１の部分にタングステンプラグ１５を形成し、更には、第１下層絶縁層２１上にセンス線１６を形成する。その後、全面に第２下層絶縁層２３を形成し、ソース／ドレイン領域１４Ｂの上方の下層絶縁層２１，２３の部分にタングステンプラグから成る接続孔２２を形成する。こうして、下層絶縁層２１，２３で覆われた選択用トランジスタＴＲを得ることができる。
［工程−１１０］
その後、スパッタリング法にて、真空中での連続成膜にて、全面に、２層構造の第１の配線４１、積層構造体５０、キャップ層６１、接続部６２を形成する。
［第１の配線４１］
プロセスガス ：アルゴン＝１００ｓｃｃｍ
成膜雰囲気圧力：０．６Ｐａ
ＤＣパワー ：２００Ｗ
［磁化参照層５１］
プロセスガス ：アルゴン＝５０ｓｃｃｍ
成膜雰囲気圧力：０．３Ｐａ
ＤＣパワー ：１００Ｗ
［非磁性体膜５２］
プロセスガス ：アルゴン＝１００ｓｃｃｍ
成膜雰囲気圧力：１．０Ｐａ
ＲＦパワー ：５００Ｗ
［記録層５３］
プロセスガス ：アルゴン＝５０ｓｃｃｍ
成膜雰囲気圧力：０．３Ｐａ
ＤＣパワー ：２００Ｗ
［キャップ層６１］
プロセスガス ：アルゴン＝１００ｓｃｃｍ
成膜雰囲気圧力：０．６Ｐａ
ＤＣパワー ：２００Ｗ
［接続部６２］
プロセスガス ：アルゴン＝３０ｓｃｃｍ
成膜雰囲気圧力：０．７Ｐａ
ＤＣパワー ：１０ｋＷ
［工程−１２０］
その後、得られた第１の配線４１、積層構造体５０、キャップ層６１、接続部６２の上にＳｉＯ2から成るハードマスク層（図示せず）をバイアス高密度プラズマＣＶＤ（ＨＤＰ−ＣＶＤ）法にて形成し、ハードマスク層上にパターニングされたレジスト層を形成して、ドライエッチング法にてハードマスク層をエッチングし、レジスト層をアッシング処理にて除去する。その後、ハードマスク層をエッチング用マスクとして、接続部６２、キャップ層６１及び積層構造体５０を反応性イオンエッチング法（ＲＩＥ法）に基づきエッチングして、図２に点線で模式的な平面図を示すような円筒形の積層構造体５０を設ける。尚、場合によっては、積層構造体５０の内の記録層５３までエッチングを行い、この時点では、非磁性体膜（トンネル絶縁膜）５２及び磁化参照層５１のエッチングを行わなくともよい。また、接続部６２、キャップ層６１及び記録層５３をＲＩＥ法によってパターニングする代わりに、イオンミリング法（イオンビームエッチング法）に基づきパターニングすることもできる。その後、エッチング用マスクを形成して、第１の配線４１のパターニングを行う。非磁性体膜５２及び磁化参照層５１のエッチングを行わなかった場合には、この時点で、非磁性体膜５２及び磁化参照層５１のエッチングを行えばよい。
［工程−１３０］
次いで、全面に、ＣＶＤ法にてＳｉＯ2層から成る層間絶縁層３０を成膜した後、層間絶縁層３０及びハードマスク層を化学的機械的研磨法（ＣＭＰ法）にて平坦化し、接続部６２を露出させる。
［工程−１４０］
その後、フォトリソグラフィ技術及びドライエッチング技術に基づき、この層間絶縁層３０に高ヤング率領域１７１を形成するための溝部３１を設ける。
［工程−１５０］
次いで、周知の方法に基づき、溝部３１内を含む層間絶縁層３０上に第２の配線４２、及び、第２の配線４２の延在部４３から成る高ヤング率領域１７１を形成する。こうして、図１及び図２に示した構造の不揮発性磁気メモリ装置を得ることができる。
実施例１の不揮発性磁気メモリ装置にあっては、積層構造体５０の側面に近接して、記録層５３を構成する材料のヤング率よりも高い値のヤング率を有する高ヤング率領域１７１が配置されている。従って、記録層５３に対して圧縮応力が加わり、記録層５３の垂直磁気異方性が増大される。その結果、ＭＲ特性をより向上させることができ、記録層５３における磁化容易軸をより確実に垂直方向に向かせることができる。
実施例２は、実施例１の変形である。実施例２の不揮発性磁気メモリ装置の模式的な一部断面図を図３に示す。実施例２にあっても、積層構造体５０の側面に近接して、記録層５３を構成する材料のヤング率よりも高い値のヤング率を有する高ヤング率領域２７１が配置されている。但し、実施例１と異なり、実施例２にあっては、積層構造体５０の側面には絶縁膜３２が形成されており、高ヤング率領域２７１は、積層構造体５０の側面に、絶縁膜３２を介して、サイドウオール状に形成されている。
実施例２にあっては、高ヤング率領域２７１は、窒化タングステン（ＷＮ）から成る。一方、第２の配線４２は、チタン（Ｔｉ）から成る。高ヤング率領域２７１のヤング率ＥH等の値を、表２に示す。
実施例２の不揮発性磁気メモリ装置は、実施例１の［工程−１２０］に引き続き、ハードマスク層を除去し、全面にコンフォーマルに絶縁膜３２をＣＶＤ法にて形成し、次いで、絶縁膜３２に平坦化処理を施して接続部６２を露出させた後、全面に、高ヤング率領域構成層を成膜し、高ヤング率領域構成層をエッチバックすることで、高ヤング率領域２７１を、積層構造体５０の側面に、絶縁膜３２を介して、サイドウオール状に形成することができる。その後、全面に、ＣＶＤ法にてＳｉＯ2層から成る層間絶縁層３０を成膜した後、層間絶縁層３０に平坦化処理を施し、接続部６２を露出させる。次いで、周知の方法に基づき、層間絶縁層３０上に第２の配線４２を形成する。こうして、図３に示す構造の不揮発性磁気メモリ装置を得ることができる。
実施例３は、実施例２の変形である。実施例３の不揮発性磁気メモリ装置の模式的な一部断面図を図４に示す。実施例３にあっても、積層構造体５０の側面に近接して、記録層５３を構成する材料のヤング率よりも高い値のヤング率を有する高ヤング率領域３７１が配置されている。但し、実施例２と異なり、実施例３にあっては、積層構造体５０の側面には層間絶縁層３０が形成されており、高ヤング率領域３７１は、積層構造体５０の側面に、層間絶縁層３０を介して形成されている。
実施例３にあっては、高ヤング率領域３７１、第２の配線４２を構成する材料は、実施例２と同様である。
実施例３の不揮発性磁気メモリ装置は、実施例１の［工程−１３０］に引き続き、フォトリソグラフィ技術及びドライエッチング技術に基づき、層間絶縁層３０に高ヤング率領域３７１を形成するための溝部を設ける。次いで、周知の方法に基づき、溝部内を含む層間絶縁層３０上に高ヤング率領域構成層を形成し、係る高ヤング率領域構成層に平坦化処理を施すことで、層間絶縁層３０に高ヤング率領域３７１を形成する。次いで、周知の方法に基づき、層間絶縁層３０上に第２の配線４２を形成する。こうして、図４に示す構造の不揮発性磁気メモリ装置を得ることができる。
実施例４は、本発明の第２の態様に係る不揮発性磁気メモリ装置に関する。実施例４の不揮発性磁気メモリ装置の模式的な一部断面図を図５に示す。
実施例４の不揮発性磁気メモリ装置は、
（Ａ）磁化容易軸が垂直方向を向いている記録層５３を有する積層構造体５０、
（Ｂ）積層構造体５０の下部に電気的に接続された第１の配線４１、並びに、
（Ｃ）積層構造体５０の上部に電気的に接続された第２の配線４２、
から成る磁気抵抗効果素子を備えている。
ここで、積層構造体５０の立体形状は、加工の容易性、記録層５３における磁化容易軸の方向の均一性を確保するといった観点から、円筒形とされている。そして、実施例４の不揮発性磁気メモリ装置は、更に、積層構造体５０の上方に、記録層５３を構成する材料のヤング率Ｅ0よりも低い値のヤング率ＥLを有する低ヤング率領域４８１が配置されている。尚、低ヤング率領域４８１を配置することによって記録層５３において内部応力が発生し、記録層５３の垂直磁気異方性が増大される。更には、実施例４において、積層構造体５０は磁化参照層５１を有し、低ヤング率領域４８１を配置することによって記録層５３及び磁化参照層５１において内部応力が発生し、記録層５３及び磁化参照層５１の垂直磁気異方性が増大される。それ故、記録層５３の垂直磁気異方性が一層増大され、記録層５３の磁化容易軸を一層確実に垂直方向に向かせることができる。
実施例４にあっては、より具体的には、積層構造体５０の上部と第２の配線４２との間に低ヤング率領域４８１が配置されており、積層構造体５０の上部と第２の配線４２との間には接続部６２が設けられている。実施例４にあっては、この接続部６２が低ヤング率領域４８１に相当する。
接続部６２（低ヤング率領域４８１）は、より具体的には、厚さ４０ｎｍのニオブ（Ｎｂ）から成り、スパッタリング法にて形成されている。低ヤング率領域４８１の形状は円盤状である。
また、第２の配線４２は、厚さ約０．１μｍのアルミニウム（Ａｌ）から成り、スパッタリング法にて形成されている。積層構造体５０と接続部６２との間には、実施例１と同様に、厚さ約５ｎｍのＴａ層から成るキャップ層６１がスパッタリング法にて形成されている。また、積層構造体５０の構成、構造、第１の配線４１の構成、構造、層間絶縁層３０の構成は、実施例１と同様である。ここで、Ｅ0−ＥL≧１×１０11Ｐａを満足している。後述する実施例５〜実施例１１においても同様である。低ヤング率領域４８１のヤング率ＥL等の値を、以下の表３に示す。
［表３］
Figure 0004952725
実施例４の不揮発性磁気メモリ装置は、実施例１の［工程−１００］〜［工程−１３０］を実行し、更には、層間絶縁層３０上に第２の配線４２を形成することで得ることができる。
実施例４の不揮発性磁気メモリ装置にあっては、積層構造体５０の上方に、記録層５３を構成する材料のヤング率よりも低い値のヤング率を有する低ヤング率領域４８１が配置されている。従って、記録層５３において内部応力が発生し、記録層５３の垂直磁気異方性が増大される。その結果、記録層５３における磁化容易軸をより確実に垂直方向に向かせることができる。
実施例５は、実施例４の変形である。実施例５の不揮発性磁気メモリ装置の模式的な一部断面図を図６に示す。実施例５にあっては、積層構造体５０の下方に、記録層５３を構成する材料のヤング率よりも低い値のヤング率を有する低ヤング率領域５８１が配置されている。具体的には、積層構造体５０の下部と第１の配線４１との間に低ヤング率領域５８１が配置されている。より具体的には、積層構造体５０の下部と第１の配線４１との間には接続部６３が設けられており、係る接続部６３が低ヤング率領域５８１に相当する。円盤状の接続部６３（低ヤング率領域５８１）は、具体的には、厚さ４０ｎｍのニオブ（Ｎｂ）から成り、スパッタリング法にて形成されている。尚、接続部６２は、具体的には、厚さ４０ｎｍのチタン（Ｔｉ）から成り、スパッタリング法にて形成されている。低ヤング率領域５８１のヤング率ＥL等の値を、表３に示す。以上の点を除き、実施例５の不揮発性磁気メモリ装置の構成、構造は、実施例４の不揮発性磁気メモリ装置の構成、構造と同様とすることができるので、詳細な説明は省略する。
実施例６は、実施例４及び実施例５の変形である。実施例６の不揮発性磁気メモリ装置の模式的な一部断面図を図７に示す。実施例６にあっては、積層構造体５０の下方に、記録層５３を構成する材料のヤング率よりも低い値のヤング率を有する第１の低ヤング率領域６８１（接続部６３）が配置されている。また、積層構造体５０の上方に、記録層５３を構成する材料のヤング率よりも低い値のヤング率を有する第２の低ヤング率領域６８２（接続部６２）が配置されている。第１の低ヤング率領域６８１の構成、構造、第１の配線４１の構成、構造は、実施例５と同様とすることができる。また、第２の低ヤング率領域６８２の構成、構造、第２の配線４２の構成、構造は、実施例４と同様とすることができる。以上の点を除き、実施例６の不揮発性磁気メモリ装置の構成、構造は、実施例４及び実施例５の不揮発性磁気メモリ装置の構成、構造と同様とすることができるので、詳細な説明は省略する。
実施例７も、実施例４の変形である。実施例７の不揮発性磁気メモリ装置の模式的な一部断面図を図８に示す。実施例７にあっては、積層構造体５０の近傍において、第２の配線４２と低ヤング率領域７８１とは積層構造を有する。実施例７において、低ヤング率領域７８１は、具体的には、実施例４の低ヤング率領域４８１と同様の材料から成る。また、接続部６２は、実施例５の接続部６２と同様の材料から成る。以上の点を除き、実施例７の不揮発性磁気メモリ装置の構成、構造は、実施例４の不揮発性磁気メモリ装置の構成、構造と同様とすることができるので、詳細な説明は省略する。
実施例８は、実施例５の変形である。実施例８の不揮発性磁気メモリ装置の模式的な一部断面図を図９に示す。実施例８にあっては、積層構造体５０の近傍において、第１の配線４１と低ヤング率領域８８１とは積層構造を有する。実施例８にあっては、低ヤング率領域８８１は、具体的には、実施例５の低ヤング率領域５８１と同様の材料から成る。また、接続部６２は、実施例５の接続部６２と同様の材料から成る。以上の点を除き、実施例８の不揮発性磁気メモリ装置の構成、構造は、実施例５の不揮発性磁気メモリ装置の構成、構造と同様とすることができるので、詳細な説明は省略する。
実施例９は、実施例６の変形である。実施例９の不揮発性磁気メモリ装置の模式的な一部断面図を図１０に示す。実施例９にあっては、積層構造体５０の近傍において、第１の配線４１と第１の低ヤング率領域９８１とは積層構造を有する。また、第２の配線４２と第２の低ヤング率領域９８２とは積層構造を有する。第１の低ヤング率領域９８１の構成、構造、第１の配線４１の構成、構造は、実施例８と同様とすることができる。また、第２の低ヤング率領域９８２の構成、構造、第２の配線４２の構成、構造は、実施例７と同様とすることができる。以上の点を除き、実施例９の不揮発性磁気メモリ装置の構成、構造は、実施例６の不揮発性磁気メモリ装置の構成、構造と同様とすることができるので、詳細な説明は省略する。
実施例１０は、実施例４の変形である。実施例１０の不揮発性磁気メモリ装置の模式的な一部断面図を図１１に示す。実施例１０にあっては、積層構造体５０の下部の下方に第１の配線４１を挟んで第１の低ヤング率領域１０８１が配置され、且つ、積層構造体５０の上部の上方に第２の配線４２を挟んで第２の低ヤング率領域１０８２が配置されている。
実施例１０にあっては、第１の低ヤング率領域１０８１は、具体的には、厚さ４０ｎｍのチタン（Ｔｉ）から成り、スパッタリング法にて形成されている。一方、第２の低ヤング率領域１０８２は、具体的には、厚さ４０ｎｍのニオブ（Ｎｂ）から成り、スパッタリング法にて形成されている。低ヤング率領域１０８１，１０８２のヤング率ＥL等の値を、表３に示す。以上の点を除き、実施例１０の不揮発性磁気メモリ装置の構成、構造は、実施例４の不揮発性磁気メモリ装置の構成、構造と同様とすることができるので、詳細な説明は省略する。尚、実施例１０にあっては、電界を印加すると変形する逆圧電効果を有する材料から第１の低ヤング率領域１０８１、第２の低ヤング率領域１０８２を構成してもよい。
実施例１１も実施例４の変形であるが、第２Ａの構成の不揮発性磁気メモリ装置に関し、より具体的には、実施例４と実施例３の組合せに関する。実施例１１の不揮発性磁気メモリ装置の模式的な一部断面図を図１２に示す。実施例１１にあっては、低ヤング率領域１１８１（実施例４の低ヤング率領域４８１と同じ構成、構造を有する）に加え、高ヤング率領域１１７１（実施例３の高ヤング率領域３７１と同じ構成、構造を有する）を備えている。即ち、積層構造体５０の側面に近接して、記録層５３を構成する材料のヤング率よりも高い値のヤング率を有する高ヤング率領域１１７１が更に配置されている。以上の点を除き、実施例１１の不揮発性磁気メモリ装置の構成、構造は、実施例４及び実施例３の不揮発性磁気メモリ装置の構成、構造と同様とすることができるので、詳細な説明は省略する。
尚、実施例１にて説明した不揮発性磁気メモリ装置の構成、構造と、実施例４〜実施例１０にて説明した不揮発性磁気メモリ装置の構成、構造とを組合せてもよい。また、実施例２にて説明した不揮発性磁気メモリ装置の構成、構造と、実施例４〜実施例１０にて説明した不揮発性磁気メモリ装置の構成、構造とを組合せてもよい。更には、実施例３にて説明した不揮発性磁気メモリ装置の構成、構造と、実施例５〜実施例１０にて説明した不揮発性磁気メモリ装置の構成、構造とを組合せてもよい。
以上、本発明を好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定されるものではない。実施例において説明した各種の積層構造、使用した材料等は例示であり、適宜、変更することができる。各実施例においては、記録層が積層構造体の最上層に位置する構造を有するスピン注入型磁気抵抗効果素子を説明したが、各層の積層順序を逆とし、記録層が最下層に位置する構造を有するスピン注入型磁気抵抗効果素子とすることもできる。また、積層構造体を構成する磁化参照層５１、非磁性体膜５２及び記録層５３を同じ形状、大きさとするのではなく、磁化参照層５１及び非磁性体膜５２を第１の配線４１上に延在させてもよい。接続孔２２と第１の配線４１の配置状態も例示であり、適宜、変更することができる。また、場合によっては、第１の配線や第２の配線が低ヤング率領域を兼ねる構成、構造とすることもできる。一方、高ヤング率領域を絶縁材料から構成することもできる。
磁化参照層５１と非磁性体膜５２との間に高分極率層を設けてもよいし、記録層５３と非磁性体膜５２との間に高分極率層を設けてもよい。高分極率層は、例えば、Ｆｅ、Ｃｏ及びＮｉから成る群から選択された少なくとも１種類の元素を含む磁性金属層から成る。磁化参照層５１と非磁性体膜５２との間に設けられた高分極率層は、磁化参照層５１と交換結合する。一方、記録層５３と非磁性体膜５２との間に設けられた高分極率層は、記録層５３と交換結合する。このように高分極率層を設けることで、磁気抵抗比を上昇させることができる。尚、通常、高分極率層は単層では面内磁化となるため、垂直磁化の安定性を損なわないように、磁化参照層５１や記録層５３との磁気的な膜厚比を調整する必要がある。
ＴＲ・・・選択用トランジスタ、１０・・・半導体基板、１１・・・素子分離領域、１２・・・ゲート電極、１３・・・ゲート絶縁膜、１４Ａ，１４Ｂ・・・ソース／ドレイン領域、１５・・・コンタクトホール、１６・・・センス線、２１，２３・・・下層絶縁層、２２・・・接続孔、３０・・・層間絶縁層、３１・・・溝部、３２・・・絶縁膜、４１・・・第１の配線、４２・・・第２の配線、４３・・・第２の配線の延在部、５０・・・積層構造体、５１，５１Ａ，５１Ｂ・・・磁化参照層、５２，５２Ａ，５２Ｂ・・・非磁性体膜（トンネル絶縁膜）、５３・・・記録層、６１・・・キャップ層、６２，６３・・・接続部、１７１，２７１，３７１・・・高ヤング率領域、４８１，５８１，６８１，７８１，８８１，９８１，１０８１，１１８１，６８２，９８２，１０８２・・・低ヤング率領域

Claims (5)

  1. （Ａ）磁化容易軸が垂直方向を向いている記録層を有する積層構造体、
    （Ｂ）積層構造体の下部に電気的に接続された第１の配線、並びに、
    （Ｃ）積層構造体の上部に電気的に接続された第２の配線、
    から成る磁気抵抗効果素子を備えており、
    記録層を構成する材料のヤング率よりも高い値のヤング率を有する高ヤング率領域が、絶縁材料層あるいは絶縁膜を介して、積層構造体を囲んで配置されており、
    積層構造体は、磁化参照層を更に有し、
    高ヤング率領域を配置することによって記録層及び磁化参照層に対して圧縮応力が加わり、記録層及び磁化参照層の垂直磁気異方性が増大される不揮発性磁気メモリ装置。
  2. 高ヤング率領域は、第２の配線から延在している請求項１に記載の不揮発性磁気メモリ装置。
  3. 高ヤング率領域のヤング率をＥH、記録層を構成する材料の有するヤング率をＥ0としたとき、
    ＥH−Ｅ0≧１×１０11Ｐａ
    を満足する請求項１又は請求項２に記載の不揮発性磁気メモリ装置。
  4. 高ヤング率領域は、イリジウム（Ｉｒ）、レニウム（Ｒｅ）、ロジウム（Ｒｈ）、ルテニウム（Ｒｕ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、窒化チタン（ＴｉＮ）、硼素化チタン（ＴｉＢ2）、硼化ジルコニウム（ＺｒＢ2）、窒化ジルコニウム（ＺｒＮ）、硼化バナジウム（ＶＢ2）、硼化ニオブ（ＮｂＢ2）、硼化タンタル（ＴａＢ2）、硼化クロム（ＣｒＢ2）、硼化モリブデン（Ｍｏ2Ｂ5）、硼化タングステン（Ｗ2Ｂ5）、炭化ニオブ（ＮｂＣ）、炭化タンタル（ＴａＣ）、炭化タングステン（ＷＣ）から成る群から選択された少なくとも１種類の材料から成る請求項３に記載の不揮発性磁気メモリ装置。
  5. 磁気抵抗効果素子はスピン注入型磁気抵抗効果素子から成ることを特徴とする請求項１乃至請求項４のいずれか１項に記載の不揮発性磁気メモリ装置。
JP2009005876A 2009-01-14 2009-01-14 不揮発性磁気メモリ装置 Expired - Fee Related JP4952725B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2009005876A JP4952725B2 (ja) 2009-01-14 2009-01-14 不揮発性磁気メモリ装置
US12/683,115 US8659102B2 (en) 2009-01-14 2010-01-06 Nonvolatile magnetic memory device
CN201010004028.4A CN101783166B (zh) 2009-01-14 2010-01-14 非易失性磁存储装置
US14/158,326 US9508919B2 (en) 2009-01-14 2014-01-17 Nonvolatile magnetic memory device
US15/338,783 US10128432B2 (en) 2009-01-14 2016-10-31 Nonvolatile magnetic memory device
US16/156,397 US10886456B2 (en) 2009-01-14 2018-10-10 Nonvolatile magnetic memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009005876A JP4952725B2 (ja) 2009-01-14 2009-01-14 不揮発性磁気メモリ装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011187398A Division JP5327293B2 (ja) 2011-08-30 2011-08-30 不揮発性磁気メモリ装置

Publications (2)

Publication Number Publication Date
JP2010165790A JP2010165790A (ja) 2010-07-29
JP4952725B2 true JP4952725B2 (ja) 2012-06-13

Family

ID=42318455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009005876A Expired - Fee Related JP4952725B2 (ja) 2009-01-14 2009-01-14 不揮発性磁気メモリ装置

Country Status (3)

Country Link
US (4) US8659102B2 (ja)
JP (1) JP4952725B2 (ja)
CN (1) CN101783166B (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4952725B2 (ja) * 2009-01-14 2012-06-13 ソニー株式会社 不揮発性磁気メモリ装置
JP5786341B2 (ja) * 2010-09-06 2015-09-30 ソニー株式会社 記憶素子、メモリ装置
JP2012059906A (ja) 2010-09-09 2012-03-22 Sony Corp 記憶素子、メモリ装置
JP2012204432A (ja) * 2011-03-24 2012-10-22 Toshiba Corp 磁気ランダムアクセスメモリ及びその製造方法
JP2013008868A (ja) 2011-06-24 2013-01-10 Toshiba Corp 半導体記憶装置
KR20130017267A (ko) * 2011-08-10 2013-02-20 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US8704320B2 (en) 2011-09-12 2014-04-22 Qualcomm Incorporated Strain induced reduction of switching current in spin-transfer torque switching devices
US9007818B2 (en) * 2012-03-22 2015-04-14 Micron Technology, Inc. Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication
US8923038B2 (en) 2012-06-19 2014-12-30 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US9054030B2 (en) 2012-06-19 2015-06-09 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
JP6155673B2 (ja) * 2013-02-05 2017-07-05 富士通セミコンダクター株式会社 磁気抵抗素子とその製造方法、および磁気記憶装置
US9379315B2 (en) 2013-03-12 2016-06-28 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, and memory systems
US9196335B2 (en) * 2013-03-14 2015-11-24 Kabushiki Kaisha Toshiba Magnetic memory
US9368714B2 (en) 2013-07-01 2016-06-14 Micron Technology, Inc. Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems
US9466787B2 (en) 2013-07-23 2016-10-11 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems
US20150069554A1 (en) * 2013-09-06 2015-03-12 Masahiko Nakayama Magnetic memory and method of manufacturing the same
US9105572B2 (en) * 2013-09-09 2015-08-11 Hiroyuki Kanaya Magnetic memory and manufacturing method thereof
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US9613852B2 (en) 2014-03-21 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method making the same
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9269888B2 (en) 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US9385307B2 (en) 2014-10-01 2016-07-05 Kabushiki Kaisha Toshiba Magnetoresistive element and method of manufacturing the same
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
US9735347B2 (en) 2015-09-02 2017-08-15 Kabushiki Kaisha Toshiba Magnetic memory device and method of manufacturing the same
CN105633110B (zh) * 2015-09-22 2019-03-08 上海磁宇信息科技有限公司 一种平面型stt-mram记忆单元及其读写方法
CN107924992B (zh) * 2015-09-25 2023-04-07 英特尔公司 应变垂直磁隧道结器件
US9666215B2 (en) 2015-10-28 2017-05-30 International Business Machines Corporation Termination layer-compensated tunneling magnetoresistance in ferrimagnetic Heusler compounds with high perpendicular magnetic anisotropy
US10454021B2 (en) 2016-01-29 2019-10-22 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of manufacturing the same
JP2017157662A (ja) * 2016-03-01 2017-09-07 ソニー株式会社 磁気抵抗素子及び電子デバイス
CN108886092A (zh) * 2016-03-30 2018-11-23 英特尔公司 用于垂直磁隧道结(pMTJ)的应变工程的方式以及所得到的结构
JP2018056392A (ja) * 2016-09-29 2018-04-05 Tdk株式会社 磁気抵抗効果デバイス
KR101825318B1 (ko) * 2017-01-03 2018-02-05 고려대학교 산학협력단 스핀필터 구조체를 포함하는 자기 터널 접합 소자
JP2019047119A (ja) * 2017-09-04 2019-03-22 Tdk株式会社 磁気抵抗効果素子、磁気メモリ、および磁気デバイス
JP2019057636A (ja) * 2017-09-21 2019-04-11 東芝メモリ株式会社 磁気記憶装置
JP6540786B1 (ja) * 2017-12-28 2019-07-10 Tdk株式会社 スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ
CN108546842B (zh) * 2018-03-27 2020-07-28 西安理工大学 一种AgTiB2触头材料及其制备方法
KR102513079B1 (ko) * 2018-06-26 2023-03-23 삼성전자주식회사 스트레스-유발 층을 갖는 반도체 소자 및 그 형성 방법
US11374170B2 (en) * 2018-09-25 2022-06-28 Applied Materials, Inc. Methods to form top contact to a magnetic tunnel junction
CN116615089A (zh) * 2023-07-06 2023-08-18 苏州凌存科技有限公司 一种半导体器件及其制备方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5901018A (en) * 1997-10-24 1999-05-04 International Business Machines Corporation Magnetic tunnel junction magnetoresistive read head with sensing layer as rear flux guide
JP3227128B2 (ja) * 1998-06-30 2001-11-12 アルプス電気株式会社 薄膜導体層及び前記薄膜導体層を用いた磁気抵抗効果素子並びに薄膜導体層の製造方法
JP2003017782A (ja) 2001-07-04 2003-01-17 Rikogaku Shinkokai キャリヤスピン注入磁化反転型磁気抵抗効果膜と該膜を用いた不揮発性メモリー素子及び該素子を用いたメモリー装置
US7330339B2 (en) * 2003-07-25 2008-02-12 Hitachi Global Storage Technologies Netherlands B.V. Structure providing enhanced self-pinning for CPP GMR and tunnel valve heads
US7282755B2 (en) * 2003-11-14 2007-10-16 Grandis, Inc. Stress assisted current driven switching for magnetic memory applications
US7463459B2 (en) * 2004-02-18 2008-12-09 Hitachi Global Storage Technologies Netherlands B.V. Self-pinned read sensor design with enhanced lead stabilizing mechanism
US6992359B2 (en) 2004-02-26 2006-01-31 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
JP4164685B2 (ja) * 2004-07-06 2008-10-15 セイコーエプソン株式会社 光素子及びその製造方法
US7268982B2 (en) * 2004-10-21 2007-09-11 Hitachi Global Storage Technologies Netherlands B.V. Current perpendicular to plane (CPP) GMR structure having vanadium doped, AP coupled, multi-layered pinned structure
WO2006054588A1 (ja) * 2004-11-16 2006-05-26 Nec Corporation 磁気メモリ及び，その製造方法
JP2006156608A (ja) * 2004-11-29 2006-06-15 Hitachi Ltd 磁気メモリおよびその製造方法
JP2006165327A (ja) * 2004-12-08 2006-06-22 Toshiba Corp 磁気ランダムアクセスメモリ
DE102005009390B3 (de) * 2005-03-01 2006-10-26 Infineon Technologies Ag Kraftsensor, Verfahren zur Ermittlung einer auf einen Kraftsensor wirkenden Kraft mittels eines Mehrschichtsystems aus magnetischen Schichten
US7363699B2 (en) * 2005-03-31 2008-04-29 Hitachi Global Storage Technologies Netherlands B. V. Method for manufacturing a magnetic read sensor employing oblique etched underlayers for inducing uniaxial magnetic anisotropy in hard magnetic bias layers
US7902008B2 (en) * 2005-08-03 2011-03-08 Globalfoundries Inc. Methods for fabricating a stressed MOS device
JP4991155B2 (ja) * 2006-01-19 2012-08-01 株式会社東芝 半導体記憶装置
JP4835614B2 (ja) * 2008-03-05 2011-12-14 ソニー株式会社 不揮発性磁気メモリ装置
US8803263B2 (en) * 2008-09-03 2014-08-12 Fuji Electric Co., Ltd. Magnetic memory element and storage device using the same
JP4952725B2 (ja) * 2009-01-14 2012-06-13 ソニー株式会社 不揮発性磁気メモリ装置
JP2013041912A (ja) * 2011-08-12 2013-02-28 Toshiba Corp 磁気ランダムアクセスメモリ

Also Published As

Publication number Publication date
US8659102B2 (en) 2014-02-25
CN101783166B (zh) 2014-04-30
US10886456B2 (en) 2021-01-05
US10128432B2 (en) 2018-11-13
JP2010165790A (ja) 2010-07-29
US9508919B2 (en) 2016-11-29
US20140131822A1 (en) 2014-05-15
CN101783166A (zh) 2010-07-21
US20100176472A1 (en) 2010-07-15
US20190051817A1 (en) 2019-02-14
US20170047508A1 (en) 2017-02-16

Similar Documents

Publication Publication Date Title
JP4952725B2 (ja) 不揮発性磁気メモリ装置
JP3824600B2 (ja) 磁気抵抗効果素子および磁気メモリ
JP5433284B2 (ja) Ｍｔｊ素子およびその形成方法、ｓｔｔ−ｒａｍの製造方法
JP3863484B2 (ja) 磁気抵抗効果素子および磁気メモリ
JP4835614B2 (ja) 不揮発性磁気メモリ装置
JP4080982B2 (ja) 磁気メモリ
WO2017149874A1 (ja) 磁気抵抗素子及び電子デバイス
KR102306333B1 (ko) 불휘발성 메모리 셀, 메모리 셀 유닛 및 정보 기입 방법 및, 전자 기기
JP2011054873A (ja) 不揮発性メモリ素子の製造方法
US8592928B2 (en) Magnetic random access memory and method of manufacturing the same
JP2009094104A (ja) 磁気抵抗素子
JP2006269530A (ja) 磁気抵抗効果素子および磁気メモリ
JP2007273493A (ja) 磁気メモリ装置及びその製造方法
WO2017169147A1 (ja) 不揮発性メモリ素子および不揮発性メモリ素子の製造方法
JP2006278645A (ja) 磁気メモリ装置
JP4264533B2 (ja) 不揮発性磁気メモリ装置及びその製造方法
JP2010016148A (ja) 磁気抵抗効果素子及びその製造方法
JP5277629B2 (ja) 磁気抵抗効果を有するメモリ素子及びその製造方法、並びに、不揮発性磁気メモリ装置
JP5327293B2 (ja) 不揮発性磁気メモリ装置
JP2009290050A (ja) 磁気抵抗効果素子及びその製造方法
JP5087067B2 (ja) 磁気抵抗効果素子および磁気メモリ
JP2007266301A (ja) 磁気記憶装置及びその動作方法
JP2006059869A (ja) トグルモード書込型不揮発性磁気メモリ装置
JP2005340715A (ja) 磁気メモリ装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110830

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120227

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees