JP2007266301A - 磁気記憶装置及びその動作方法 - Google Patents
磁気記憶装置及びその動作方法 Download PDFInfo
- Publication number
- JP2007266301A JP2007266301A JP2006089272A JP2006089272A JP2007266301A JP 2007266301 A JP2007266301 A JP 2007266301A JP 2006089272 A JP2006089272 A JP 2006089272A JP 2006089272 A JP2006089272 A JP 2006089272A JP 2007266301 A JP2007266301 A JP 2007266301A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- magnetic
- magnetization
- storage device
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
【課題】磁気記憶装置及びその動作方法に関し、スピン注入磁化反転方式MRAM(STS−MRAM)で大容量(Gbit超)MRAMを得る為、臨界電流密度JC の低減、出力電圧の向上及び誤動作防止の両立を実現しようとする。
【解決手段】1層以上の強磁性層と非磁性層で構成された磁化自由層4C及び積層フェリピン構造の磁化固定層4Aの間にGMR型の場合は非磁性金属層4Bが介在し且つ磁化自由層4C近傍に発熱層4Eが設けられてなる磁気抵抗効果素子を備えて動作させることが基本になっている。
【選択図】 図1
【解決手段】1層以上の強磁性層と非磁性層で構成された磁化自由層4C及び積層フェリピン構造の磁化固定層4Aの間にGMR型の場合は非磁性金属層4Bが介在し且つ磁化自由層4C近傍に発熱層4Eが設けられてなる磁気抵抗効果素子を備えて動作させることが基本になっている。
【選択図】 図1
Description
本発明は、書き込み時には臨界電流密度Jcが低く、従って、書き込みが容易であり、また、読み出し時には低電流で読み出しを行なう磁気ランダムアクセスメモリ装置(magnetic random access memory:MRAM)として動作する磁気記憶装置及びその動作方法に関する。
MRAMは、磁性体のスピンの方向によって抵抗値が変化することを利用したメモリ装置であり、メモリ素子としてはGMR(giant magneto resistive)やTMR(tunneling magneto resistive)などの磁気抵抗素子を使用するが、大きな抵抗変化が要求される為、主にTMRが用いられている。
図11は従来のMRAMを表す要部斜面図、また、図12は従来のMRAMを表す要部切断側面図であり、図に於いて、1は基板、2は書き込みワード線、3はビット線、4は磁気抵抗効果素子(GMR型、又は、TMR型)、4Aは固定磁化層(ピンド層)、4Bは非磁性金属膜(或いは、トンネル酸化膜)、4Cは自由磁化層(フリー層)、5は読み出しワード線、6はソース/ドレイン領域、7は層間絶縁膜、8Aはコンタクトプラグ、10は下部電極、11は層間絶縁膜、13はキャップ層をそれぞれ示し、また、矢印21及び22は電流の方向を、矢印23及び24は磁界の方向をそれぞれ示している。
図11及び図12に見られるように、MRAMは、磁気抵抗効果素子4、及び、磁気抵抗効果素子4の上下に配置されて直交するビット線3及び書き込みワード線2を備えた構成になっている(例えば、特許文献1を参照)。
データ読み出しに於いては、磁気抵抗効果素子4の抵抗変化を読み取ることで“1”、“0”の判定を行なっている。そして、データ書き込みに於いては、ビット線3と書込みワード線2によって生じる電流磁界により、フリー層4Aの磁化方向を反転することで行われる。
MRAMでは、電流磁界に依る書込み方式が主流であるが、ギガビットを越えるような大容量化に対処する為、磁気抵抗効果素子4を200nm以下に縮小した場合には、フリー層4Cの磁化反転磁界Hcが増加するため、書込み不良が発生したり、書込み電流が増加して消費電力が増大する旨の問題を生じる。そして、このように、書き込み電流が著しく増加することで、書き込みが困難になる旨を予測する向きもある(例えば、非特許文献1を参照)。
また、図12に見られるように、トランジスタを接続した構造のMRAMでは、ビット線3、読み出しワード線5の他に書き込みワード線2が必要であり、デバイス構造が複雑になる旨の問題もある。
前記したような背景から、大容量MRAMでは、スピン注入磁化反転素子(STS:spintransfer torque switching)が有利であることが知られている。
STSは、GMR型磁気抵抗効果素子やTMR型磁気抵抗効果素子と同様に2つの強磁性層(FM1、FM2)間に絶縁層又は非磁性金属層(N)を挟んだ構造の素子であり、注入スピン電子のトルク伝達に依って磁化方向が反転する効果を利用するものであり(例えば、非特許文献1を参照。)、電流制御(印加方向、印加電流値)に依ってフリー層の磁化反転を誘発し、記憶状態を書き換えることができるのである。
STS−MRAMは、素子サイズが減少しフリー層の磁化反転磁界Hcが増加しても、体積減少効果により反転電流が減少する為、大容量化には有利である(例えば、非特許文献1を参照)。
更にまた、書き込みワード線2が不要になるから、DRAMと同様なデバイス構造(要すれば、本発明の実施例である図2を参照。)となり、製造工程は単純化され、製造コストの削減が可能になる。
前掲の非特許文献1が開示するところに依れば、スピン注入磁化反転方式MRAM(STS−MRAM)に於いて、大容量(Gbit超)MRAMを実現する為の目標値は、セル面積:0.1μm2 、RA(接合抵抗×面積):50〜60Ωμm2 、MR比(磁気抵抗変化率)>30%、書込み電流IC <0.1mAと試算されている。
IC <0.1mAとなる臨界電流密度JC は約1×106 A/cm2 以下となるが、研究レベルでの臨界電流密度JC は、0.5〜4×107 A/cm2 (例えば、非特許文献1及び2を参照。)であり、より低電流化することが必要である。
STS−MRAMに於けるメモリ動作を説明すると、データ書込み時には、書込み電流パルスIW >書き込み電流IC の状態でフリー層の磁化方向を制御し、データ読み出し時には、読み出し電流パルスIr <書き込み電流IC の状態で、磁気抵抗素子抵抗の出力電圧変化(抵抗変化)を読み出している。
このため、読み出し時の書込み誤動作を防止するには、書き込み電流パルスIW に対して、読み出し電流パルスIr が小さいことが望ましい(Ir <1/2IW )。読み出し電流パルスIr が小さいと、出力電圧変化も減少するため、読み出し出力電圧と誤動作とはトレードオフの関係となる。また、読み出し電流パルスIr の幅が長い場合には、ジュール熱による発熱で磁化反転が生じやすくなる。言い換えると、高速のメモリ動作を想定して、パルス幅を短くすると臨界電流密度JC が増加(本来の臨界電流密度JC となる)することで、スイッチングが困難となる課題もある(例えば、非特許文献3を参照。)。
前記説明した種々な従来の技術の他、磁化自由層の磁化反転を容易にするべく、複数の磁気抵抗効果素子アレイに、シート状の抵抗加熱層を設けることも検討されている。例えば、書込み動作時に抵抗加熱で磁気抵抗効果素子全体を加熱し、磁化自由層の保磁力Hcを低下させ、電流磁界書込みを容易にする方法が知られている(例えば、特許文献3を参照。)。
特許文献3に見られる発明に於いては、シート状の抵抗加熱層を磁気抵抗効果素子とは別に配置することが必要であり、従って、製造工程が複雑になる旨の問題、また、磁気抵抗効果素子全体を加熱するため、磁化固定層の磁化方向が反転してしまう誤動作、配線も加熱されるため、配線寿命が早まるといった問題、消費電力が大きくなるといった問題が生じるので、種々な面で効率の良い方法とは言えない。
特開平11−317071号公報
特開平15−158766号公報
特開2000−285668号公報
屋上公二郎、鈴木義茂"スピン注入磁化反転の研究動向"日本応用磁気学会Vol.28 No.9,2004
G.D.Fuchs,Applied physics letters Vol.85 No.7,2004
屋上公二郎、Applied physics letters Vol.85 No.23,5634,2004
本発明では、スピン注入磁化反転方式MRAM(STS−MRAM)で大容量(Gbit超)MRAMを得る為、臨界電流密度JC の低減、出力電圧の向上及び誤動作防止の両立を実現しようとする。
本発明に依る磁気記憶装置及びその動作方法では、1層以上の強磁性層と非磁性層で構成された磁化自由層及び積層フェリピン構造の磁化固定層の間に絶縁層(TMR型)或いは非磁性層(GMR型)が介在し且つ磁化自由層近傍に発熱層が設けられてなる磁気抵抗効果素子を備えてなることが基本になっている。
前記手段を採ることに依り、書込み時(write−mode)に於いては、発熱層を発熱させる為のパルス(stress−pulse)、或いは、書き込みパルス(write−pulse)の何れか一方、或いは、その両方を印加することで磁気抵抗効果素子の臨界電流密度JC を低下させることができるので、書き込みが容易になると共に書き込み電流は低減される。また、読み出し時(read−mode)に於いては、発熱が少ない低電流で読み出しを行なうことで、高い臨界電流密度JC が維持され、読み出し電流印加時に磁化反転が生じることはなくなり、読み出しエラー発生が抑止されて信頼性は向上する。
(1)
本発明の磁気記憶装置及びその動作方法に於いては、磁気抵抗効果素子が1層以上の強磁性層と、非磁性層で構成される磁化自由層と、積層フェリピン構造(SAF:Synthetic anti ferro magnet)の磁化固定層とを備え、また、磁化固定層と磁化自由層の間には、TMR型では絶縁層を、そして、GMR型では非磁性層をそれぞれ介在させてあり、そして、磁化自由層近傍に発熱層を配設し、磁化自由層と発熱層は、非磁性の熱伝導率の高い金属層で接続し、印加電流によって生じた熱を効率良く磁化自由層に伝導する構成を採っている。
本発明の磁気記憶装置及びその動作方法に於いては、磁気抵抗効果素子が1層以上の強磁性層と、非磁性層で構成される磁化自由層と、積層フェリピン構造(SAF:Synthetic anti ferro magnet)の磁化固定層とを備え、また、磁化固定層と磁化自由層の間には、TMR型では絶縁層を、そして、GMR型では非磁性層をそれぞれ介在させてあり、そして、磁化自由層近傍に発熱層を配設し、磁化自由層と発熱層は、非磁性の熱伝導率の高い金属層で接続し、印加電流によって生じた熱を効率良く磁化自由層に伝導する構成を採っている。
また、発熱層とビット線とを低熱伝導率の金属層で接続することで、発熱を配線部に伝導しない構成にすることで、配線の耐久性を確保するようにしている。
この構成に於いては、磁化自由層のみを加熱するようにしているから、TMR素子全体を加熱する構成と比較し、磁化固定層の磁化方向が反転する誤動作は発生し難くなり、配線寿命が短縮されることはなく、消費電力の増加もない。
(2)
臨界電流密度JC は下記の式1(例えば、非特許文献3を参照。)に従うので、パルス幅が短くなるにつれて臨界電流密度Jcは増加するが、温度Tを増加させることで、臨界電流密度Jcを低く設定することができる(例えば、以下に説明する図4を参照。)。
臨界電流密度JC は下記の式1(例えば、非特許文献3を参照。)に従うので、パルス幅が短くなるにつれて臨界電流密度Jcは増加するが、温度Tを増加させることで、臨界電流密度Jcを低く設定することができる(例えば、以下に説明する図4を参照。)。
そこで、データ書込み、読み出しにおいて、上記現象を利用する。その概要を、図3をもって説明する。図3には、図3−a書き込み時(write−mode)及び、図3−c読み出し時(read−mode)における電流パルスシーケンスと、R−I特性、図3−b、図3−dを示している。
書き込み時(write−mode)には、発熱層に於ける発熱を促す為のストレス電流パルス印加後に、書込み電流パルスを印加する書き込み方式を行なう。すなわち、ストレス電流パルスによって磁化自由層近傍の温度を上昇させ、磁化自由層に於ける磁化反転磁界HC 、及び書き込み電流IC (=JC *A)を低下させて書込みを容易にする(図3−b)。尚、書込み電流パルスで十分発熱が行われる設定では、ストレス電流パルスを使用しなくても良い(書き込みパルス単独)。
データ読み出し時(read−mode)には、発熱が生じない低電流の読み出し電流パルス(Ir<Ic)にて読み出しを行なう(図3−c)が、素子部が加熱されていないため、書込み時に対してIcが大きくなっており、読み出しエラーを防止できることになる(図3−d)。
(3)
上記の本発明に依るSTS−MRAMによれば、ジュール熱を積極的に利用することで臨界電流密度JC を低下させて書き込みを容易にし、かつ、読み出し時には、素子部が加熱されない低電流動作により、読み出し時の書換えエラー防止が実現され、信頼性が向上する。
上記の本発明に依るSTS−MRAMによれば、ジュール熱を積極的に利用することで臨界電流密度JC を低下させて書き込みを容易にし、かつ、読み出し時には、素子部が加熱されない低電流動作により、読み出し時の書換えエラー防止が実現され、信頼性が向上する。
図4は式1により算出された磁気抵抗効果素子に於ける臨界電流密度JC が加熱に依って低減されることを明らかにするデータを表す線図であり、縦軸にはJC を、横軸には規格化された電流パルス幅1n (τ/τ0 )をそれぞれ採ってある。図からすると、臨界電流密度JC は、温度が300Kから700Kに上昇した場合、破線矢印で示してあるように低減されることが看取される。
図1は本発明の磁気記憶装置に於けるGMR型磁気抵抗効果素子の一例を表す為の要部説明図であり、図に於いて、4Aは磁化固定層(ピンド層)、4Bは非磁性金属層、4Cは磁化自由層(フリー層)、4Dは高熱伝導層、4Eは発熱層、4Fは上部電極、10は下部電極、WLはワード線、BLはビット線をそれぞれ示している。
ここで、下部電極10は厚さ50nmのCu膜で構成され、その上に形成された磁化固定層4AはPtMn15nm/CoFe4nm/Ru0.8nm/CoFe4nmを積層して成り、非磁性金属層4BはCu6nm、自由磁化層34はCoFeB2nm、高熱伝導層4Dは熱伝導良好なCu2nm、発熱層4EはNiCr10nm、上部電極4Fは低熱伝導金属であるTa10nmを積層した。
図1に見られる下部電極10から上部電極13に至る各層は、全面に積層された段階で通常のリソグラフィ技術に於けるレジストプロセス及びドライエッチング法を適用することに依り、磁気抵抗効果素子パターンの寸法、即ち、100×200nmに加工し、その後、例えばCVD法を適用することに依り、例えばSiO2 からなる層間絶縁膜で埋め込み、通常のリソグラフィ技術に於けるレジストプロセス及びドライエッチング法を適用することに依り、前記層間絶縁膜に電極コンタクトホールを形成してから第2の配線BLを形成し、大容量メモリに対応する磁気抵抗効果素子が得られる。
図2は図1に見られるGMR型磁気抵抗効果素子とMOSトランジスタとを組み合わせた磁気記憶装置を表す要部切断側面図であり、図11及び図12に於いて用いた記号と同じ記号で指示した部分は同一或いは同効の部分を表すものとする。
図に於いて、1はシリコン基板、3はビット線、4は磁気抵抗効果素子(GMR型)、5はワード線(ゲート電極)、6はソース/ドレイン領域、7A及び7Bは層間絶縁膜、8A及び8Bはコンタクトプラグ、9は接地線、10は下部電極、11は層間絶縁膜、12は素子分離領域、13はキャップ層、14は層間絶縁膜をそれぞれ示している。
図示のゲート電極5は、紙面垂直方向に延在する構成になっていて、ワード線としても機能するものであり、そして、複数のワード線5と複数のビット線3とがマトリクス状に配設され、アクティブマトリクス型の磁気記憶装置が構成される。このように、実施例1に見られる磁気抵抗効果素子4を記憶素子として用いることで、消費電力が低く、且つ、信頼性の高い大容量の磁気記憶装置が実現される。
図2に見られる磁気記憶装置を作製するには、通常のトランジスタ形成工程、層間配線形成工程を適用し、トタンジスタ部、及び、コンタクトプラグなどを含む層間配線部を形成してから、図3について説明した磁気抵抗素子を形成することで、DRAMと同様な構造の磁気記憶装置が実現される。
図5乃至図10は本発明を実施した磁気記憶装置の一例を製造する工程を説明する為の工程要所に於ける磁気記憶装置を表す要部切断側面図であり、以下、これ等の図を参照しつつ説明する。尚、図1及び図2に於いて用いた記号と同じ記号で指示した部分は同一或いは同効の部分を表すものとする。また、ここで説明する磁気記憶装置はTMR型磁気抵抗効果素子をもつものである。
図5参照
(1)
STI(shallow trench isolation)法を適用することに依り、シリコン基板1に素子分離領域12を形成する。
(1)
STI(shallow trench isolation)法を適用することに依り、シリコン基板1に素子分離領域12を形成する。
(2)
通常のMOSトランジスタを形成する技法と同様にして素子分離領域12に囲まれた活性領域にゲート電極5、及び、その両側にソース/ドレイン領域6を形成する。
通常のMOSトランジスタを形成する技法と同様にして素子分離領域12に囲まれた活性領域にゲート電極5、及び、その両側にソース/ドレイン領域6を形成する。
(3)
CVD法を適用することに依り、全面にSiO2 を堆積してからCMP(chemical mechanical polishing)法を適用して表面を平坦に研磨することで層間絶縁膜7Aを形成する。
CVD法を適用することに依り、全面にSiO2 を堆積してからCMP(chemical mechanical polishing)法を適用して表面を平坦に研磨することで層間絶縁膜7Aを形成する。
図6参照
(4)
リソグラフィ技術を適用することに依り、層間絶縁膜7Aのエッチングを行なってソース領域、或いは、ドレイン領域に達するコンタクトホールを形成する。
(4)
リソグラフィ技術を適用することに依り、層間絶縁膜7Aのエッチングを行なってソース領域、或いは、ドレイン領域に達するコンタクトホールを形成する。
(5)
CVD法を適用することに依って窒化チタン膜(バリアメタル膜)及びタングステン膜を堆積し、次いで、CMP(chemical mechanical polishing)法を適用してタングステン膜及び窒化チタン膜の研磨を行なって前記コンタクトホールを埋めるコンタクトプラグ8Aを形成する。
CVD法を適用することに依って窒化チタン膜(バリアメタル膜)及びタングステン膜を堆積し、次いで、CMP(chemical mechanical polishing)法を適用してタングステン膜及び窒化チタン膜の研磨を行なって前記コンタクトホールを埋めるコンタクトプラグ8Aを形成する。
(6)
コンタクトプラグ8Aの頂面が表出している層間絶縁膜7A上に導電膜を堆積してパターニングを行い、コンタクトプラグ8Aとコンタクトする接地線9を形成する。
コンタクトプラグ8Aの頂面が表出している層間絶縁膜7A上に導電膜を堆積してパターニングを行い、コンタクトプラグ8Aとコンタクトする接地線9を形成する。
図7参照
(6)
CVD法を適用することに依って全面にSiO2 膜を堆積してから、CMP法を適用することに依って表面を研磨し平坦化を行なって層間絶縁膜7Bを形成する。
(7)
リソグラフィ技術、及び、ドライエッチング法を適用することに依り、層間絶縁膜7B及び7Aのエッチングを行なってソース領域、或いは、ドレイン領域に達するコンタクトホールを形成する。
(6)
CVD法を適用することに依って全面にSiO2 膜を堆積してから、CMP法を適用することに依って表面を研磨し平坦化を行なって層間絶縁膜7Bを形成する。
(7)
リソグラフィ技術、及び、ドライエッチング法を適用することに依り、層間絶縁膜7B及び7Aのエッチングを行なってソース領域、或いは、ドレイン領域に達するコンタクトホールを形成する。
(8)
CVD法を適用することに依り、窒化チタン膜(バリアメタル膜)及びタングステン膜を堆積し、次いで、CMP法、或いは、エッチング法を適用して前記タングステン膜及び窒化チタン膜を平坦化して前記コンタクトホールを埋めるコンタクトプラグ8Bを形成する。
CVD法を適用することに依り、窒化チタン膜(バリアメタル膜)及びタングステン膜を堆積し、次いで、CMP法、或いは、エッチング法を適用して前記タングステン膜及び窒化チタン膜を平坦化して前記コンタクトホールを埋めるコンタクトプラグ8Bを形成する。
図8参照
(9)
リソグラフィ技術に於けるレジストプロセス、スパッタリング法、リフトオフ法を適用することに依り、層間絶縁膜7B上にコンタクトプラグ8Bを介してソース領域或いはドレイン領域と導電接続された厚さ50nmのCuからなる下部電極10を形成する。
(9)
リソグラフィ技術に於けるレジストプロセス、スパッタリング法、リフトオフ法を適用することに依り、層間絶縁膜7B上にコンタクトプラグ8Bを介してソース領域或いはドレイン領域と導電接続された厚さ50nmのCuからなる下部電極10を形成する。
(10)
スパッタリング法を適用することに依り、下部電極10上に厚さ15nmのPtMn層(反強磁性層)、厚さ4nmのCoFe層(強磁性層)、厚さ0.8nmのRu層(非磁性層)、厚さ4nmのCoFe(強磁性層)を積層することで、積層フェリ構造をもつ固定磁化層4Aを形成する。尚、これ以後の説明で用いる記号4A乃至4Fについては図1を参照されると良い。
スパッタリング法を適用することに依り、下部電極10上に厚さ15nmのPtMn層(反強磁性層)、厚さ4nmのCoFe層(強磁性層)、厚さ0.8nmのRu層(非磁性層)、厚さ4nmのCoFe(強磁性層)を積層することで、積層フェリ構造をもつ固定磁化層4Aを形成する。尚、これ以後の説明で用いる記号4A乃至4Fについては図1を参照されると良い。
(11)
スパッタリング法を適用することに依り、固定磁化層4A上に膜厚0.8nmのアルミ酸化(AlOx )膜を堆積してトンネル酸化膜4Bを形成する。尚、図1はGMR型を説明する図であった為、非磁性金属膜が存在し、それを指示する記号に4Bを用いた。然しながら、ここでは、TMR型について説明するので、非磁性金属膜はトンネル酸化膜に変更しているのであるが、便宜上、トンネル酸化膜も記号4Bで指示する。
スパッタリング法を適用することに依り、固定磁化層4A上に膜厚0.8nmのアルミ酸化(AlOx )膜を堆積してトンネル酸化膜4Bを形成する。尚、図1はGMR型を説明する図であった為、非磁性金属膜が存在し、それを指示する記号に4Bを用いた。然しながら、ここでは、TMR型について説明するので、非磁性金属膜はトンネル酸化膜に変更しているのであるが、便宜上、トンネル酸化膜も記号4Bで指示する。
(12)
スパッタリング法を適用することに依り、トンネル酸化膜4B上に膜厚2nmのCoFeB膜を堆積して自由磁化層4Cとする。
スパッタリング法を適用することに依り、トンネル酸化膜4B上に膜厚2nmのCoFeB膜を堆積して自由磁化層4Cとする。
(13)
次いで、スパッタリング法を適用することに依り、自由磁化層4C上に膜厚2nmのCuからなる高熱伝導層4D、膜厚10nmのNiCrからなる発熱層4E、低熱伝導金属である膜厚10nmのTaからなる上部電極4Fを形成し、更に、膜厚10nmのRuからなるキャップ層13を形成する。
次いで、スパッタリング法を適用することに依り、自由磁化層4C上に膜厚2nmのCuからなる高熱伝導層4D、膜厚10nmのNiCrからなる発熱層4E、低熱伝導金属である膜厚10nmのTaからなる上部電極4Fを形成し、更に、膜厚10nmのRuからなるキャップ層13を形成する。
(14)
フォトリソグラフィ法、及び、ドライエッチング法を適用することに依り、キャップ層13、上部電極4F、発熱層4E、高熱伝導層4D、磁化自由層4C、トンネル酸化膜4B、磁化固定層4Aを異方性エッチングする。これにより、例えば127nm×260nmのサイズをもつ磁気抵抗効果素子4及びキャップ層13が形成される。
フォトリソグラフィ法、及び、ドライエッチング法を適用することに依り、キャップ層13、上部電極4F、発熱層4E、高熱伝導層4D、磁化自由層4C、トンネル酸化膜4B、磁化固定層4Aを異方性エッチングする。これにより、例えば127nm×260nmのサイズをもつ磁気抵抗効果素子4及びキャップ層13が形成される。
図9参照
(15)
フォトリソグラフィ法、及び、ドライエッチング法を適用することに依り、下部電極10を所定の形状にパターニングする。
(15)
フォトリソグラフィ法、及び、ドライエッチング法を適用することに依り、下部電極10を所定の形状にパターニングする。
(16)
CVD法を適用することに依り、全面にSiO2 を堆積して層間絶縁膜11を形成してから、CMP法を適用することに依り、Ruからなるキャップ層13の頂面が表出されるまで、平坦化の研磨を行う。
CVD法を適用することに依り、全面にSiO2 を堆積して層間絶縁膜11を形成してから、CMP法を適用することに依り、Ruからなるキャップ層13の頂面が表出されるまで、平坦化の研磨を行う。
図10参照
(17)
Cu等の導電膜を堆積してパターニングし、磁気抵抗効果素子4のキャップ層13に電気的に接続されたビット線3を形成し、その後、CVD法を適用して全面にシリコン酸化膜を堆積して層間絶縁膜14を形成する。この後、必要に応じて更に上層に絶縁層や配線層等を形成し、磁気記憶装置を完成する。
(17)
Cu等の導電膜を堆積してパターニングし、磁気抵抗効果素子4のキャップ層13に電気的に接続されたビット線3を形成し、その後、CVD法を適用して全面にシリコン酸化膜を堆積して層間絶縁膜14を形成する。この後、必要に応じて更に上層に絶縁層や配線層等を形成し、磁気記憶装置を完成する。
本発明に於いては、前記説明した製造工程に於いて、種々の改変が可能であり、以下にその若干を例示する。
上記実施の形態では、磁化固定層に於ける反強磁性層の材料をPtMnとする場合について説明したが、反強磁性層の材料には、IrMn、PdPtMn等を用いることができる。
磁化固定層、或いは、磁化自由層の強磁性材料としてCoFe又はCoFeBを用いる場合について説明したが、これらの強磁性層は、CoFe、CoFeBのほか、Co、Ni、Fe、NiFe等の強磁性材料、或いは、これらの合金であるCoFe、NiFe、CoFeBなどからなる強磁性材料に代替することができる。
磁化固定層に於ける非磁性層をRuで構成する場合について説明したが、この非磁性層には、Ruのほか、Cu、Al、Au等の非磁性材料を用いて構成してもよい。
磁気抵抗効果素子がTMR型である場合に於けるトンネル酸化膜としては、AlOxの他、MgO、HfOx、TiOx、TaOx等の絶縁材料で構成することができ、また、磁気抵抗効果素子がGMR型である場合に於ける非磁性金属層には、Cuの他、Ru、Al、Au等の非磁性材料で構成することができる。
磁化自由層近傍に配置した発熱層として、抵抗加熱材料であるMo、W、Ta等の高融点金属を用いることができ、また、非磁性の高熱伝導層を構成する金属としては、Al、Au、Agなどを用いて良い。発熱層と配線で接続される低熱伝導層を構成する金属としては、In、Ru等を用いて良い。
本発明に於いては、前記説明した実施の形態を含め、多くの形態で実施することができるので、以下、それを付記として例示する。
(付記1)
1層以上の強磁性層と非磁性層で構成された磁化自由層及び積層フェリピン構造の磁化固定層の間に絶縁層が介在し且つ磁化自由層近傍に発熱層が設けられてなる磁気抵抗効果素子
を備えてなることを特徴とする磁気記憶装置。
1層以上の強磁性層と非磁性層で構成された磁化自由層及び積層フェリピン構造の磁化固定層の間に絶縁層が介在し且つ磁化自由層近傍に発熱層が設けられてなる磁気抵抗効果素子
を備えてなることを特徴とする磁気記憶装置。
(付記2)
1層以上の強磁性層と非磁性層で構成された磁化自由層及び積層フェリピン構造の磁化固定層の間に非磁性層が介在し且つ磁化自由層近傍に発熱層が設けられてなる磁気抵抗効果素子
を備えてなることを特徴とする磁気記憶装置。
1層以上の強磁性層と非磁性層で構成された磁化自由層及び積層フェリピン構造の磁化固定層の間に非磁性層が介在し且つ磁化自由層近傍に発熱層が設けられてなる磁気抵抗効果素子
を備えてなることを特徴とする磁気記憶装置。
(付記3)
電流によって発熱層に生じた熱を磁化自由層に伝播させる為に磁化自由層と発熱層とを非磁性で且つ熱伝導率が高い金属層で接続してなること
を特徴とする(付記1)或いは(付記2)記載の磁気記憶装置。
電流によって発熱層に生じた熱を磁化自由層に伝播させる為に磁化自由層と発熱層とを非磁性で且つ熱伝導率が高い金属層で接続してなること
を特徴とする(付記1)或いは(付記2)記載の磁気記憶装置。
(付記4)
発熱層の熱が配線に伝播するのを阻止する為に発熱層と配線との間に低熱伝導率の金属層を介在させてなること
を特徴とする(付記1)或いは(付記2)記載の磁気記憶装置。
発熱層の熱が配線に伝播するのを阻止する為に発熱層と配線との間に低熱伝導率の金属層を介在させてなること
を特徴とする(付記1)或いは(付記2)記載の磁気記憶装置。
(付記5)
(付記1)或いは(付記2)記載の磁気記憶装置に於いて、データを書込む際、発熱層に発熱を促すための電流パルス、或いは、書き込みパルス、或いは、その両方を印加することで磁化自由層近傍の温度を上昇し、磁化自由層に於ける磁化反転磁界HC 及び書き込み電流IC を低下させてデータの書き込みを容易にすること
を特徴とする磁気記憶装置の動作方法。
(付記1)或いは(付記2)記載の磁気記憶装置に於いて、データを書込む際、発熱層に発熱を促すための電流パルス、或いは、書き込みパルス、或いは、その両方を印加することで磁化自由層近傍の温度を上昇し、磁化自由層に於ける磁化反転磁界HC 及び書き込み電流IC を低下させてデータの書き込みを容易にすること
を特徴とする磁気記憶装置の動作方法。
(付記6)
(付記1)或いは(付記2)記載の磁気記憶装置に於いて、データを読み出す際、発熱が生じない低電流に依って読み出しを行うことで臨界電流密度JC を高く維持して読み出しエラーを防止すること
を特徴とする磁気記憶装置の動作方法。
(付記1)或いは(付記2)記載の磁気記憶装置に於いて、データを読み出す際、発熱が生じない低電流に依って読み出しを行うことで臨界電流密度JC を高く維持して読み出しエラーを防止すること
を特徴とする磁気記憶装置の動作方法。
(付記7)
互いに交差する方向に配置されたワード線及びビット線の交差領域に(付記1)記載の構成をもつ磁気抵抗記憶素子が設置されてなること
を特徴とする(付記1)記載の磁気記憶装置。
互いに交差する方向に配置されたワード線及びビット線の交差領域に(付記1)記載の構成をもつ磁気抵抗記憶素子が設置されてなること
を特徴とする(付記1)記載の磁気記憶装置。
(付記8)
互いに交差する方向に配置されたワード線及びビット線の交差領域に(付記2)記載の構成をもつ磁気抵抗記憶素子が設置されてなること
を特徴とする(付記2)記載の磁気記憶装置。
互いに交差する方向に配置されたワード線及びビット線の交差領域に(付記2)記載の構成をもつ磁気抵抗記憶素子が設置されてなること
を特徴とする(付記2)記載の磁気記憶装置。
1 シリコン基板
3 ビット線
4 磁気抵抗効果素子
4A 磁化固定層(ピンド層)
4B 非磁性金属膜(又は、トンネル酸化膜)
4C 磁化自由層(フリー層)
4D 高熱伝導層
4E 発熱層
5 ワード線(ゲート電極)
6 ソース・ドレイン領域
7A及び7B 層間絶縁膜
8A及び8Bはコンタクトプラグ
9 接地線
10 下部電極
11 層間絶縁膜
12 素子分離領域
13 キャップ層
14 層間絶縁膜
WL ワード線
BL ビット線
3 ビット線
4 磁気抵抗効果素子
4A 磁化固定層(ピンド層)
4B 非磁性金属膜(又は、トンネル酸化膜)
4C 磁化自由層(フリー層)
4D 高熱伝導層
4E 発熱層
5 ワード線(ゲート電極)
6 ソース・ドレイン領域
7A及び7B 層間絶縁膜
8A及び8Bはコンタクトプラグ
9 接地線
10 下部電極
11 層間絶縁膜
12 素子分離領域
13 キャップ層
14 層間絶縁膜
WL ワード線
BL ビット線
Claims (5)
- 1層以上の強磁性層と非磁性層で構成された磁化自由層及び積層フェリピン構造の磁化固定層の間に絶縁層が介在し且つ磁化自由層近傍に発熱層が設けられてなる磁気抵抗効果素子
を備えてなることを特徴とする磁気記憶装置。 - 電流によって発熱層に生じた熱を磁化自由層に伝播させる為に磁化自由層と発熱層とを非磁性で且つ熱伝導率が高い金属層で接続してなること
を特徴とする請求項1記載の磁気記憶装置。 - 発熱層の熱が配線に伝播するのを阻止する為に発熱層と配線との間に低熱伝導率の金属層を介在させてなること
を特徴とする請求項1或いは請求項2記載の磁気記憶装置。 - 請求項1或いは請求項2記載の磁気記憶装置に於いて、データを書込む際、発熱層に発熱を促すための電流パルス、或いは、書き込みパルス、或いは、その両方を印加することで磁化自由層近傍の温度を上昇し、磁化自由層に於ける磁化反転磁界HC 及び書き込み電流IC を低下させてデータの書き込みを容易にすること
を特徴とする磁気記憶装置の動作方法。 - 請求項1或いは請求項2記載の磁気記憶装置に於いて、データを読み出す際、発熱が生じない低電流に依って読み出しを行うことで臨界電流密度JC を高く維持して読み出しエラーを防止すること
を特徴とする磁気記憶装置の動作方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006089272A JP2007266301A (ja) | 2006-03-28 | 2006-03-28 | 磁気記憶装置及びその動作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006089272A JP2007266301A (ja) | 2006-03-28 | 2006-03-28 | 磁気記憶装置及びその動作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007266301A true JP2007266301A (ja) | 2007-10-11 |
Family
ID=38638999
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006089272A Withdrawn JP2007266301A (ja) | 2006-03-28 | 2006-03-28 | 磁気記憶装置及びその動作方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007266301A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009111396A (ja) * | 2007-10-31 | 2009-05-21 | Magic Technologies Inc | 磁気トンネル接合素子、mram、stt−ram、mramの製造方法、stt−ramの製造方法 |
WO2010090328A1 (ja) * | 2009-02-09 | 2010-08-12 | 株式会社 東芝 | 乱数発生器 |
JP2010182824A (ja) * | 2009-02-04 | 2010-08-19 | Toshiba Corp | 磁気ランダムアクセスメモリの製造方法及び混載メモリの製造方法 |
JP2012094870A (ja) * | 2010-10-26 | 2012-05-17 | Crocus Technology Sa | 耐久性が改良された熱アシスト磁気ランダムアクセスメモリ素子 |
-
2006
- 2006-03-28 JP JP2006089272A patent/JP2007266301A/ja not_active Withdrawn
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009111396A (ja) * | 2007-10-31 | 2009-05-21 | Magic Technologies Inc | 磁気トンネル接合素子、mram、stt−ram、mramの製造方法、stt−ramの製造方法 |
US8749003B2 (en) | 2007-10-31 | 2014-06-10 | Headway Technologies, Inc. | High performance MTJ element for conventional MRAM and for STT-RAM and a method for making the same |
JP2010182824A (ja) * | 2009-02-04 | 2010-08-19 | Toshiba Corp | 磁気ランダムアクセスメモリの製造方法及び混載メモリの製造方法 |
WO2010090328A1 (ja) * | 2009-02-09 | 2010-08-12 | 株式会社 東芝 | 乱数発生器 |
US8374021B2 (en) | 2009-02-09 | 2013-02-12 | Kabushiki Kaisha Toshiba | Random number generator |
JP2012094870A (ja) * | 2010-10-26 | 2012-05-17 | Crocus Technology Sa | 耐久性が改良された熱アシスト磁気ランダムアクセスメモリ素子 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4952725B2 (ja) | 不揮発性磁気メモリ装置 | |
TWI303423B (en) | Magnetic memory device and method for driving the same | |
US7119410B2 (en) | Magneto-resistive effect element and magnetic memory | |
JP4149647B2 (ja) | 半導体記憶装置及びその製造方法 | |
JP5150531B2 (ja) | 磁気抵抗素子、磁気ランダムアクセスメモリ、及びそれらの製造方法 | |
JP5460606B2 (ja) | 分離cppアシスト書込を行うスピン注入mramデバイス | |
JP2007081280A (ja) | 磁気抵抗効果素子及び磁気メモリ装置 | |
JP2007273493A (ja) | 磁気メモリ装置及びその製造方法 | |
JP2008211008A (ja) | 磁気抵抗効果素子及び磁気メモリ装置 | |
KR20120083314A (ko) | 자기저항소자 및 이를 이용한 비휘발성 반도체 기억장치 | |
KR20120080532A (ko) | 기억 소자 및 기억 장치 | |
JP5504704B2 (ja) | 記憶素子及びメモリ | |
JP5652472B2 (ja) | 磁気メモリ素子、磁気メモリ、及びその製造方法 | |
JP2008171882A (ja) | 記憶素子及びメモリ | |
JP5472820B2 (ja) | 磁気抵抗素子、mram及び磁気抵抗素子の初期化方法 | |
KR20060047292A (ko) | 고체 메모리 장치와 고체 메모리 셀의 배열을 제작하는방법 | |
US20110297909A1 (en) | Magnetic memory element and magnetic memory | |
JP5472830B2 (ja) | 強磁性ランダムアクセスメモリ | |
JP4572102B2 (ja) | 状態の切り換えを容易化するための加熱式mramセル | |
JP4091328B2 (ja) | 磁気記憶装置 | |
JP2006278645A (ja) | 磁気メモリ装置 | |
JP2010219104A (ja) | 磁気メモリ素子、磁気メモリ、及びその製造方法 | |
US9299916B2 (en) | Memory element and memory device | |
JP2007324172A (ja) | 磁気メモリ装置及びその製造方法 | |
JP2007266301A (ja) | 磁気記憶装置及びその動作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090602 |