JP2009111396A - 磁気トンネル接合素子、ｍｒａｍ、ｓｔｔ−ｒａｍ、ｍｒａｍの製造方法、ｓｔｔ−ｒａｍの製造方法 - Google Patents

Abstract

【課題】動作信頼性に優れたＳＴＴ−ＲＡＭに好適なＭＴＪ素子を提供する。
【解決手段】ＭＴＪ素子８は、ＡＦＭ層１１と、ＳｙＡＦピンド層１２と、マグネシウム層を自然酸化処理してなる結晶質のＭｇＯを有するトンネルバリア層１３と、フリー層１４とを含む。フリー層１４は、鉄もしくはＦｅ _(100-X)Ｂ_x（０＜ｘ≦５）からなる単層構造、または、Ｆｅ＼ＣｏＦｅＢ＼Ｆｅの積層構造を有する。これにより、ギルバート減衰定数が減少し、伝導電子に対してスピン偏極がより強く促される。その結果、臨界電流密度が低減され、動作上の信頼性が向上する。抵抗のばらつきが小さくなるので、リードマージンを大きくすることができる。
【選択図】図２

Description

本発明は、フリー層を有する磁気トンネル接合（ＭＴＪ：Magnetic Tunneling Junction）素子と、それを備えたＭＲＡＭおよびＳＴＴ−ＲＡＭ、ならびにそれらの製造方法とに関する。

磁気抵抗効果ランダムアクセスメモリ（ＭＲＡＭ：Magnetoresistive Random Access Memory）は、シリコンＣＭＯＳ (complementary metal oxide semiconductor)技術と磁気トンネル接合（ＭＴＪ：Magnetic Tunneling Junction）技術とを統合したものであり、ＳＲＡＭ，ＤＲＡＭあるいはフラッシュメモリなどの既存の半導体メモリに対抗するために必要な競争力を十分に有する、重要な新興技術である（非特許文献１参照）。ＭＲＡＭ素子は、一般に、第１の水平面内において互いに平行に配列された複数の第１の導電線と、第１の水平面の上方にある第２の水平面内において互いに平行に、かつ第１の導電線と直交して配列された複数の第２の導電線と、第１の導電線と第２の導電線との間の両ラインが交差する位置に設けられたＭＴＪ素子とを備えている。第１の導電線はワード線であり、第２の導電線はビット線である。但し、その逆の場合もある。あるいは、第１の導電線が区分されたラインとしての下部電極であり、第２の導電線がビット線（またはワード線）である場合もある。通常、第１の導電線の下方には、トランジスタやダイオードを含む他の素子のみならず、ＭＲＡＭアレイの中から読み出しまたは書き込み対象の特定のＭＲＡＭセルを選択するのに用いられる周辺回路が存在する。ＭＴＪセルは、一般的に、ＣＭＯＳの形成後に形成される。高速動作型のＭＲＡＭ構造は、１つのアクセストランジスタと対応するように１つのＭＴＪ素子が設けられたものである。
S. Tehrani et al. in "Progress and Outlook for MRAM Technology", IEEE Trans. on Magn., Vol. 35, pp. 2814-2189 (1999)

ＭＴＪ素子は、トンネル磁気抵抗（ＴＭＲ：tunneling magneto-resistance）効果に基づくものであり、２つの強磁性層の間に極薄の非磁性誘電体層を挟むようにした構造を有している。ＭＲＡＭデバイスでは、ＭＴＪ素子は、下部電極（例えば第１の導電線）と上部電極（第２の導電線）との間に配置される。連続的にパターニングされてＭＴＪ素子を構成するＭＴＪスタックは、いわゆるボトム型スピンバルブ構造を有している。具体的には、シード層、反強磁性（ＡＦＭ）ピンニング層、強磁性ピンド層、トンネルバリア層、強磁性フリー層、およびキャップ層がこの順に積層されたものである。ＡＦＭ層は、自らの磁気モーメントがある一定方向に固定されたものである。ＭＲＡＭ用途のＭＴＪ素子では、フリー層としてＮｉＦｅ（ニッケル鉄）が好適に用いられる。スイッチング磁場（Ｈｃ）が低く、スイッチング磁場の均一性（σＨｃ）も低い場合であっても、再現性に優れ、信頼性の高いスイッチング特性が得られるからである。また、このようなＭＴＪスタックは、トップ型スピンバルブ構造と呼ばれる構成にすることもできる。この場合には、シード層の上にフリー層を形成し、さらにその上に、トンネルバリア層、ピンド層、ＡＦＭ層およびキャップ層を順次積層すればよい。

ピンド層は、例えば、ｙ方向に磁化された隣接するピンド層との間の交換結合によってｙ方向に固定された磁気モーメントを有する。フリー層は、ピンド層の磁気モーメントに対して平行または反平行の磁気モーメントを有する。トンネルバリア層は、非常に薄いので、これを通過する電流の値は、伝導電子の量子力学トンネル効果によって決定される。フリー層の磁気モーメントは外部磁界に応じて変化し、このフリー層の磁気モーメントとピンド層の磁気モーメントとの間の相対的方向角によって、トンネル電流、ひいてはトンネル接合の電気抵抗値が決まる。センス電流がＭＴＪ積層構造と垂直な方向に上部電極から下部電極へと流れたとき、フリー層とピンド層の磁気モーメントが平行ならば、より低い電気抵抗値が検出され（記憶状態“１”）、フリー層とピンド層の磁気モーメントが反平行ならば、より高い電気抵抗値が検出される（記憶状態“０”）。

読出動作時には、上方から下方へと面垂直方向にセルを流れるセンス電流によってＭＴＪ素子の磁気状態（抵抗値レベル）を検出することにより、ＭＲＡＭセルに記憶された情報が読み出される。書込動作時には、ＭＴＪ素子の上方または下方で互いに交差するビット線およびワード線にそれぞれビット線電流およびワード線電流を流すことで生ずる外部磁界によってフリー層の磁化状態を適宜に変化させることにより、情報がＭＲＡＭセルに書き込まれる。ある種のＭＲＡＭアーキテクチャーには、上部電極または下部電極が読出動作と書き込動作の両方に関与するようになっているものもある。

ＭＴＪ素子が高い性能をもつかどうかは、「ｄＲ／Ｒ」として規定されるＭＲ比（抵抗変化率）の値が高いか否かで決まる。ここで、「Ｒ」はＭＴＪ素子の最小の電気抵抗値であり、「ｄＲ」は、フリー層の磁気状態を変化させたときに観測される電気抵抗の変化値である。ＴＭＲ比および抵抗値の均一性（ピンド層の磁化とフリー層の磁化とが平行であるときの抵抗値の共分散：Ｒｐ_cov）が高いことや、スイッチング磁場（Ｈｃ）が低いこと、磁歪（λｓ）が低いことは、従来のＭＲＡＭにおいて望ましいことであった。 スピントランスファートルク（ＳＴＴ）を利用したＭＴＪ素子を備えたＭＲＡＭ（ＳＴＴ−ＲＡＭ）では、高い磁歪（λｓ）と、高いＨｃとを有することは、より優れた熱安定性のための高い異方性をもたらす。このような結果は、以下の（ａ）〜（ｃ）によって成し遂げられる。
（ａ）十分に制御されたフリー層の磁化およびそのスイッチング動作、
（ｂ）十分に制御され、比較的大きな交換磁場を有し、かつ、高い熱安定性を有するピンド層の磁化、
（ｃ）トンネルバリア層における十分な品質、完全性（integrity）
接合抵抗Ｒと形成面積Ａとの積で表される面積抵抗ＲＡの特定値や、高い破壊電圧Ｖｂなどによって特徴づけられる良好なバリア特性を得るためには、反強磁性ピンニング層やピンド層における平滑かつ緻密な結晶成長によって促進される、ピンホールの無い均質なトンネルバリア層が必要である。磁化容易軸方向および磁化困難軸方向の双方における寸法が１μｍ以下の（すなわち、形成面積Ａが１μｍ² 以下の）ＭＴＪ素子においては、そのＲＡ値は、比較的小さく（例えば２０００Ω×μｍ² 未満）とすべきである。さもないと、接合抵抗Ｒが大きくなりすぎてしまうため、そのＭＴＪ素子と接続されるトランジスタとの整合性（トランジスタの比抵抗のマッチング）に支障を来すからである。

ＭＴＪ−ＭＲＡＭ技術では、フリー層の磁化とピンド層の磁化とが互いに平行であるときのＭＴＪ素子の抵抗値をＲｐと表し、フリー層の磁化とピンド層の磁化とが互いに反平行であるときのＭＴＪ素子の抵抗値をＲａｐと表す。ＴＭＲ比のばらつきや、セルの絶対的な抵抗は、ＭＲＡＭの動作上の精度にとってきわめて重要である。なぜなら、ＭＲＡＭセルの絶対値は、再生動作の際、リファレンスセルの抵抗を基準として比較されるからである。仮に、メモリ内のアクティブなデバイスの抵抗値が高い変動（高い共分散Ｒｐ_cov，Ｒaｐ_cov）を示すとすれば、リファレンスセルとの比較を行う際に信号エラーが生じる。十分な読出マージンを得るには、（ＴＭＲ比／Ｒｐ_cov）の値を、少なくとも１２、好ましくは１５、より好ましくは２０を超えるようにすることが望ましい。

初期のＭＲＡＭとしては、例えば非特許文献２に記載されているような、フリースケール（freescale）社の４ＭｂのＭＲＡＭ「ＭＲ２Ａ１６Ａ」が挙げられる。４ＭｂのＭＲＡＭアレイは、ＣｏＦｅ＼ＡｌＯx ＼ＮｉＦｅ（ピンド層＼トンネルバリア層＼フリー層）の積層構造を有し、標準的な１８０ｎｍテクノロジーノードのフォトリソグラフィを用いてパターニングされるような、０．４μｍ×０．８μｍの楕円形（oval size）の平面形状を有するＭＴＪ素子を備えたものである。最近では、そのようなＭＴＪ素子は、ＭＲＡＭにおいて十分に機能する４０％〜５０％の範囲のＴＭＲ比を得るために、酸化アルミニウム（ＡｌＯx ）からなるトンネルバリア層と、ニッケル鉄合金（ＮｉＦｅ）からなるフリー層とを含むように作製される。ＭＲＡＭ回路における読出マージンは、（ＴＭＲ比）／（Ｒｐ_cov）で定義され、その値は２０を超える。ＴＭＲ比の大きさについては、例えばD. Djayaprawira等によって、２００％を超えるものが報告されている（例えば、非特許文献３参照）。
"MRAM becomes standard product at Freescale", EE Times, 9/24/2004 "230% room-temperature magnetoresistance in CoFeB/MgO/CoFeB magnetic tunnel junctions", Appl. Phys. Lett., 86, 092502 (2005).

ＭＲＡＭデバイスでは、電流線に書込電流を流すことで外部磁場（誘導磁場）を発生させ、その誘導磁場によってフリー層の磁気モーメントの方向をスイッチング（反転）させている。しかしながら、ＭＲＡＭセルのサイズを縮小するにつれ、その誘導磁場の発生による問題、すなわち、隣接するセルへの誤書込が生じ易くなってきている。したがって、超高密度のＭＲＡＭデバイスを製造するにあたっての重要な点は、半選択（選択対象ＭＲＡＭセルに隣接するＭＲＡＭセルへの誤書込）の問題を除去するために、大きな磁化反転マージン（読み出しマージン）を確保することである。このような背景により、スピントランスファー（スピントルク）デバイスと呼ばれる新しいタイプのデバイスが開発されている（例えば非特許文献４参照）。このスピントランスファートルク（ＳＴＴ）−ＲＡＭは、それまでのＭＲＡＭと比較して、次のような利点を有している。すなわち、半選択の問題による隣接するセルへの誤った書込動作を回避することができる。スピントランスファー効果は、強磁性層＼スペーサ層＼強磁性層という多層構造の、スピン依存電子伝導特性に起因するものである。スピン偏極電流が磁気多層構造の内部を、その積層方向に流れる際、強磁性層へ入射する電子のスピン角運動量（spin angular moment）がその強磁性層と非磁性スペーサ層との界面近傍において、その強磁性層の磁気モーメントと相互に作用する。この相互作用を通じて、電子の角運動量が強磁性層に移動することとなる。その結果、スピン偏極電流の電流密度が十分に高く、多層構造の寸法が小さければ、そのスピン偏極電流によって強磁性層の磁化方向をスイッチングすることができる。ＳＴＴ−ＲＡＭと従来のＭＲＡＭとの違いは、書込機構が異なるだけであり、読出機構は同じである。
J. Sloneczewski in "Current-driven excitation of magnetic multilayers", J. Magn. Materials V 159, L1-L7 (1996)

ところで、ＭＲＡＭおよびＳＴＴ−ＲＡＭを９０ｎｍテクノロジーノードにおいて実現するには、ＴＭＲ比をさらに高める必要がある。そこで、例えば、ＣｏＦｅＢ＼ＭｇＯ＼ＮｉＦｅの３層構造を含み、８０％を超えるようなＴＭＲ比を示すＭＴＪ膜が提案されている（例えば非特許文献５参照）。なお、９０ｎｍテクノロジーノードとは、線幅の最小値および隣接する線同士の間隔の最小値が９０ｎｍ以下となるようにパターニングを行う技術ノードである。しかしながら、０．２６μｍ×０．５２μｍの楕円の平面形状を有するＭＴＪ素子を備えたＭＲＡＭ回路のテストでは、０．３５Ｖのバイアス電圧を印加した状態で読出マージン（ＴＭＲ比）／（Ｒｐ_cov）が１２程度であり、上記したフリースケール社の４ＭｂのＭＲＡＭ「ＭＲ２Ａ１６Ａ」よりも下回る。
J. Slaughter et al. in "High speed toggle MRAM with MgO-based tunnel junctions", IEEE IEDM, p. 35.7.1-3 (2005)

スピントランスファー効果を利用したスイッチングを行うための臨界電流Ｉｃ（＝（Ｉｃ^＋＋Ｉｃ⁻）／２）は、１８０ｎｍテクノロジーノードにおけるＭＴＪ素子（接合面積が０．２μｍ×０．４μｍのもの）では、数ｍＡである。臨界電流密度Ｊｃ（＝Ｉｃ／Ａ）は、数１０⁷ Ａ／ｃｍ² ）である。このような、スピントランスファー効果を引き起こすような高い臨界電流密度は、薄いトンネルバリア層を通過する。９０ｎｍテクノロジーノードにおいてスピントランスファー（スピン移動）効果を用いた磁化反転を実現するためには、ＣＭＯＳトランジスタ（通常、１００ｎｍのゲート幅につき１００μＡを供給するものである）によって駆動するように、臨界電流密度Ｊｃを１０⁶ Ａ／ｃｍ² 未満としなければならない。スピントランスファー効果を用いた磁化反転機構をＭＲＡＭ技術に適用するには、臨界電流Ｉｃ（および臨界電流密度Ｊｃ）が１桁以上低減されることが望ましい。ＭＴＪデバイスの電気的破壊（絶縁破壊）を回避するためであり、かつ、下層に配置されるＣＭＯＳトランジスタ（特定のメモリセルを選択する際のスイッチング電流を供給するものである）と適合させるためである。絶縁破壊電圧を向上させる手段もまた、重要な検討事項である。

固有の臨界電流密度Ｊｃは、ＩＢＭ社のSlonczewskiによって以下の式（１）で表されることが示されている（例えば非特許文献６参照）。
J. C. Slonczewski, J. Magn. Mater. 159 (1996) LI

Ｊｃ＝２・ｅ・α・Ｍｓ・ｔＦ ・（Ｈａ＋Ｈｋ＋２・π・Ｍｓ）／（ｈ・η） ……（１）
（ｅは電子電荷、αはギルバート減衰係数、Ｍｓはフリー層の飽和磁化、ｔＦはフリー層の膜厚、Ｈａは外部磁場、Ｈｋは異方性磁界、２・π・Ｍｓはフリー層の減磁場、ｈはプランク定数、ηはスピン偏極率である。）

通常、減磁場は、外部磁場Ｈａや異方性磁界Ｈｋよりも極めて大きい。故に、外部磁場Ｈａや異方性磁界Ｈｋの臨界電流密度Ｊｃへの影響は小さなものである。よって、式（１）は、以下の式（２）のように表現できる。

Ｊｃ〜α・Ｍｓ・Ｖ／（ｈ・η） ……（３）
（Ｖは磁気ボリュームであり、それは熱の安定性を示す関数（Ｋｕ・Ｖ／ｋｂ・Ｔ）に関連するものである。そして、それは熱的に誘導された変動に対する磁化の安定性を支配するものである。Ｋｕは、磁気異方性エネルギーであり、ｋｂはボルツマン定数である。

その他、本出願に関連する先行技術としては、以下のものが挙げられる。なお、非特許文献９には、ＣｏＦｅ（Ｂ）＼ＭｇＯ＼ＣｏＦｅＢの積層構造を有すると共に臨界電流密度Ｊｃが２×１０⁶ Ａ／ｃｍ² を超えるような、サブミクロンオーダーの寸法のＭＴＪ素子が報告されている。しかし、そのようなＭＴＪ素子の臨界電流密度Ｊｃは、ＳＴＴ−ＲＡＭへ適用するには、あまりにも高い。
M. Hosomi et al. in "A novel non-volatile memory with spin torque transfer magnetization switching: Spin-RAM", 2005 IEDM, paper 19-1 J. Hayakawa et al. entitled "Current-driven magnetization switching in CoFeB/MgO/CoFeB magnetic tunnel junctions", Japn. J. Appl. Phys. V44, p.1267 (2005) Y. Huai et al., "Spin transfer switching current reduction in magnetic tunnel junction based dual spin filter structures", Appl. Phys. Lett. V 87, p.222510(2005)

さらに、特許文献として、以下のものが先行技術として存在する。特許文献１は、強磁性材料をドープしたり非磁性材料を減らしたりすることでフリー層の飽和磁界を低く抑えるようにしたＳＴＴ−ＲＡＭを開示している。特許文献２は、互いに反強磁性的に結合した２つの強磁性層を含むことで実質的な厚みを薄くし、ＭＲＡＭセルにおけるスイッチング磁場を低減するようにしたシンセティック反強磁性フリー層について記載している。
米国特許出願公開第２００５／０１８４８３９号明細書 米国特許第６６４９９６０号明細書

上述したように、従来、各種のＭＲＡＭおよびＳＴＴ−ＲＡＭの検討および開発がなされている。しかしながら、最近では、さらなる記録容量の向上と共に、高い動作安定性が求められるようになってきていることから、そのような要求に対応可能なＭＲＡＭおよびＳＴＴ−ＲＡＭの開発が急務である。特に、高いＴＭＲ比を確保しつつ、例えば１５を超える読出マージン（ＴＭＲ比）／（Ｒｐ_cov）および２×１０⁶ Ａ／ｃｍ² を下回る臨界電流密度Ｊｃが望まれる。

本発明はかかる問題に鑑みてなされたもので、その第１の目的は、従来よりも固有の、および動作上のＴＭＲ比（ｄＲ／Ｒ）や、読出マージン（ＴＭＲ／Ｒｐ_cov）が著しく向上し、９０ｎｍテクノロジーノードに基づいたＭＲＡＭセルに好適なＭＴＪ素子を提供することにある。本発明の第２の目的は、ＳＴＴ−ＲＡＭに適用され、２×１０⁶ Ａ／ｃｍ² を下回る臨界電流密度Ｊｃを有することでトンネルバリア層へ悪影響を与えることなくフリー層の磁化反転を容易に行うことが可能なＭＴＪ素子を提供することにある。また、本発明の第３の目的は、そのようなＭＴＪ素子を備えたＭＲＡＭおよびＳＴＴ−ＭＴＪ−ＲＡＭ、ならびにそれらの製造方法を提供することにある。

本発明の磁気トンネル接合素子は、基体上に設けられた反強磁性層と、この反強磁性層の上に第１の強磁性層（ＡＰ２層）と結合層と第２の強磁性層（ＡＰ１層）とが順に積層された構造を有するピンド層と、第２の強磁性層の上に設けられ、結晶質のＭｇＯを有するトンネルバリア層と、このトンネルバリア層の上に設けられ、鉄からなる単層構造、または、トンネルバリア層の側から第１の鉄層とＣｏＦｅＢ層と第２の鉄層とが順に積層されてなる積層構造を有するフリー層とを含むものである。

本発明のＭＲＡＭおよびＳＴＴ−ＲＡＭは、上記本発明の磁気トンネル接合素子を備え、第１の強磁性層がＣｏＦｅからなり、第２の強磁性層がＣｏＦｅＢからなるようにしたものである。

本発明のＭＲＡＭの製造方法は、基体上に、シード層と、反強磁性層と、反強磁性層の側から順に第１の強磁性層、結合層および第２の強磁性層を有するピンド層とを順に形成する工程と、第２の強磁性層の上に、マグネシウムをラジカル酸化処理することによって得られる結晶質のＭｇＯを有するトンネルバリア層を形成する工程と、トンネルバリア層の上に、鉄（Ｆｅ）もしくはＦｅ _(100-X)Ｂ_x（０＜ｘ≦５）を用いて単層構造のフリー層を形成し、または、第１の鉄（Ｆｅ）層とコバルト鉄ボロン合金（ＣｏＦｅＢ）層と第２の鉄（Ｆｅ）層とを順に積層することで多層構造のフリー層を形成する工程と、フリー層の上にキャップ層を形成する工程とを含むものである。

本発明のＳＴＴ−ＲＡＭの製造方法は、基体上に、シード層と、反強磁性層と、反強磁性層の側から順に第１の強磁性層、結合層、および第２の強磁性層を有するピンド層とを順に形成する工程と、第２の強磁性層の上に、自然酸化処理によって得られる結晶質のＭｇＯを有するトンネルバリア層を形成する工程と、トンネルバリア層の上に、鉄もしくはＦｅ _(100-X)Ｂ_x（０＜ｘ≦５）を用いて単層構造のフリー層を形成し、または、第１の鉄層とＣｏＦｅＢ層と第２の鉄層とを順に積層することで多層構造のフリー層を形成する工程と、フリー層の上にキャップ層を形成する工程とを含むものである。

本発明のＭＴＪ素子、ＭＲＡＭおよびその製造方法、ならびにＳＴＴ−ＲＡＭおよびその製造方法によれば、シンセティック反強磁性ピンド層と、結晶質のＭｇＯを有するトンネルバリア層と、フリー層とを含み、フリー層が、鉄もしくはＦｅ _(100-X)Ｂ_x（０＜ｘ≦５）からなる単層構造、またはＦｅ＼ＣｏＦｅＢ＼Ｆｅからなる積層構造を有するようにしたので、ギルバート減衰定数を減少させ、伝導電子に対しスピン偏極をより強く促すことができ、スピン偏極率を高めることができる。その結果、臨界電流密度が低減され、動作上の信頼性が向上する。さらに、ＴＭＲが向上する一方で抵抗のばらつきが小さくなるので、リードマージンを大きくすることができる。

以下、本発明を実施するための最良の形態（以下、単に実施の形態という。）について、図面を参照して詳細に説明する。なお、本明細書に添付した図面は例示にすぎず、本発明の範囲を限定するものではない。さらに、図面は、必ずしも一定の縮尺（比率）で描かれているものではなく、また、実際のデバイスのサイズと必ずしも一致するものでもない。

［第１の実施の形態］
図１は、本発明における第１の実施の形態としての、スピントランスファートルク（ＳＴＴ）を利用したランダムアクセスメモリ（ＳＴＴ−ＲＡＭ）を構成するメモリセル１の断面構成を表す概略図である。

メモリセル１は、フリー層（ここでは図示せず）を含むＭＴＪ素子８と、そのフリー層の磁化反転を行うためのスイッチング電流を供給するトランジスタ（ｐ型半導体）が設けられた基板２とを備えている。メモリセル１は、さらに、ｐ型半導体を構成するソース３，ドレイン４およびゲート５と、ワード線６と、下部電極７と、ビット線９とをそれぞれ備えている。

このＳＴＴ−ＲＡＭ構造では、例えば第１の階層において互いに平行に延在するワード線６が複数設けられると共に、その第１の階層とは異なる第２の階層において互いに平行に延在するビット線９が複数設けられている。ワード線６と、ビット線９とは、積層面と直交する方向から眺めた場合、互いに交差するように延在しており、ＭＴＪ素子８は、複数のワード線６と複数のビット線９との各交差点に１つずつ配置されている。ＭＴＪ素子８は、第１の階層と第２の階層との間に設けられており、その上面がビット線９と接し、下面が下部電極７と接している。

図２は、メモリセル１の要部を拡大した断面図であり、その製造工程における一工程に対応している。図２に示したように、ワード線６は、第１の絶縁層２０と第２の絶縁層２１とによって埋設された状態となっている。第１の絶縁層２０は、酸化アルミニウム（Ａｌ₂ Ｏ₃ ）や酸化ケイ素などを構成材料として公知の方法によって形成される。ワード線６は、銅などからなる第１の導電線であり、トランジスタのソース電極３と接続されている（図１参照）。なお、ワード線６は、ディジットライン、データライン、ソースライン、コラムラインなどとも呼ばれる。

メモリセル１におけるフリー層１４（後出）の磁化反転は、ＭＴＪ素子８の内部を、その積層方向に電流が通過することによって実現されるのであって、ワード線６やビット線９などを流れる電流が誘導する磁場によって生じるものではない。

第２の絶縁層２１は、ワード線６および第１の絶縁層２０を覆うように設けられており、やはり、酸化アルミニウム（Ａｌ₂ Ｏ₃ ）や酸化ケイ素などを構成材料とするものである。第２の絶縁層２１の上の階層には、下部電極７が設けられている。下部電極７は、トランジスタのドレイン４と接続されている（図１参照）。

下部電極７は、例えばｘｙ平面内においえ矩形状の特定領域を占めるように区分され、ｚ方向に厚みを有する平板状をなしている。なお、図１および図２では、下部電極７がＭＴＪ素子８の下層として配置されているが、下部電極７とビット線９との位置関係を反対としてもよい。下部電極７は、例えばシード層と導電層とキャップ層とが下から順に積層された多層構造となっている。この場合、シード層の構成材料としては、ニッケルクロム合金（ＮｉＣｒ）、タンタル（Ｔａ）あるいは窒化タンタル（ＴａＮ）が用いられる。導電層は、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）のほか、金（Ａｕ）、銅（Ｃｕ）もしくはα−Ｔａなどによって構成される。さらに、キャップ層としては、非晶質のタンタル層が好ましい。その上にＭＴＪ素子８を形成するにあたり、そのＭＴＪ素子８の各層の均質かつ緻密な結晶成長を促すように機能するからである。

ＭＴＪ素子８は、下部電極７の上に、シード層１０、反強磁性（ＡＦＭ）層１１、シンセティック反強磁性（ＳｙＡＦ）ピンド層１２、トンネルバリア層１３、フリー層１４、キャップ層（もしくはハードマスク層）１５が順に積層された多層構造を有している。

シード層１０は、ニッケルクロム合金（ＮｉＣｒ）、ニッケル鉄合金（ＮｉＦｅ）もしくはニッケル鉄クロム合金（ＮｉＦｅＣｒ）などによって構成され、例えば４ｎｍ（＝４０Å）以上６ｎｍ（＝６０Å）以下の厚みを有している。シード層１０は、下部電極７の最上層に位置するキャップ層が非晶質のタンタルからなる場合、良好な結晶成長により、積層面に沿って平滑かつ緻密な（１１１）面を有するものとなり、結果として、その上に続けて形成される層の平滑かつ緻密な結晶成長を促すように機能する。

ＡＦＭ層１１は、マンガン白金合金（ＭｎＰｔ）によって形成され、例えば１０ｎｍ（＝１００Å）以上２０ｎｍ（＝２００Å）以下、より好ましくは１５ｎｍ（＝１５０Å）の厚みを有している。あるいは、ＡＦＭ層１１は、イリジウムマンガン合金（ＩｒＭｎ）によって形成され、例えば５ｎｍ（＝５０Å）以上１０ｎｍ（＝１００Å）以下の厚みを有するようにしてもよい。さらに、ＡＦＭ層１１は、ニッケルマンガン合金（ＮｉＭｎ），オスミウムマンガン合金（ＯｓＭｎ），ルテニウムマンガン合金（ＲｕＭｎ），ロジウムマンガン合金（ＲｈＭｎ），パラジウムマンガン合金（ＰｄＭｎ），ルテニウムロジウムマンガン合金（ＲｕＲｈＭｎ）もしくはマンガン白金パラジウム合金（ＭｎＰｔＰｄ）などによって構成することもできる。さらに、ＡＦＭ層１１は、例えばｙ軸方向に磁化が配向したものである。

ＳｙＡＦピンド層１２は、ＡＦＭ層１１の側から順に第１の強磁性層（ＡＰ２層）、結合層、第２の強磁性層（ＡＰ１層）が積層されてなる３層構造（ＡＰ２＼結合層＼ＡＰ１層）を有している。ＭＴＪ構造にＳｙＡＦピンド層１２を採用することで、動作上の熱安定性が向上するだけでなく、フリー層１４へ影響する層間結合磁場（オフセット磁場）Ｈinの低減を図ることができる。ＡＰ２層は、ＡＦＭ層１１の上に形成され、Ｃｏ₇₅ Ｆｅ₂₅ などによって構成されると共に、２ｎｍ（＝２０Å）以上３ｎｍ（＝３０Å）以下、より好ましくは２．３ｎｍ（＝２３Å）の厚みを有するものである。結合層は、例えばルテニウム（Ｒｕ），ロジウム（Ｒｈ）またはイリジウム（Ｉｒ）からなり、０．７５ｎｍの厚みを有する導電層である。さらに、ＡＰ１層は、例えば１．５ｎｍの厚みを有する非晶質ＣｏＦｅＢ層と、０．６ｎｍ以上０．７ｎｍ以下の厚みを有するＣｏＦｅ層とが結合層の側から順に積層された複合層である。この非晶質ＣｏＦｅＢ層は、例えば４０〜６０原子％のコバルト（Ｃｏ）と、２０〜４０原子％の鉄（Ｆｅ）と、１５〜２５原子％のボロン（Ｂ）とを含むように構成される。特に好ましくは、６０原子％のコバルト（Ｃｏ）と、２０原子％の鉄（Ｆｅ）と、２０原子％のボロン（Ｂ）とを含むように構成される。 非晶質のＣｏＦｅＢとするには、ボロンの含有率が少なくとも１５原子％である点が重要である。ＡＰ１層におけるＣｏ₇₅ Ｆｅ₂₅ 層は、ＭｇＯからなるトンネルバリア層１３（後に詳述）の（００１）面上での結晶成長に有利な体心立方構造を有している。ＡＰ２層およびＡＰ１層は、結合層を介して互いに反平行の磁化を持つように交換結合している。ＡＰ２層とＡＰ１層との僅かな厚みの差が、ＳｙＡＦピンド層１２におけるｙ軸に沿った小さなネット磁気モーメントを生み出すこととなる。ＡＰ２層とＡＰ１層との交換結合は、結合層によって促進される。また、強固に磁気的に結合したＳｙＡＦピンド層１２は、高い保磁力Ｈｃを有するＡＰ１層およびＡＰ２層を含むことで得られる。そのようにするには、２層構造のＡＰ１層のうちの、ＣｏＦｅ層が、Ｃｏ₇₅ Ｆｅ₂₅ によって構成されるとよい。さらに、ＡＰ１層が単一構造のＣｏＦｅＢ層である場合、のちに高温下でアニール処理を行うことで、ＣｏＦｅ層である場合よりも高いスピン偏極因子を生み出すことができ、ＴＭＲ比を向上させることができる。

トンネルバリア層１３は、例えば結晶質の酸化マグネシウム（ＭｇＯ）によって構成されている。トンネルバリア層１３は、従来のように、スパッタリングにより直接形成することで得られたＭｇＯではなく、例えば０．６ｎｍ以上０．８ｎｍ以下の厚みでマグネシウム層を一旦形成したのち、自然酸化処理（ＮＯＸ）によってそのマグネシウム層を酸化させ、さらにその上に０．３ｎｍ以上０．５ｎｍ以下の厚みで別のマグネシウム層を形成することで得られるものである。このようにして得られるＭｇＯを含むトンネルバリア層１３は、積層面に平行な面が（００１）面となるように高い配向性を有し、１ｎｍ程度の厚みとなる。自然酸化処理プロセスは、ＳＴＴ−ＲＡＭデバイスに要求される１０〜２０Ω×μｍ² の面積抵抗ＲＡ値を実現するには、ラジカル酸化処理プロセスよりも好ましい方法である。ラジカル酸化処理法では、どちらかといえばより高いＲＡ値が得られやすい。自然酸化処理は、スパッタデポジッション装置の内部の酸化処理チャンバにおいて実施されることが望ましい。また、トンネルバリア層１３は、優れた平滑性および均質性を有するものである。なぜなら、その下の階層に位置するシード層１０、ＡＦＭ層１１およびＳｙＡＦピンド層１２が平滑かつ緻密な構造を有しているからである。

ＭｇＯからなるトンネルバリア層１３の上に設けられるフリー層１４は、結晶質のＦｅからなる単層構造を有することが望ましい。この場合、フリー層１４は、２．１ｎｍ（＝２１Å）以上２．５ｎｍ（＝２５Å）以下の厚みを有し、磁化がｙ軸方向（ＳｙＡＦピンド層１２の磁化方向）に沿って配向するようになっている。これにより、より高いＴＭＲ比と、より高い読出マージンとがもたらされる。そのうえ、このような構成のフリー層１４は、ＳＴＴ−ＲＡＭデバイスとしての固有減衰定数を低減するのに有利である。さらに、このフリー層１４は、驚くほど低いＨｃ値をもたらす。これは予期せぬ現象である。というのは、鉄，コバルトもしくはＣｏＦｅなどからなるフリー層を、ＡｌＯxからなるトンネルバリア層の上に形成するとＨｃ値が高くなるからである。また、鉄からなるフリー層１４の積層面は、（００１）の結晶方位を有する面であり、ＭｇＯからなるトンネルバリア層１３の結晶構造と整合している。このため、コヒーレントなトンネリングが促進される。

フリー層１４は、鉄の単層構造とする代わりにＦｅ＼ＣｏＦｅＢ＼Ｆｅの３層構造としてもよい。この場合、Ｈｃがさらに向上する。好ましくは、下部のＦｅ層が０．３ｎｍ以上０．５ｎｍ以下の厚みを有し、中間のＣｏＦｅＢ層が１．０ｎｍ以上１．２ｎｍ以下の厚みを有し、上部のＦｅ層が０．５ｎｍ以上０．６ｎｍ以下であるとよい。

また、フリー層１４は、僅かな量（例えば５原子％以下）のボロンを鉄に添加したものによって構成してもよい。すなわち、ＦｅＢx（０＜ｘ≦５）によってフリー層１４を構成するようにしてもよい。この場合には、熱的安定性を向上させることができる。

キャップ層１５は、例えばタンタル（Ｔａ）などの非磁性金属からなる単層構造、あるいは、フリー層１４の側から順に積層されたタンタル（Ｔａ）層とルテニウム（Ｒｕ）層との２層構造「Ｔａ＼Ｒｕ」を有するものである。キャップ層１５は、例えば３ｎｍ（３０Å）の厚みを有する。キャップ層１５は、後述するように、反応性イオンエッチング（ＲＩＥ）処理によってＭＴＪ素子８のパターニングを行う際のハードマスクとしても機能する。そのような機能により、ＭＴＪ素子８が過度に薄くなってしまうのを防ぎ、ＳＴＴ−ＲＡＭデバイスとしての特性劣化が回避される。

次に、以上のような構造のメモリセル１を含むＳＴＴ−ＲＡＭの製造方法を説明する。

まず、ＣＭＯＳトランジスタが設けられた基板２にワード線６や下部電極７などを形成したのち、下部電極７上に、以下のようにしてＭＴＪ素子８を形成する。

具体的には、図２に示したように、スパッタリングなどにより、まずシード層１０、ＡＦＭ層１１、ＳｙＡＦピンド層１２を順に積層する。そののち、ＭｇＯからなるトンネルバリア層１３を形成する。トンネルバリア層１３を形成する際には、マグネシウム（Ｍｇ）のターゲットを用いたスパッタリングにより一旦、結晶質のマグネシウム層を（例えば０．６ｎｍ以上０．８ｎｍ以下の膜厚で）形成したのち、自然酸化を施すことにより結晶質を維持したままＭｇＯ層へ変化させる。これにより、ＭｇＯは、（００１）結晶面を有することとなる。さらにその上に０．３ｎｍ以上０．５ｎｍ以下の厚みで別のマグネシウム層をスパッタリングなどにより形成するとよい。トンネルバリア層１３を形成したのち、フリー層１４とキャップ層１５とを順次積層することで、最終的にＭＴＪ素子８となるＭＴＪスタック（図示せず）を完成させる。なお、ＭＴＪスタックにおける反強磁性材料もしくは強磁性材料からなる層をデポジッションする際には、所定の方向に磁場をすることで各々所定の向きに磁化が配向するようになる。このＭＴＪスタックは、下部電極７と同一のプロセス手段を用いて形成されることが望ましい。下部電極７およびＭＴＪスタックは、例えばアネルバ社製の薄膜スパッタリング装置「Ｃ７１００」を用いて形成される。この装置は、３つの物理的蒸着（ＰＶＤ）処理用チャンバ（各々５つの蒸着源を有する）と、酸化処理用チャンバと、スパッタエッチング処理用チャンバとを備えている。少なくともＰＶＤ処理用チャンバのうちの１つは、同時スパッタリング（co-sputtering）が可能なものであるとよい。通常、スパッタ蒸着プロセスは、アルゴンガスおよび被蒸着金属（もしくは合金）を必要とする。上記の薄膜スパッタリング装置を用いて、１回のポンプダウンによって下部電極７およびＭＴＪスタックを全て形成するようにすれば、生産効率（スループット）の向上に有利である。

ＭＴＪスタックの完成ののち、さらに、そのＭＴＪスタック全体をアニール処理する。 例えば、真空下において、５０００Ｏｅ（＝５×２５０／π（ｋＡ／ｍ））以上１００００Ｏｅ（＝１０×２５０／π（ｋＡ／ｍ））以下の磁場をｙ軸方向（磁化容易軸方向）に印加しつつ、３００℃以上３６０℃以下の温度範囲で１〜５時間に亘ってアニール処理を行う。

ＭＴＪスタックの形成およびアニール処理を終えたのち、以下のようにして側壁８Ｔを有するＭＴＪ素子８（図２）を形成する。具体的には、キャップ層１５を覆うようにレジストを塗布したのちパターニングすることで、幅Ｗを有するフォトレジスト層２２を作製する。次いで、フォトレジスト層２２をマスクとして利用したエッチング処理（イオンビームエッチング（ＩＢＥ）や反応性イオンエッチング処理（ＲＩＥ）など）により、フォトレジスト層２２によって覆われていない露出領域のＭＴＪスタックを除去する。タンタルなどからなるキャップ層１５は、上記のようなパターニング処理の際にハードマスクとして十分に機能するように、４０ｎｍ（４００Å）以上６０ｎｍ（６００Å）以下の厚みを有することが望ましい。フォトレジスト層２２は、キャップ層１５の露出部分を除去するＲＩＥプロセスにおいてエッチングマスクとして機能する。

キャップ層１５を（第１のエッチング処理によって）選択的に除去したのち、フォトレジスト層２２は除去される。さらに、パターニングされたキャップ層１５をマスクとして用い、第２のエッチング処理によって、ＭＴＪスタック８Ａの残りの層（シード層１０、ＡＦＭ層１１、ＳｙＡＦピンド層１２、トンネルバリア層１３およびフリー層１４）の未保護領域の除去を行う。その結果、傾斜した側壁８Ｔを有するＭＴＪ素子８が得られる。ＭＴＪ素子８における最上層としてのキャップ層１５のトラック幅方向（ｘ軸方向）の幅Ｗは、シード層１０のそれよりも大きくなる。

図３は、フォトレジスト層２２をＩＢＥやＲＩＥによって除去したのちの断面の様子を表している。ＩＢＥやＲＩＥに続いて、ウェットストリッパープロセスや酸素アッシングプロセスを行うようにしてもよい。この時点において、すべての有機残留物を確実に取り除くため、標準的なクリーニングステップを実行するようにしてもよい。下部電極７の上に、ＭＴＪ素子８と隣接するように絶縁材料を充填し、キャップ層１５の上面１５Ａと共通平面を構成するようにその絶縁材料を平坦化することで第３の絶縁層２３を形成する。

続いて、上部電極としてのビット線９を、キャップ層１５および第３の絶縁層２３の上に形成するなど、所定の工程を経ることでメモリセル１を含むＳＴＴ−ＲＡＭが完成する。ビット線９は、キャップ層１５の上面１５Ａと接し、かつ、積層面に沿ってワード線６と直交する方向に配置される。なお、ビット線９は、多層構造であってもよい。例えば、銅、金、ルテニウム、アルミニウムなどの金属からなる導電層と、それらの表面を覆い、上記の金属の拡散を防止する表面層とを有する構造としてもよい。

本実施の形態では、ビット線９は、書込線として使用され、電流ＩｓをＣＰＰ(current perpendicular to plane)構造を有するＭＴＪ素子８に供給するように機能する。スピントランスファー効果は、強磁性層と非磁性層と強磁性層とが順に積層された多層構造におけるスピン依存電子の移動特性に起因する。スピン偏極電流がＣＰＰタイプの磁気多層構造を通過する際、強磁性フリー層に入射する複数の電子のスピン角運動量は、フリー１４層の、トンネルバリア層１３との界面近傍における磁気モーメントと相互に作用する。このような相互作用を通じて、電子は、それ自身の角運動量の一部をフリー層１４に与えることとなる。その結果、スピン偏極電流は、フリー層１４の磁化方向の反転を行うことができる。但し、電流密度が十分に高く、かつ、ＭＴＪ素子８の平面寸法がある程度小さいことが条件となる。さらに、フリー層１４の厚みも十分に薄いことが必要である。

このように本実施の形態では、ＭＴＪ素子８が、ＡＦＭ層１１と、ＳｙＡＦピンド層１２と、マグネシウム層を自然酸化処理してなる結晶質のＭｇＯを有するトンネルバリア層１３と、鉄（Ｆｅ）もしくはＦｅ _(100-X)Ｂ_x（０＜ｘ≦５）からなる単層構造、または、Ｆｅ＼ＣｏＦｅＢ＼Ｆｅの積層構造を有するフリー層１４とを含んでいる。こうすることで、ギルバート減衰定数を減少させ、伝導電子に対しスピン偏極をより強く促すことができる。その結果、臨界電流密度が低減され、動作上の信頼性が向上する。さらに、ＴＭＲが向上する一方で抵抗のばらつきが小さくなるので、リードマージンを大きくすることができる。

［第２の実施の形態］
次に、本発明における第２の実施の形態としての磁気ランダムアクセスメモリ（ＭＲＡＭ）について説明する。このＭＲＡＭは、ＭＴＪ素子８の代わりに図４に示したＭＴＪ素子８Ａを採用したことを除き、上記第１の実施の形態におけるＳＴＴ−ＲＡＭと同様の構造を有している。以下、図４を参照して、本実施の形態のＭＲＡＭに搭載されるＭＴＪ素子８Ａについて説明する。図４は、ＭＴＪ素子８Ａの断面構成を表している。

このＭＴＪ素子８Ａは、上記第１の実施の形態のＭＴＪ素子８に含まれるＳｙＡＦピンド層１２およびトンネルバリア層１３の代わりに、新たなＳｙＡＦピンド層３０およびトンネルバリア層３１を含むようにしたことを除き、他はＭＴＪ素子８と同様の構成である。したがって、以下では、主にＳｙＡＦピンド層３０およびトンネルバリア層３１に関する説明を行い、他の構成要素に関する説明は適宜省略する。

ＳｙＡＦピンド層３０は、ＳｙＡＦピンド層１２と同様、ＡＦＭ層１１の側から順に、ＡＰ２層、結合層およびＡＰ１層（いずれも図示せず）が積層されたものである。このうち、ＡＰ１層は、例えばＣｏＦｅＢからなる単層構造を有し、２．０ｎｍ以上２．５ｎｍ以下の厚みであるとよい。ここで、ＣｏＦｅＢにおいて、コバルトの含有率が４０〜６０原子％、鉄の含有率が２０〜４０原子％、ボロンの含有率が１５〜２５原子％であるとよい。特に、コバルトの含有率が６０原子％、鉄の含有率が２０原子％、ボロンの含有率が２０原子％であるとよい。ＳｙＡＦピンド層３０を構成する残りのＡＰ２層および結合層は、ＳｙＡＦピンド層１２と同様の構造である。

さらに、ＭｇＯからなるトンネルバリア層３１は、０．８ｎｍ以上１．２ｎｍ以下の厚みを有する第１のマグネシウム層を形成したのち、ラジカル酸化処理法（ＲＯＸ）によってその第１のマグネシウム層を酸化させ、さらに、０．２ｎｍ以上０．４ｎｍ以下の厚みを有する第２のマグネシウム層によって覆うことで作製される。通常、ＭＴＪ−ＭＲＡＭに要求される面積抵抗ＲＡは、約５００Ω×μｍ² であり、ＭＴＪ素子の平面の最小寸法は約９０ｎｍである。したがって、ＭＴＪ−ＭＲＡＭにおける面積抵抗ＲＡのターゲット値は、ＳＴＴ−ＲＡＭよりも十分に高い。こうした背景から、ＳｙＡＦピンド層３０上に最初に形成するマグネシウム層を酸化処理するにあたり、ラジカル酸化処理プロセスが採用される。これにより、比較的厚みの大きなＭｇＯの絶縁層が形成され、意図的に面積抵抗ＲＡを高めることができる。

一例として、ラジカル酸化処理は、ＲＦ電力を５００ワット（Ｗ）以上８００Ｗ以下とし、酸素流量を０．４ＳＬＭ（standard liters per minute）以上０．８ＳＬＭ以下（より好ましくは０．６ＳＬＭ）とし、８０秒から１５０秒の範囲で行うとよい。

フリー層１４は、上記第１の実施の形態と同様である。なお、キャップ層１５については、上記第１の実施の形態で説明した構成のほか、以下のようにしてもよい。具体的には、キャップ層１５として、フリー層１４の側から順に積層されたニッケル鉄ハフニウム合金（ＮｉＦｅＨｆ）層とタンタル（Ｔａ）層との２層構造「ＮｉＦｅＨｆ＼Ｔａ」、または、ニッケル鉄ハフニウム合金（ＮｉＦｅＨｆ）層とタンタル層とルテニウム層との３層構造「ＮｉＦｅＨｆ＼Ｔａ＼Ｒｕ」を採用することもできる。特に、３層構造「ＮｉＦｅＨｆ＼Ｔａ＼Ｒｕ」を採用することで、フリー層１４の保磁力Ｈｃおよび磁歪定数λｓを低減するのに有利となる。フリー層１４と接する下部のＮｉＦｅＨｆ層を有するキャップ層１５は、フリー層１４とキャップ層１５との界面に生じる、いわゆる磁気的に作用しないデッドレイヤ（dead layer）を減らすように機能する。上記のデッドレイヤは、フリー層１４とキャップ層１５との混在が生じている部分であり、通常０．３ｎｍから０．６ｎｍの厚みを有する。ＴＭＲ比を向上させる仕組みは、キャップ層１５が、それと隣接するフリー層１４から効果的に酸素を除去することに基づくと考えられる。ハフニウム（Ｈｆ）は、タンタルなどの他の元素よりも、酸素吸着因子として優れている。より高い酸化電位（oxidation potential）を示すからである。ハフニウムは、（フリー層１４の構成材料である）Ｎｉ，ＦｅおよびＣｏよりも高い酸化電位を有しているので、ハフニウムを含むキャップ層１５は、フリー層１４から非常に効率よく酸素を除去することとなる。上部のルテニウム層は、それを覆うビット線と良好な電気的接触を確実なものとするものであり、酸素に対して不活性であり、かつ、低い電気抵抗を示すものである。

ＭＴＪ素子８Ａを製造する過程は、トンネルバリア層３１の製造方法を除き、他はＭＴＪ素子８と同様である。

このようなＭＴＪ素子８Ａを複数備えたＭＲＡＭでは、ワード線６およびビット線９の双方に書込電流を流すことで、その交差点に位置するＭＴＪ素子８Ａに対し合成誘導磁場を付与することとなり、その合成誘導磁場に応じてＭＴＪ素子８Ａのフリー層１４が磁化反転を生じる。

このような本実施の形態においても、上記第１の実施の形態と同様の効果が得られる。

以下、本発明の実施例としていくつかの実験例を示し、考察を加える。

（実験例１−１〜１−４）
本実験例では、上記第２の実施の形態の記載に基づいて、図３に示したＭＴＪ素子８Ａに対応するサンプルを作製し、特性評価を行った。各実験例は、以下の共通の構造を有している。

下部電極７：「Ｔａ＼Ｒｕ（２０ｎｍ厚）＼α−Ｔａ（１０ｎｍ厚）」
シード層１０：「ＮｉＣｒ（４．５ｎｍ厚）」
ＡＦＭ層１１：「ＭｎＰｔ（１５ｎｍ厚）」
ＳｙＡＦピンド層３０：「Ｃｏ₇₅ Ｆｅ₂₅ （２．３ｎｍ厚）＼Ｒｕ_7.5 （０．７５ｎｍ厚）＼Ｃｏ₆₀ Ｆｅ₂₀ Ｂ₂₀ （２．１ｎｍ厚）」
トンネルバリア層３１：「ＭｇＯ（ＲＯＸ）」
フリー層１４：表１に記載
キャップ層１５：表１に記載

トンネルバリア層３１は、１．０ｎｍ厚の第１のマグネシウム層を形成したのち、それをラジカル酸化処理法によって酸化させてＭｇＯを生成し、さらに、そのＭｇＯを覆うように０．３ｎｍ厚の第２のマグネシウム層を形成することで得た。ラジカル酸化処理法の処理条件については、ＲＦ電力を５００Ｗ，処理時間を１４０秒間，酸素供給量を０．６ＳＬＭとした。フリー層１４については、実験例１−１のみＮｉ₈₈ Ｆｅ₁₂ の単層構造とし、他は鉄の単層構造とした。各々のフリー層１４の厚さ（ｎｍ）は、表１の括弧内に示した。キャップ層１５については、表１に示したように、２層構造または３層構造とした。但し、いずれにおいてもタンタル層の厚みは３．０ｎｍとし、ルテニウム層の厚みは１０．０ｎｍとした。また、３層構造の場合、Ｎｉ₈₈ Ｆｅ₁₂ Ｈｆ層の厚さは１．８ｎｍもしくは１．０ｎｍとした。さらに、アニール処理については、３３０℃もしくは３６０℃の温度下で２時間に亘って実施した。

これら実験例１−１〜１−４の各サンプルについて、ＣＩＰＴおよびＢ−Ｈ曲線に基づいて磁気特性の評価をおこなった。その結果を表１に示す。表１には、面積抵抗ＲＡ、抵抗変化率ＭＲ、フリー層１４の飽和磁化Ｂｓ（単位はｎＷｂ／（８in）²）、フリー層１４の保磁力Ｈｃ、ＳｙＡＦピンド層３０とフリー層１４との層間結合磁場Ｈin、フリー層１４の異方性磁場Ｈｋ、フリー層１４の磁歪λｓをそれぞれ示す。

実験例１−１では、フリー層１４がＮｉ₈₈ Ｆｅ₁₂ の単層構造からなることにより、比較的低い磁歪λｓとなった。これに対し、実験例１−２では、フリー層１４が鉄の単層構造（厚み２．１ｎｍ）からなるので、実験例１と比べて、面積抵抗ＲＡを低減しつつ、抵抗変化率ＭＲを大幅に向上させることができた。さらに、実験例１−３，１−４では、鉄からなるフリー層１４の厚みをより大きくしたので、抵抗変化率ＭＲをよりいっそう向上させることができた。

さらに、実験例１−１，１−３の構造のＭＴＪ素子をそれぞれ用いて１ＭｂのＭＲＡＭセルアレイを９０ｎｍのデザインルールで作製した。そのとき、ＭＴＪ素子の平面サイズは０．２μｍ×０．３７μｍとした。読み出し動作時に０．３Ｖのバイアス電圧を印加した場合の抵抗変化率ＭＲは、実験例１−１のＭＴＪ素子を用いた場合では３５％となったのに対し、実験例１−３のＭＴＪ素子を用いた場合では７０％となった。また、１ＭｂのＭＲＡＭセルアレイにおいて、ピンド層の磁化とフリー層の磁化とが互いに平行であるときの抵抗値の共分散Ｒｐ_covはいずれも３．５％程度であるので、読出マージン（ＴＭＲ比／Ｒｐ_cov）については、実験例１−１のＭＴＪ素子を用いた場合では１０となったのに対し、実験例１−３のＭＴＪ素子を用いた場合では２０となった。よって、フリー層が鉄からなるＭＴＪ素子を備えたＭＲＡＭにおいては、従来のＮｉＦｅからなるフリー層を有するＭＴＪ素子を用いた場合と比べて良好なリードマージンが得られることが確認できた。

（実験例２−１〜２−３）
本実験例では、上記第１の実施の形態の記載に基づいて、図２，図３に示したＭＴＪ素子８に対応するサンプルを作製し、特性評価を行った。各実験例は、以下の共通の構造を有している。

下部電極７：「Ｔａ＼Ｒｕ（２０ｎｍ厚）＼α−Ｔａ（１０ｎｍ厚）」
シード層１０：「ＮｉＣｒ（４．５ｎｍ厚）」
ＡＦＭ層１１：「ＭｎＰｔ（１５ｎｍ厚）」
ＳｙＡＦピンド層１２：「Ｃｏ₇₅ Ｆｅ₂₅ （２．３ｎｍ厚）＼Ｒｕ_7.5 （０．７５ｎｍ厚）＼Ｃｏ₆₀ Ｆｅ₂₀ Ｂ₂₀ （１．５ｎｍ厚）−Ｃｏ₇₅ Ｆｅ₂₅ Ｂ₂₅ （０．６ｎｍ厚）」
トンネルバリア層１１：「ＭｇＯ（ＮＯＸ）」
フリー層１４：表２に記載
キャップ層１５：「Ｔａ（３．０ｎｍ厚）＼Ｒｕ（１０．０ｎｍ厚） 」

トンネルバリア層１３は、０．８ｎｍ厚の第１のマグネシウム層を形成したのち、それを自然酸化処理法によって酸化させてＭｇＯを生成し、さらに、そのＭｇＯを覆うように０．４ｎｍ厚の第２のマグネシウム層を形成することで得た。自然酸化処理法の処理条件については、圧力を１．３３３×１０² Ｐａ、酸素供給量を０．１〜１．０ＳＬＭ，処理時間を６０〜１００秒間とした。さらに、アニール処理については、２６５℃（実験例２−１）もしくは３３０℃（実験例２−２，２−３）の温度下で２時間に亘って実施した。

これら実験例２−１〜２−３の各サンプルについて、ＣＩＰＴおよびＢ−Ｈ曲線に基づいて磁気特性の評価をおこなった。その結果を表２に示す。表２には、面積抵抗ＲＡ、抵抗変化率ＭＲ、フリー層１４の飽和磁化Ｂｓ（単位はｎＷｂ／（８in）²）、フリー層１４の保磁力Ｈｃ、ＳｙＡＦピンド層３０とフリー層１４との層間結合磁場Ｈin、フリー層１４の異方性磁場Ｈｋ、ギルバート減衰係数αをそれぞれ示す。

実験例２−１は、従来のＭＴＪ素子に対応するものであり、非晶質のＣｏ₄₀ Ｆｅ₄₀ Ｂ₂₀ からなる単層のフリー層を有している。ＲＡ値は９．７Ω×μｍ² 、抵抗変化率ＭＲは１０３％、ギルバート減衰定数αは０．００３８となった。なお、結晶質のＣｏ₄₀ Ｆｅ₄₀ Ｂ₂₀ からなるフリー層を有する場合には、ギルバート減衰定数αは０．００５５となる。本発明のＭＴＪ素子に対応する実験例２−２は、２．８ｎｍ厚の単層の鉄からなるフリー層１４を有している。実験例２−２は、実験例２−１と比べ、保磁力Ｈｃが低下する一方で面積抵抗ＲＡや抵抗変化率ＴＭは殆ど変化しなかった。しかし、ギルバート減衰定数αは実験例２−１の半分である０．００１９となった。固有の臨界電流密度Ｊｃは、式（１）に示したようにギルバート減衰定数αに関係しているので、実験例２−２では、実験例２−１よりも小さな値となる。さらに、フリー層１４を、鉄層と結晶質Ｃｏ₄₀ Ｆｅ₄₀ Ｂ₂₀ と鉄層との３層構造とした実験例２−３では、抵抗変化率ＭＲや保磁力Ｈｃの値が実験例２−２よりも向上した。実験例２−３では、ギルバート減衰定数αが実験例２−２よりも高くなったものの、実験例２−１よりは小さな値となった。

さらに、実験例２−１，２−２の構造のＭＴＪ素子をそれぞれ用いてＳＴＴ−ＲＡＭセルアレイを作製した。そのとき、ＭＴＪ素子の平面サイズは、それぞれ７５ｎｍ×１５０ｎｍ、１００ｎｍ×１５０ｎｍ、および１００ｎｍ×２００ｎｍとした。これらのＭＴＪ素子について準静的試験（Quasistatic testing）を行ったところ、フリー層の磁化反転に要するスイッチング電圧Ｖｃは、非晶質のＣｏ₄₀ Ｆｅ₄₀ Ｂ₂₀ からなるフリー層を有する従来のＭＴＪ素子の約１／３となった。高速テストでは、フリー層の磁化反転のための、温度０（Ｋ）における固有の臨界電流密度Ｊｃ_０は、非晶質のＣｏ₄₀ Ｆｅ₄₀ Ｂ₂₀ からなるフリー層を有する従来のＭＴＪ素子の約１／２となった。なお、スイッチング電圧Ｖｃおよび固有の臨界電流密度Ｊｃ_０は、いずれも、ＭＴＪ素子の平面サイズには依存しなかった。

以上により、フリー層が鉄からなるＭＴＪ素子を備えたＳＴＴ−ＲＡＭにおいては、従来の非晶質のＣｏＦｅＢからなるフリー層を有するＭＴＪ素子を用いた場合と比べて良好なリードマージンが得られることが確認できた。

以上、実施の形態を挙げて本発明を説明したが、本発明はこれらの実施の形態に限定されず、種々の変形が可能である。

本発明の第１の実施の形態としてのＭＴＪ−ＭＲＡＭを構成するメモリセルの概略構成を表す断面図である。 図１に示したメモリセルを製造する方法における一工程を表す断面図である。 図２に続く一工程を表す磁気デバイスの平面図である。 本発明の第２の実施の形態としてのＳＴＴ−ＲＡＭに用いられるＭＴＪ素子の概略構成を表す断面図である。

符号の説明

１…メモリセル、２…基板、３…ソース、４…ドレイン、５…ゲート、６…ワード線、７…下部電極、８，８Ａ…ＭＴＪ素子、９…ビット線、１０…シード層、１１…ＡＦＭ層、１２，３０…ＳｙＡＦピンド層、１３，３１…トンネルバリア層、１４…フリー層、１５…キャップ層、２０，２１，２３…絶縁層、２２…フォトレジスト層。

Claims (20)

1. 基体上に設けられた反強磁性層と、
   前記反強磁性層の上に第１の強磁性層（ＡＰ２層）と結合層と第２の強磁性層（ＡＰ１層）とが順に積層された構造を有するピンド層と、
   前記第２の強磁性層の上に設けられ、結晶質の酸化マグネシウム（ＭｇＯ）を有するトンネルバリア層と、
   前記トンネルバリア層の上に設けられ、鉄（Ｆｅ）もしくはＦｅ _(100-X)Ｂ_x（０＜ｘ≦５）からなる単層構造、または、前記トンネルバリア層の側から第１の鉄（Ｆｅ）層とコバルト鉄ボロン合金（ＣｏＦｅＢ）層と第２の鉄（Ｆｅ）層とが順に積層されてなる積層構造を有するフリー層と
   を含むことを特徴とする磁気トンネル接合素子。
2. 前記反強磁性層は、マンガン白金合金（ＭｎＰｔ）からなり、
   前記基体と、前記反強磁性層との間にニッケルクロム合金（ＮｉＣｒ）からなるシード層を含み、
   前記フリー層の上に、タンタル（Ｔａ）からなる単層構造、タンタル（Ｔａ）層とルテニウム（Ｒｕ）層との２層構造、またはニッケル鉄ハフニウム合金（ＮｉＦｅＨｆ）層とタンタル層とルテニウム層との３層構造のいずれかを有するキャップ層を含む
   ことを特徴とする請求項１記載の磁気トンネル接合素子。
3. 前記フリー層が鉄からなる単層構造である場合、２．１ｎｍ以上２．５ｎｍ以下の厚みを有する
   ことを特徴とする請求項１記載の磁気トンネル接合素子。
4. 前記フリー層が、前記第１の鉄層と前記ＣｏＦｅＢ層と前記第２の鉄層との積層構造からなる場合、
   前記第１の鉄層は、０．３ｎｍ以上０．５ｎｍ以下であり、
   前記ＣｏＦｅＢ層は、１．０ｎｍ以上１．２ｎｍ以下であり、
   前記第２の鉄層は、０．５ｎｍ以上０．６ｎｍ以下である
   ことを特徴とする請求項１記載の磁気トンネル接合素子。
5. 請求項１から請求項４のいずれか１項に記載の磁気トンネル接合素子を備え、
   前記第１の強磁性層（ＡＰ２層）がコバルト鉄合金（ＣｏＦｅ）からなり、
   前記第２の強磁性層（ＡＰ１層）がコバルト鉄ボロン合金（ＣｏＦｅＢ）からなる
   ことを特徴とするＭＲＡＭ。
6. 請求項１から請求項４のいずれか１項に記載の磁気トンネル接合素子を備え、
   前記第１の強磁性層（ＡＰ２層）がコバルト鉄合金（ＣｏＦｅ）からなり、
   前記第２の強磁性層（ＡＰ１層）がコバルト鉄ボロン合金（ＣｏＦｅＢ）からなる
   ことを特徴とするＳＴＴ−ＲＡＭ。
7. 基体上に、シード層と、反強磁性層と、前記反強磁性層の側から順に第１の強磁性層（ＡＰ２層）と結合層と第２の強磁性層（ＡＰ１層）とを有するピンド層とを順に形成する工程と、
   前記第２の強磁性層の上に、マグネシウム（Ｍｇ）をラジカル酸化（ＲＯＸ）処理することによって得られる結晶質の酸化マグネシウム（ＭｇＯ）を有するトンネルバリア層を形成する工程と、
   前記トンネルバリア層の上に、鉄（Ｆｅ）もしくはＦｅ _(100-X)Ｂ_x（０＜ｘ≦５）を用いて単層構造のフリー層を形成し、または、第１の鉄（Ｆｅ）層とコバルト鉄ボロン合金（ＣｏＦｅＢ）層と第２の鉄（Ｆｅ）層とを順に積層することで多層構造のフリー層を形成する工程と、
   前記フリー層の上に、キャップ層を形成する工程と
   を含むことを特徴とするＭＲＡＭの製造方法。
8. 前記第１の強磁性層（ＡＰ２層）をコバルト鉄合金（ＣｏＦｅ）によって形成し、
   前記結合層をルテニウム（Ｒｕ）によって形成し、
   前記第２の強磁性層（ＡＰ１層）をコバルト鉄ボロン合金（ＣｏＦｅＢ）によって形成する
   ことを特徴とする請求項７記載のＭＲＡＭの製造方法。
9. 前記トンネルバリア層を形成する工程は、
   前記第２の強磁性層の上に、第１のマグネシウム層を形成するステップと、
   ラジカル酸化処理によって前記第１のマグネシウム層を酸化マグネシウム層に変化させるステップと、
   前記酸化マグネシウム層の上に第２のマグネシウム層を形成するステップと
   を含むことを特徴とする請求項７記載のＭＲＡＭの製造方法。
10. 前記第１のマグネシウム層を、０．８ｎｍ以上１．２ｎｍ以下の厚みで形成し、
    前記第２のマグネシウム層を、０．２ｎｍ以上０．４ｎｍ以下の厚みで形成し、
    前記ラジカル酸化処理を、５００ワット以上８００ワット以下のＲＦ電力、および０．４ＳＬＭ以上０．８ＳＬＭ以下の酸素流量で、８０秒以上１５０秒以下の範囲で行う
    ことを特徴とする請求項９記載のＭＲＡＭの製造方法。
11. ３３０℃以上３６０℃以下の温度下で、磁化容易軸方向に沿って５ｋＯｅ（３９７．９×１０³ Ａ／ｍ）以上１０ｋＯｅ（７９５．８×１０³ Ａ／ｍ）以下の磁場を印加しつつ、１時間以上５時間以下の範囲で全体のアニール処理をさらに行う
    ことを特徴とする請求項９記載のＭＲＡＭの製造方法。
12. 前記フリー層として、鉄からなる単層構造を２．１ｎｍ以上２．５ｎｍ以下の厚みとなるように形成することを特徴とする請求項７記載のＭＲＡＭの製造方法。
13. 前記キャップ層として、
    タンタル（Ｔａ）からなる単層構造、
    前記フリー層の側から順に積層されたタンタル（Ｔａ）層とルテニウム（Ｒｕ）層との２層構造、
    前記フリー層の側から順に積層されたニッケル鉄ハフニウム合金（ＮｉＦｅＨｆ）層とタンタル（Ｔａ）層との２層構造、
    または、前記フリー層の側から順に積層されたニッケル鉄ハフニウム合金（ＮｉＦｅＨｆ）層とタンタル層とルテニウム層との３層構造のいずれかを形成する
    ことを特徴とする請求項７記載のＭＲＡＭの製造方法。
14. 基体上に、シード層と、反強磁性層と、前記反強磁性層の側から順に第１の強磁性層（ＡＰ２層）と結合層と第２の強磁性層（ＡＰ１層）とを有するピンド層とを順に形成する工程と、
    前記第２の強磁性層の上に、自然酸化（ＮＯＸ）処理によって得られる結晶質の酸化マグネシウム（ＭｇＯ）を有するトンネルバリア層を形成する工程と、
    前記トンネルバリア層の上に、鉄（Ｆｅ）もしくはＦｅ _(100-X)Ｂ_x（０＜ｘ≦５）を用いて単層構造のフリー層を形成し、または、第１の鉄（Ｆｅ）層とコバルト鉄ボロン合金（ＣｏＦｅＢ）層と第２の鉄（Ｆｅ）層とを順に積層することで多層構造のフリー層を形成する工程と、
    前記フリー層の上に、キャップ層を形成する工程と
    を含むことを特徴とするＳＴＴ−ＲＡＭの製造方法。
15. 前記第１の強磁性層（ＡＰ２層）をコバルト鉄合金（ＣｏＦｅ）によって形成し、
    前記結合層をルテニウム（Ｒｕ）によって形成し、
    前記第２の強磁性層（ＡＰ１層）をコバルト鉄ボロン合金（ＣｏＦｅＢ）によって形成する
    ことを特徴とする請求項１４記載のＳＴＴ−ＲＡＭの製造方法。
16. 前記トンネルバリア層を形成する工程は、
    前記第２の強磁性層（ＡＰ１層）の上に、第１のマグネシウム層を形成するステップと、
    自然酸化処理によって前記第１のマグネシウム層を酸化マグネシウム層に変化させるステップと、
    前記酸化マグネシウム層の上に第２のマグネシウム層を形成するステップと
    を含むことを特徴とする請求項１４記載のＳＴＴ−ＲＡＭの製造方法。
17. 前記第１のマグネシウム層を、０．６ｎｍ以上０．８ｎｍ以下の厚みで形成し、
    前記第２のマグネシウム層を、０．３ｎｍ以上０．５ｎｍ以下の厚みで形成し、
    前記自然酸化処理を、１．３３３×１０² Ｐａの雰囲気下、０．１ＳＬＭ以上１．０ＳＬＭ以下の酸素流量で、６０秒以上１００秒以下の範囲で行う
    ことを特徴とする請求項１４記載のＳＴＴ−ＲＡＭの製造方法。
18. ３３０℃以上３６０℃以下の温度下で、磁化容易軸方向に沿って５ｋＯｅ（＝１０⁴ ×（２５０／π）Ａ／ｍ）以上１０ｋＯｅ（＝１０⁴ ×（２５０／π）Ａ／ｍ）以下の磁場を印加しつつ、１時間以上５時間以下の範囲で全体のアニール処理をさらに行う
    ことを特徴とする請求項１４記載のＳＴＴ−ＲＡＭの製造方法。
19. 前記フリー層として、鉄からなる単層構造を２．１ｎｍ以上２．５ｎｍ以下の厚みとなるように形成することを特徴とする請求項１４記載のＳＴＴ−ＲＡＭの製造方法。
20. 前記第１の鉄層を、０．３ｎｍ以上０．５ｎｍ以下の厚みとし、
    前記ＣｏＦｅＢ層を、１．０ｎｍ以上１．２ｎｍ以下の厚みとし、
    前記第２の鉄層を、０．５ｎｍ以上０．６ｎｍ以下の厚みする
    ことを特徴とする請求項１４記載のＳＴＴ−ＲＡＭの製造方法。
    
    
    

Images