KR20060047292A

KR20060047292A - 고체 메모리 장치와 고체 메모리 셀의 배열을 제작하는방법

Info

Publication number: KR20060047292A
Application number: KR1020050032863A
Authority: KR
Inventors: 마코토 모토요시
Original assignee: 소니 가부시끼 가이샤
Priority date: 2004-04-22
Filing date: 2005-04-20
Publication date: 2006-05-18
Also published as: US7362607B2; JP2005311132A; TWI316252B; JP4415745B2; FR2869446A1; FR2869446B1; KR101154468B1; US20050237791A1; TW200614231A

Abstract

기입용 자계가 모든 메모리 소자에 대해서 균일한 대용량 자기 메모리장치. 이 장치는 마스크 패턴이 서로 근접하고 일T을 때에 포토리소그래피 공정시에 발생하는 레지스트 패턴의 변형을 감소시킴으로써 실현된다. 자기 메모리 장치는 많은 메모리 셀로 구성된 MRAM이며, 각각의 메모리 셀은 1개의 TMR 소자(10), 1개의 판독용(선택) 트랜지스터, TMR 소자를 판독용(선택) 트랜지스터에 접속하는 판독용 플러그(30)를 포함한다. 이러한 메모리 셀은 TMR 소자가 병진 대칭성을 가지도록 형성되어 있다. 기입을 위해서, 각 메모리 셀은 서로 직교하는 비트선과 기입용 워드 라인에 의해 접속된다. TMR 소자의 기다란 축은 이러한 라이들에 대해서 45도의 경사를 가지고 배치되어 있으므로, TMR소자들은 토글 모드로의 기입을 가능하게 한다.

Description

고체 메모리 장치와 고체 메모리 셀의 배열을 제작하는 방법{Solid-state memory device and method for arrangement of solid-state memory cells}

도 1은, 본 발명의 실시의 형태 1에 근거하는 MRAM에 있어서의 메모리 셀의 배치를 나타내는 평면도이다.

도 2는, 상기한 동일한 MRAM에 있어서의 메모리 셀간의 배치 관계를 나타내는 단면도이다.

도 3은, 본 발명의 실시의 형태 2에 근거하는 MRAM에 있어서의 메모리 셀의 배치를 나타내는 평면도이다.

도 4는, 본 발명의 실시의 형태 3에 근거하는 MRAM에 있어서의 메모리 셀의 배치를 나타내는 평면도이다.

도 5는, 본 발명의 실시의 형태 4에 근거하는 MRAM에 있어서의 메모리 셀의 배치를 나타내는 평면도이다.

도 6은, MRAM의 TMR 소자의 개략 사시도이다.

도 7은, MRAM의 메모리 셀부의 일부의 개략 사시도이다.

도 8은, MRAM의 등가 회로도이다.

도 9는, MRAM의 등가 회로도이다.

도 10은, 종래의 MRAM의 메모리 셀의 모식적인 단면도이다.

도 11은, TMR 소자의 기입시의 자계 응답 특성도이다.

도 12는, 2개의 TMR 소자의 기입시의 자계 응답 특성도이다.

도 13은, TMR 소자의 판독 동작을 나타내는 원리도이다.

도 14는, 1 Mbit MRAM의 배치도이다.

도 15는, 종래의 MRAM에 있어서의 메모리 셀의 배치를 나타내는 평면도이다.

도 16은, 종래의 MRAM에 있어서의 메모리 셀간의 배치 관계를 나타내는 단면도이다.

도 17은, 종래의 MRAM의 메모리 셀의 제조 공정의 일부를 나타내는 개략 단면도이다.

도 18은, 종래의 MRAM의 메모리 셀의 제조 공정의 일부를 나타내는 개략 단면도이다.

도 19는, 종래의 TMR 소자의 판독 저항의 분포의 일례를 나타내는 그래프이다.

도 20은, 종래의 TMR 소자의 아스테로이드 기입 특성의 분포의 일례를 나타내는 그래프이다.

도 21은, 종래의 MRAM의 메모리 셀의 제작에 있어서, TMR 소자의 형상에 대응하는 레지스터 마스크 패턴을 형성하는 공정에 있어서의 근접 효과를 나타내는 설명도이다.

본 발명은, 리소그래피 공정으로 제작되는 고체 메모리 장치에 관한 것이며, 고체 메모리 장치는 MRAM(Magnetic Random Access Memory), DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory), FRAM(Ferroelectric Random Access Memory ), ROM(Read Only Memory), PROM(Programmable ROM), EPROM(Erasable and Programmable ROM)을 포함한다. 보다 자세한 것은, 메모리 소자의 정보 기억 부분의 배열 패턴에 관한 것이다.

정보통신기기, 특히 휴대 단말등의 개인용 소형기기의 비약적인 보급에 따라, 이것을 구성하는 메모리나 논리등의 소자에는, 고집적화, 고속화, 저소비 전력화등 개선된 고성능화가 요구되고 있다.

특히 불휘발성 메모리는, 유비키타스 시대에 필요 불가결하다고 생각되고 있다. 그 이유는 전원의 소모나 서버 장애시에 불휘발성 메모리는, 개인정보를 포함한 중요한 정보를 보호할 수 있기 때문이다. 최근의 휴대 기기는, 불필요한 회로 블록을 스탠바이 상태로 유지함으로써 가능한 한 전력소비를 감소시키도록 설계되어 있지만, 고속의 대용량 불휘발성 메모리가 실현된다면, 소비 전력과 메모리를 절약하는 것이 가능하다. 또, 고속의 대용량 불휘발성 메모리를 실현될 수 있으면, 전원을 넣으면 곧 기동할 수 있는“인스턴트-온”기능도 가능하게 된다.

불휘발성 메모리로서는, 반도체를 이용한 플래쉬 메모리나, 강유전체를 이용한 FRAM(Ferroelectric Random Access Memory )등이 열거된다.

그렇지만, 플래쉬 메모리는, 정보의 기입 시간이 μ초의 단위로 제한되어 있 으며, FRAM에 대해서는, 재기입 주기가 1012~1014이며, 즉, SRAM(Static Random Access Memory)과 DRAM(Dynamic Random Access Memory)을 대체하고자 할 때에 내구성이 이 작고, 또 강유전체 캐패시터의 미세 가공이 어렵다고 하는 문제가 지적되고 있다.

이러한 결점이 없고, 고속, 대용량(또는 고집적화), 저소비 전력의 불휘발성 메모리가 주목받고 있으며, 그것은 MRAM(Magnetic Random Access Memory) 라고 칭해지는 자기 메모리이다.

초기의 MRAM는, J.M.Daughton, Thin Solid Films, vol.216, pp.162-168, 1992에 보고되고 있는 AMR(Anisotropic Magnetoresistive) 효과나, D.D.Tang et al., IEDM Technical Digest, pp.995-997, 1997에 보고되고 있는 GMR(Giant Magnetoresistance)효과를 사용한 스핀 밸브에 근거한 것이다. 그러나, 이러한 메모리는, 부하의 메모리 셀 저항이 10~100으로 낮기 때문에, 판독을 위한 비트당 소비 전력이 크고, 대용량화가 어렵다고 하는 결점이 있었다.

한편, 터널 자기저항 TMR(Tunnel Magnetoresistance)효과를 이용하는 다른 형태의 MRAM이 있다. 그것은 (R.Meservey et al., Physics Reports, vol.238, pp.214-217, 1994에 보고되고 있는 바와같이)실온에서 1~2％에 이르는 저항변화율이 (T.Miyazaki et al., J.Magnetism & Magnetic Material, vol.139, (L231), 1995에 보고된 바와같이) 거의 20％로 현저하게 증가하므로 주목을 받고 있다.

TMR 소자는, 자화 자유층(기억층)과 자화 고정층의 2개의 자성층으로 구성되며, 2개의 자화층 사이에 터널 바리어층을 삽입한 구조를 가지며, 2개의 자화층의 자화 방향이 「평행」인지, 「반평행」인지에 따라 ”0”또는”1”의 정보를 기억한다. 이 상대적인 자화 방향의 차이는 터널 바리어층을 흐르는 전류의 강도를 변화시키고, 이 변화는 정보의 판독을 허용한다.

TMR형의 MRAM는, 매트릭스 패턴으로 배열되어 있으며, TMR 소자에 정보를 기록하기 위해서, 컬럼 방향(column direction) 및 열방향(row direction)에서 액세스하기 위한 비트선과 기입용 워드 라인을 가지고 있다. 정보가 두 라인의 교차 영역에 위치하는 TMR 소자내에서만 선택적으로 기입된다. 이러한 과정은 후술하는 아스테로이드 특성을 이용하고 있다.

그러므로, TMR형의 MRAM는, 나노 자성체 특유의 스핀 의존 전도 현상(spin-dependent conduction)로부터 발생되는 자기 저항 효과를 이용하여 정보를 판독할 수 있는 반도체 자기 메모리이며, 외부로부터의 전력이 없이 메모리를 보관 유지할 수 있는 불휘발성 메모리이다. 게다가, 구조가 단순하기 때문에, 고집적화가 용이하다. 또, 자기모멘트의 회전에 의해 기록을 실시하기 때문에 재기입을 여러 번 할 수 있으며, 액세스 시간에 대해서도 매우 고속으로 할 수 있게 된다. 이미 100MHz로 동작 가능하다고 하는 것이 R. Scheuerlein et al., ISSCC Digest of Technical Papers, pp.128-129, Feb.2000에서 보고되어 있다.

이하, TMR형의 MRAM에 대해 더욱 상세하게 설명한다.

도 6은, MRAM의 메모리 셀의 기억소자가 되는 TMR 소자(10)의 사시도이다. TMR소자(10)는, 지지 기판(8)위에 설치되어 있으며, 자화의 방향이 비교적 용이하게 반전하는 자화 자유층(기억층)(2)과 자화의 방향이 고정되고 있는 자화 고정층 (4)을 포함하고 있다. 자화 자유층(기억층)(2)과 자화 고정층(4)에는, 예를 들면 니켈, 철, 코발트, 또는 이러한 합금을 주성분으로 하는 강자성체가 이용된다. 또, 자화 고정층(4)은, 합성 반강자성 결합(SAF: Synthetic Antiferromagnet)을 가지는 다층막(강자성체／금속／강자성체의 적층막)이 될 수 있다. SAF에 대해서는, S.S.Parkin et.al., Physical Review Letters, 7, May, pp.2304-2307(1990)에 보고되어 있다.

자화 고정층(4)은 반강자성체층(5)과 접촉하고 있으며, 이러한 두 개의 층 사이에서 발생하는 교환 상호작용에 따라서, 자화 고정층(4)은 강한 한방향의 자기 이방성(anisotropy)을 가지게 된다. 반강자성체층(5)의 재료로서는, 예를 들면, 철, 니켈, 백금, 이리듐 및 로듐등의 망간 합금, 혹은 코발트나 니켈 산화물등을 사용할 수 있다.

자화 자유층(기억층)(2)은, 자화 고정층(4)의 자화 방향과 평행한 자화 용이축(강자성체가 용이하게 자화되는 방향축)을 가지며, 자화 고정층(4)의 자화 방향에 대해 평행 또는 반평행 방향내에서 자화되기 쉽고, 이 2개 상태 사이에서 비교적 용이하게 자화 방향을 반전시킬 수 있다. 따라서, 자화 고정층(4)의 자화 방향에 대해 「평행」 및 「반평행」이 되는 )두 상태의 자화가 정보를 나타내는 0과 1에 대응된다면, 자화 자유층(기억층)(2)을 정보 기억 매체로서 이용할 수 있다,

또한, 자화 자유층(기억층)(2)과 자화 고정층(4)의 사이에는, 알루미늄, 마그네슘, 실리콘등의 산화물 혹은 질화물등으로 구성되는 절연체로 형성되는 터널 바리어층(3)이 삽입되어 있다. 그것은 두 층 사이의 자기적 결합을 단절하며, 자화 자유층(기억층)(2)의 자화 방향에 대응하여 터널 전류를 흘리는 역할을 담당하고 있다. TMR소자(10)를 구성하는 자성층 및 도체층은, 주로 스퍼터링법에 의해 형성되지만, 터널 바리어층(3)은, 스퍼터링으로 형성된 금속막을 산화 혹은 질화 시킴으로써 형성된다.

상부 코트층(top coat layer : 1)은, TMR 소자(10)와 그것에 접속되는 배선과의 상호확산방지나, 접촉 저항 저감 및 자화 자유층(기억층)(2)의 산화 방지라고 하는 역할을 하며, 통상은, 동, 탄탈, 질화 티탄 및 티탄등의 재료를 사용할 수 있다. 인출 전극층(6)은, TMR 소자(10)와 직렬로 접속되는 판독용의 스위칭 소자와의 접속에 이용된다. 인출 전극층(6)은 반강자성체층(5)으로도 작용한다.

도 7은, 일반적인 MRAM의 메모리부의 일부를 간략화해 도시한 확대 사시도이다. 여기서 간략화를 위해서 판독회로 부분은 생략되었으며, 한 로서 9개의 메모리 셀과 서로 교차하는 비트선(11) 및 기입용 워드 라인( 12)을 가진다. TMR 소자(10)는 교차점에 위치한다.

도 8 및 9는, MRAM의 등가 회로도를 나타내고 있다. 도 8은 전체의 구성을 나타내며, 도 9는 그 부분 확대도이다. 도 9에서는, 1예로서 6개의 메모리 셀을 나타내고 있지만, 비트선(11)과 기입용 워드 라인(12)의 각 교차점에는, TMR 소자(10)와 함께, TMR 소자(10)에 직렬로 접속되어 있으며 정보의 판독시에 소자 선택을 실시하는 전계 효과 트랜지스터(15)가 배치되어 있다. 또한, 전계 효과 트랜지스터(15)의 ON, OFF를 제어하는 판독용 워드 라인(13), 및 판독된 정보를 출력하는 센스 라인(14)이 설치되어 있다. 그리고, 주변 회로부에서, 비트선 (11)에는 비트선 전류 구동 회로(16)가 접속되어 있으며, 기입용 워드 라인(12)에는 쌍방향의 기입용 워드 라인 전류 구동 회로(17)가 접속되어 있으며, 센스 라인(14)에는 판독된 정보를 검출하는 센스 증폭기(18)가 접속되어 있다.

도 10은, 종래의 MRAM의 메모리부에 배치되는 메모리 셀의 하나를 나타내는 모식적인 단면도이다. 단, 도 10에서는, 보기 쉽게하기 위해, 층간 절연막(40)은, 층간 절연막간의 경계나 햇칭이 생략된 채로 도시되어 있다.

메모리 셀의 상부에는, 전술한 TMR 소자(10), 비트선(11), 및 기입용워드 라인(12)이 배치되어 있다. 비트선(11)은, TMR 소자(10)의 상부에 설치되어 있으며, 상부 코트층(1)에 전기적으로 접속되어 있다. 기입용 워드 라인(12)은, 절연층이 사이에 삽입되어 있는 TMR 소자(10)의 하부에 설치되어 있다.

한편, 메모리 셀의 하부에는, 예를 들면 p형 실리콘 반도체 기판(20)내에 형성된 p형웰 영역(21)내에는, 드레인 전극(23), 드레인 영역(24), 게이트 전극(13), 게이트 절연막(25), 소스 영역(26), 및 소스 전극(27)을 포함하는 n형의 MOS형 전계 효과 트랜지스터(15)가 설치되어 있다. 트랜지스터(15)의 게이트 전극(13)은, 셀을 연결하는 기다란 스트립이므로, 판독용 워드 라인(13)을 겸하고 있다. 또, 드레인 전극(23)은, 인출 배선(7), 판독용 접속 플러그(30, 32)와, 판독용 랜딩 패드(31, 33)를 통해 TMR 소자(10)의 인출 전극층(6)에 접속되어 있고, 소스 전극(27)은 센스 라인 (14)에 접속되어 있다(이하의 도면서는, 접속 플러그는 플러그, 랜딩 패드 는 랜드로 약기한다.). 도시된 보기에 따르면, 인출 배선(7)은 판독용 랜딩 패드(31)와 판독용 접속 플러그(30)를 통해 접속되어 있지만, 판독용 접속 플러그(30)를 생략하고 접속 구멍에 직접 인출배선이 형성되도록 하는 것도 가능하다(이하, 이것이 적용된다).

이와 같이 구성된 메모리 셀은, 비트선(11) 및 기입용 워드 라인(12)에 전류가 흘러 두 개의 전류가 자화 자유층(기억층)(2)을 자화시킬 때에, TMR 소자(10)에 정보를 기입한다. 자화 방향은, 자화 고정층(4)의 자화 방향에 따라 [평행] 또는 [반평행]으로 할당된다.

TMR 소자(10)의 자화 자유층(기억층)(2)에 있어서의 자계는 두 개의 자계(HEA, HHA)의 벡터 합계이다. 자화 용이축(easy axis of magnetization) 방향의 자계 HEA가 비트선(11)을 흐르는 기입 전류에 의해서 인가되며, 자화 곤란축방향(hard axis of magnetization)의 자계 HHA가 기입용 워드 라인(12)을 흐르는 기입 전류에 의해서 인가된다.

MRAM에서의 기입은 전류를 공급하는 비트선 (11)과 기입용 워드 라인(12)의 교차점에서, 자화 반전을 발생시킬 수 있도록 크지 않은 두 개의 자계 HEA(＜Hs), HHA(<Hs)를 메모리 셀에 인가함으로써 수행된다. 그러므로, 자계(HHA, HEA)가 작용하는 메모리 셀내에서만 자성 스핀의 반전이 일어난다. 이러한 현상은 아스테로이드 곡선에 의해 표시된 자화 반전에 근거하고 있다. 게다가, Hs는, 한방향 반전 자계를 나타내고 있다. 상술한 현상의 원리는 다음에 상술된다(미국 특허 제6081445호 명세서 참

조.).

도 11은, 정보 기입 동작시에, TMR 소자의 자화 자유층(기억층)(2)의 자계응 답 특성을 나타내는 아스테로이드 곡선의 그래프이다. 아스테로이드 곡선은, 에너지 최소의 조건으로부터, 다음 식

HEA2/3 ＋ HHA2/3 = Hs2/3으로 나타낸다.

그리고 TMR 소자의 기입 조건, 즉 자화 자유층(기억층)(2)의 자화 방향을 반전시키는 인가된 자계의 임계치를 나타내고 있다. 여기서, 한방향 반전 자계 Hs의 크기는, 자화 자유층(기억층)(2)의 재질 뿐만 아니라, 형상 등에도 의존한다.

도 11에 도시한 바와같이, 자화 용이축방향으로 인가된 자계 HEA를 Hx(＜Hs)로 하고, 자화곤란축방향으로 인가된 자계 HHA를 Hy(＜Hs)로 하면, Hx와 Hy와의 벡터합이 되는 합성 자계 H에 의해 자화 자유층(기억층)(2)이 작용하며, 단지 이 합성 자계 H가 아스테로이드 곡선상의 점 C에 대응하는 임계치 Hc보다 크고, 아스테로이드 곡선의 외부의 영역(151) 또는 (152A)에 이르는 크기일 때, 자화 자유층(기억층)(2)의 자화 방향을 반전시키는 것이 가능해진다. 한편, 아스테로이드 곡선의 내부의 영역(150)내에 합성자계 H가 벡터합으로서 남아 있을 때에, 자화 자유층(기억층)(2)의 자화 방향을 반전시킬 수 없다.

상술의 자화 방향 반전 특성은, 자화 용이축방향 자계 HEA와 자화 곤란축방향 자계 HHA가 모두에 존재하는 경우에는, 자화 방향을 반전시키는데 필요한 자계의 크기가, 각각이 작용하는 경우에 비해 작게 되며, 비트선 (11)과 기입용 워드 라인(12)의 두 개가 동시에 이용된다면, 두 라인의 교차점에서 단지 TMR 소자(10)(메모리 셀)내에만 선택적으로 정보를 기입하는 것이 가능하다는 것을 나타내고 있다.

즉, 비트선(11)을 흐르는 기입 전류는 그 비트선 (11)의 하부에 배치된 모든 TMR 소자(10)에, 자화 용이축방향 자계 HEA인 Hx를 인가하며, 기입용 워드 라인(12)을 흐르는 기입 전류에 의해서, 그 기입용 워드 라인(12)의 윗쪽에 배치된 모든 TMR 소자(10A)에, 자화 곤란축방향 자계 HHA인 Hy가 인가 된다. 그러나, 자화 용이축방향 또는 자화 곤란축방향으로 단독의 자계가 작용하는 경우, 자화 반전에 필요하게 되는 자계의 임계치보다 작다. 이 경우, 임계치는, 상기의 아스테로이드 곡선의 자화 용이축(x축)

또는 자화 곤란축(y축)상에서의 값, Hs이다. 따라서, Hs보다 작은 Hx나 Hy를 작용시켜도, 각각 단독으로는 자화 자유층(기억층)(2)의 자화 방향을 반전시킬 수 없다. 그렇지만, 기입 전류가 흐르는 비트선(11)과 기입용 워드 라인(12)과의 교차점에서, 기입 전류는 아스테로이드 곡선상의 임계치를 넘어가는 (또는 아스테로이드 곡선의 외부의 영역(151A)에 이르는) 결합된 자계(H)를 발생시킨다. 그러므로, 교차점에서의 메모리 셀은 Hx와 Hy에 의해 영향을 받으며, 메모리 셀의 자화 자유층(기억층)(2)의 자화 방향을 반전시키는 것이 가능하다.

게다가, Hx또는 Hy가 한방향 반전 자계 Hs보다 크면, 그것이 작용하는 모든 메모리셀에 정보가 기입된다. 그러므로, Hx및 Hy는, Hs보다 작고, 영역(152)에는 도달하지 않아야 한다. 도 11에 도시된 회색 영역 (151(A))은 정보의 기입을 위해서 자화 자유층(기억층)(2)에 인가되는 합성 자계로서 적절한 영역이다.

상기 사실은 단일의 메모리 셀에 대해서도 적용할 수 있다. 그러나, 1 M비트의 MRAM에는 약 100만개의 매우 다수의 TMR 소자(10)가 포함된다. 이러한 TMR소자는 서로 특성면에서 약간 다르다. 그러므로, 각각의 소자들은 아스테로이드 곡선에 도시된 임계치가 다르며 기입을 위해서 인가되는 합성 자계의 적절한 영역 A가 다르다는 것을 주의하지 않으면 안 된다.

도 12는, 한방향 반전 자계 Hs의 크기가 다른 2개의 TMR 소자(10)중에서 자화 자유층(기억층)(2)에 기입하기 위해 인가되는 적절한 결합 자계를 위한 두 개의 영역을 나타내는 그래프이다. 한방향 반전 자계가 Hs1인 TMR 소자(10)에 정보를 기입하기 위해서 합성 자계의 적절한 영역을 A1으로 하고, 한방향 반전 자계가 Hs2인 TMR 소자(10)에 정보를 기입하기 위해서 합성 자계의 적절한 영역을 A2로 하면, 이러한 2개의 TMR 소자에 대해서 적절히 정보의 기입을 실시하기 위해서 인가하는 합성 자계는, A1으로 A2가 서로 중첩하는 영역내에 있어야 한다. 한 그룹의 메모리 셀이 한방향 반전 자계 Hs가 크게 다른 TMR소자(10)를 포함한다면, 모든 TMR 소자(10)를 정확하게 구동할 수 있는 합성 자계는 매우 좁은 범위로 제한될 것이다.

도 13은, TMR 소자(10)에 있어서의 정보의 판독동작을 설명하기 위한 개략 단면도이다. 여기에서는, TMR 소자(10)의 층 구성을 개략 도시하고 있고, 상부코트층(1), 반강자성체층(5) 및 인출 전극층(6)은 도시를 생략 하고 있다.

TMR 소자(10)에 기록된 정보의 판독는, 자기 저항 효과의 하나인 TMR 효과를 이용해 실시한다. TMR 효과란, 터널 바리어층을 사이에 두고 대향하고 있는 2개의 자성층 사이를 흐르는 터널 전류에 대한 저항이, 2개의 자성층의 자성 스핀의 방향이 「평행」이면 작아지고, 「반평행」이면 커지는 현상이다.

구체적으로는, 도 13을 참조하여 설명될 것이다. 비트선(11)으로부터 자화 자유층(기억층)(2), 터널 바리아층(3) 및 자화 고정층(4)을 통해 흐르는 터널 전류가 흐른다. 터널 전류에 대한 저항에 따라 변화하는 판독 전류는 인출 전극층(6)으로부터 도출되므로 판독 전류의 크기는 자화 자유층(기억층)(2)의 자성 스핀의 방향을 나타낸다.

즉, 도 13의 좌측에 도시된 바와같이, 자화 자유층(기억층)(2)과 자화 고정층(4)의 자화 방향이 서로「평행」이고, 그에 의해 자성 스핀이 갖추어져 있는 경우에는, 이러한 2개의 층의 사이의 저항은 작으며, 커다란 판독 전류(reading current)가 터널 바리어층(3)을 통해 흐른다. 한편, 도 13의 우측에 도시된 바와같이, 자화 자유층(기억층)(2)과 자화 고정층(4)의 자화 방향이 서로「반평행」아고, 그에 의해 자성 스핀이 역방향인 경우에는, 이러한 2개의 층의 사이의 저항은 크고, 터널 바리어층(3)을 통해 흐르는 판독 전류는 작다.

도 10에 도시된 바와같이, TMR 소자(10)의 인출 전극층(6)은, 인출 배선(7), 판독 접속 플러그(30, 32), 및 판독용 랜딩 패드(31, 32)를 통해판독용 트랜지스터(15)의 드레인 전극(23)에 접속되며, 판독용 트랜지스터 (15)의 소스 전극(27)은 센스 라인(14)에 접속되어 있다. 따라서, MRAM의 판독 동작시에는, 구동 전류가 인가된 비트선(11)에 접속되어 있는 TMR 소자(10)중, 게이트 전극(판독용 워드 라인)(13)에의 제어 신호에 의해서 한 개의 TMR 소자(10)가 선택된다. 선택된 TMR소자(10)의 판독 전류만이, 판독용 전계 효과 트랜지스터(15)를 통해 센스 라인(14)에 출력된다. 이와 같이 전계 효과 트랜지스터(15)는, TMR 소자(10)에 기억되 고 있는 정보를 선택적으로 읽어내기 위한 스위칭 소자로서 기능한다.

한편, 트랜지스터(15)는, n형 또는 p형 전계 효과 트랜지스터가 될 수 있으나, 다이오드, 바이폴러 트랜지스터, MESFET(Metal Semiconductor Field Effect Transistor)등 , 각종의 스위칭 소자를 이용할 수 있다.

도 14는, 1 M비트 MRAM의 배치를 나타내는 평면도이다. 도 14에 도시된 바와같이, 다수의 메모리 셀은 메모리부에 집중적으로 형성되어 있으며 메모리부의 주위에 제어 회로등의 주변 회로가 형성되어 있다.

도 15는, MRAM에 있어서의 종래의 메모리 셀간의 배치 관계의 일례를 나타내는 평면도이다.(예를 들면, 후술의 특허 문헌 1 참조.). 도면의 MRAM에서는, 서로 좌우 대칭인 2개의 메모리 셀이 1조를 형성하며, 이 1조를 단위로서 다수의 메모리 셀이 배치되어 있다. 1개의 메모리 셀은, 1개의 TMR 소자(10)와 1개의 판독용(선택) 트랜지스터를 포함한다. 그것은 1T1J형의 메모리 셀이며, 또한 TMR 소자(10)의 인출 전극(6)으로부터 연장되는 인출 배선(7)과 인출 배선(7)을 판독용(선택) 트랜지스터의 드레인 전극에 접속하는 판독용 접속 플러그(30)를 포함한다. 또한 각 메모리 셀에 접속된 비트선(11)과 기입용 워드 라인(12)이 설치되어 있다. 간fir화를 위해, 하부 배선과 판독용(선택) 트랜지스터는, 도시를 생략했다.

도 16은, 상기의 MRAM에 있어서의 4개의 메모리 셀의 배치 관계를 나타내는 모식적인 단면도이다. 1개의 메모리 셀의 구조는, 도 10에 도시된 메모리 셀과 본질적으로는 같다. 즉, 메모리 셀의 상부에는, 전술한 TMR소자(10), 비트선(11), 및 기입용 워드 라인(12)이 배치되어 있으며, 비트선(11)은, TMR 소자(10) 의 상부에 설치되어 TMR소자(10)의 상부코트층 (1)에 전기적으로 접속되며 기입용 워드 라인(12)은, 절연층을 사이에 두고 TMR 소자(10)의 하부에 형성된다. 메모리 셀의 하부에는, 예를 들면 p형 실리콘 반도체 기판(20)내에 형성된 p형 웰 영역(21)이 있다. p형 웰 영역(21)내에는, 드레인 전극(23), 드레인 영역(24), 게이트 전극(13), 게이트 절연막(25), 소스 영역(26), 및 소스 전극(27)을 포함하는 n형의 선택용 MOS형 전계 효과 트랜지스터(15)가 설치되어 있다. 트랜지스터(15)의 게이트 전극(13)은, 셀들을 접속하는 길고 좁은 스트립이며, 판독용 워드 라인(13)을 겸하고 있다. 또, 드레인 전극(23)은, 인출 배선(7), 판독용 접속 플러그(30, 32, 34) 및 판독용 랜딩 패드(31, 33, 35)를 통해 TMR소자(10)의 인출 전극층(6)에 접속되어 있으며, 소스 전극(27)은 센스 라인(14)에 접속되어 있다. 서로 좌우 대칭인 2개의 메모리 셀은, 소스 영역(26), 소스 전극(27)과 센스 라인(14)을 공용하고 있다.

도 15와 16에 도시된 MRAM의 메모리부의 제작 공정의 개략은, 다음과 같다.

우선, 공지의 반도체 기술에 의해서, 예를 들면, 실리콘 기판(20)의 p형 웰 영역(21)내에서, 판독용 MOS 전계 효과 트랜지스터(15)와 그 사이를 분리하는 STI(Shallow Trench Isolation) 또는 LOCOS(Local Oxidation of Silicon)등의 산화막(22)을 형성한다.

다음에, 절연막과 하부 배선을 형성한다. 예를 들면, 기입용 워드 라인(12)과 판독용 랜딩 패드(31)의 형성에서는, CVD(Chemical Vapor Deposition)법에 의해 층간 절연막으로서 산화 실리콘막을 퇴적시키고, 포토리소그래피 (photolithography)기술과 건식 에칭(dry etching)에의해 층간 절연막을 패터닝한 후, 바리어층으로서 탄탈 또는 질화 탄탈의 박막(도시 생략)을 층간 절연막의 전면에 스퍼터링법에 따라 형성하고, CVD법이나 도금법에 의해 배선홈과 개구부에 구리를 주입하며, CMP(화학적 기계 연마)법으로표면을 평탄화하고, 기입용 워드 라인(12)과 판독용 랜딩 패드(31)를 형성한다. 또한, 센스 라인(14)의 형성에서는, 스퍼터링법이나 증착법에 의해 알루미늄박막을 형성하고, 포토리소그래피 기술과 건식 에칭에 의해 패터닝하고, 알루미늄 배선을 형성한다.

도 17과 18은, 상기와 같이 형성된 하부 배선위에 TMR 소자(10)등의 상부 구조를 제작하는 공정의 플로우를 나타내는 개략 단면도이다. 단, 이러한 단면의 구성요소들의 위치는 도 16에 도시된 단면의 위치와 같고, 간략화를 위해, 기입용 워드 라인(12)과 판독용 랜딩 패드(31)가 형성된 층간 절연막의 상부만을 나타냈다.

구리 이온의 확산을 방지하는 확산 방지막으로서 질화 실리콘막(도시 안됨)을 CVD법에 의해 형성한 후, 도 17a에 도시된 바와같이, 층간 절연막(50)으로서 산화 실리콘막을 CVD법에 따라 퇴적시키고, 포토리소그래피 기술과 건식 에칭에 의해 패터닝하여 개구부(51)를 형성한다.

다음에, 도 17b에 도시된 바와같이, 바리어층(barrier layer)으로서 질화 티탄의 박막(도시 생략)을, 층간 절연막(50)의 전면에 스퍼터링법에 따라 형성한 후, CVD법에 의해 텅스텐등으로 개구부(51)에 주입한다. 그 후, 표면을 CMP법에 따라 평탄화하고, 판독용 접속 플러그(또는 텅스텐 플러그)(30)가 형성된다.

다음에, 도 17c에 도시된 바와같이, 스퍼터링법등에 의해서 전면에, 예를 들면, 인출전극층(6) 및 인출 배선(7)이 되는 탄탈층, 반강자성체층(5)이 되는 백금의 망간 합금층, 자화 고정층(4)이 되는 철과 코발트의 합금층, 터널 바리어층(3)이 되는 산화 알루미늄층, 자화 자유층(2)이 되는 철과 코발트와 붕소와의 합금층(CoFe－30B의 층), 상부코트층(1)이 되는 타리움층이 순서대로 적층된다. 이와같이, TMR 소자(10)를 구성하는 각층을 형성하고, 터널 바리어층(3)은, 스퍼터링법으로 형성된 금속막을 산화 혹은 질화시킴으로써 형성된다.

다음에, 도 17d에 도시된 바와같이, 표면에 포지티브형 레지스터층 (52)을 도포등에 의해 형성하고, TMR 소자의 형상에 대응하는 노광 패턴을 가지는 포토마스크(photomask)(55)를 통해 레지스트층(52)을 노광한 후, 현상하고, TMR 소자의 형상으로 패터닝된 레지스트 마스크(56)를 형성한다. 후술하는 바와같이, 이 때, TMR 소자 패턴들이 서로 근접해 있다면, 근접효과에 의해서 노광 패턴(53)이 변형되며, 그 결과 TMR 소자의 형상으로 정확하게 패터닝된 레지스트 마스크(56)를 형성할 수 없다.

다음에, 도 18e에 도시된 바와같이, TMR 소자의 형태에 대응하는 상부코트층(1)을 형성하기 위해서 레지스트 마스크(56)를 통해 건식 에칭이 수행된다.

다음에, 레지스트 마스크(56)을 제거한 후, 도 18b에 도시된 바와같이, 상부코트층(1)을 통해 기억층(2), 터널 바리어층(3), 자화 고정층(4) 및 반강자성층(5)을 에칭하므로, TMR 소자 (10)의 형상에 따라 형성된다.

다음에, 도 18c에 도시된 바와같이, 포토리소그래피 기술에 의해 레지스트 마스크(57)를 형성하고, 인출 전극층(6)을 에칭하여, TMR 소자(10)의 인출 전극층(6)과 인출 배선(7)을 형성한다. 이 후, 레지스트 마스크 (57)를 제거한다.

다음에, 도시는 생략 했지만, CVD법에 의해 층간 절연막(54)이 되는 산화 실리콘막을 퇴적시키므로, TMR 소자(10)와 인출 배선(7)이 매입된다. 다음에, 전술한 방법으로 구리 또는 알루니늄으로 구성되는 비트선(11)을 형성하고, 그 위에 보호층을 형성한다.

여기에서는, 인출 배선(7)이 판독용 랜딩 패드(31)에 판독용 접속 플러그(30)를 통해 접속되어 있다. 그러나, 이러한 구조는 도 17b에 도시된 판독용 접속 플러그(30)를 형성하는 단계가 삭제되고, 개구부(51)상에 정확하게 인출 배선(7)이 직접 형성되도록 수정될 수 있다.

어쨌든, TMR 소자(10)를 인접한 판독용 트랜지스터(15)와 접속시키기 위한 접속구멍이 필요하다. 한편, 일반적으로 접속 구멍등의 주변은 표면 형상이 평탄하지 않고, 이것은 TMR 소자(10)의 평면 형상을 형성하는데 있어서 방해가 된다. 따라서, 평면 형상의 TMR TMR 소자(10)를 형성하기 위해서, TMR 소자(10)의 부근에 형성된 특정한 판독용 접속 플러그(30)등과 같은 접속구멍 대신에, TMR 소자(10)의 주변의 모든 접속구멍들이 균등하게 그리고 멀리 배치되는 것이 바람직하다.

상술한 대로, TMR 소자를 이용하는 MRAM는, 구조가 단순하고, 자기모멘트의 반전에 의해서 고속의 기입을 할 수 있는 불휘발성의 RAM이라고 하는 특징을 가지지만, 대용량(고집적화) 메모리를 고제품 비율로 실현하고, MRAM를 실용화하기 위 해서는, 기입 및 판독 동작을 넓은 마진을 가지고 실시될 수 있도록, TMR 소자의 기입 및 판독특성의 격차를 억제하는 것이 필요하다.

판독 특성에 대해서는, 메모리 셀을 구성하는 각 TMR 소자에 있어서, 자화 자유층(기억층)과 자화 고정층과의 사이에 삽입되는 터널 바리어층의 접합 면적(투영 면적)을 균일하게 하여, 판독특성시의 변화를 감소시키고, 그에 의해 저항값의 격차를 억제하여, 제품 비율을 향상시키는 효과가 있다.

도 19는, TMR 소자의 판독 저항의 분포의 일례를 나타내는 그래프이다. 0 상태에서의 평균저항값과 1 상태에서의 평균저항값과의 차이가 같은 경우, 판독 저항의 분산폭을 억제하면, 동작 마진( operation margin)이 커져 제품 비율이 높게될 수 있다. 또한, 동일한 설계 마진의 경우에는, TMR 소자가 신호 전압을 더욱 크게 하고 고속 동작을 가능하게 할 것이다.

한편, 기입 특성을 개선하는 한 가지 방법은, 메모리 셀을 구성하는 각 TMR 소자 (10)의 한방향 반전자계 Hs의 분산폭을 억제하는 것이며, 이것은 대용량 메모리를 실현하기 위해서 필요하다. 도 12의 아스테로이드 특성을 이용해 설명한 것처럼, Hs의 분산폭이 크면 TMR 소자의 기입을 위해서 인가되는 합성 자계의 범위가 좁아지므로, 도 20과 같이 합성자계의 좁은 범위로 인하여, 한 개의 MRAM 장치에 포함된 모든 TMR 소자에 안정된 기입을 실시하는 것이 불가능하게 되어, 대용량의 메모리를 실현할 수 없게 된다.

한방향 반전 자계 Hs는, 자화 자유층(기억층)(2)의 재질이 같으면, 주로 자화 자유층(기억층)(2)의 형상 이방성(shape anisotropy)에 따라 결정되므로, 분산 폭을 억제하려면, TMR 소자(10)의 자화 자유층(기억층)(2)의 면적과 그 형상 애스펙트비(종횡비)를 제어하는 것이 중요하다.

그러므로, 종래의 MRAM의 메모리 셀의 제조 공정 가운데, 도 17d에 도시된 포토리소그래피에 의한 레지스터층(52)의 패터닝 공정이, 특히 중요하다. 이 단계에서 형성된 노광 패턴(53)이, 현상 후에, 레지스트 마스크(56)의 패턴을 결정하게 되고, 이 레지스트 마스크(56)를 이용한 에칭에 의해서 TMR 소자(10)의 형상이 이루어지므로, 부정확한 패터닝 공정은 부정확한 형태를 가지는 TMR 소자(10)를 만들기 때문이다.

그렇지만, 도 15에 도시된 종래의 메모리 셀의 배치에 대해서는 상술한 내용이 충분히 고려되어 있지 않다. 즉, 도 15에 도시된 배치는 좌우 대칭의 2개 1조의 메모리 셀을 단위로 하며, 그 결과 TMR 소자(10)는, 단지 TMR 소자(10)만을 도시한 도 21에 개략적으로 도시된 바와같이 등간격으로 배열되어 있지 않으나 두 개의 쌍을 이루는 TMR 소자들은 인접하게 배치되어 있다. 이와 같이 2개의 마스크 패턴이 근접해서 배치되면, 조사하는 빛의 산란에 의해 발생하는 노광 패턴(53)간의 근접 효과에 의해서, 레지스트 마스크 패턴(56)이 변형된다는 문제가 생긴다. 이러한 변형은 근접하는 2개의 TMR 소자에 대응하는 레지스터 패턴(56)중 어느 패턴에서도 쉽게 일어날 수 있으므로, 이러한 레지스트 마스크 패턴들로부터 형성되는 TMR소자의 형상은, 불규칙해지기 쉬운 경향이 있다.

근접 효과에 의한 변형은, OPC(Optical Proximity correction)법에 따라 수정하는 방법이 있지만, TMR 소자(10)와 같이 이차원 패턴 형상으로 배치되어 있고 기입 및 판독 특성에는 민감한 소자의 경우, 이 방법에 따르는 보정은 불충분하다. 또한, TMR 소자(10)를 가공하는데 있어서, 근접효과 뿐만 아니라 건식 에칭의 로딩 효과와, 이온밀링(ion milling)시의 섀도우 효과(shadow effect)에 의해, TMR 소자 (10)의 평면 형상이 마스크 패턴이나 레지스터 패턴으로부터 변화되며, 이 결과, 한방향 반전 자계의 격차가 더욱 커진다고 하는 문제도 있다.

본 발명은, 상기와 같은 사정을 감안하여 발명된 것이며, 그 목적은, 정보 기억부분에 있어서의 기입 특성 및 판독 특성의 격차가 작은, MRAM등의 고체 메모리 장치를 제공하는 것에 있다. 그 메모리 장치는 신뢰성이 높고 높은 수율로 생산할 수 있는 제품이다. 이러한 목적은 변형을 균일하게 유지하기 위해서 정보기억부분에 대응하는 레즈스트 마스크 패턴을 제작함으로써 달성된다.

본 발명은, 정보 기억 부분이 2차원적으로 배열되고 있는 고체 메모리 장치와 관련된 것이며, 상기 배열이 적어도 병진 대칭성을 가지는 패턴에 따라 실현되며, 본 발명은 고체 메모리 장치의 배열방법과도 관련된다. 와 관계되는 것이다.

본 발명에 의하면, 상기 정보 기억 부분이 병진 대칭성에 대응하도록 배열되어 있다. 즉, 상기 정보 기억 부분과 그 주변부들은 전체 배열에 걸쳐 동일하다. 이러한 방법으로 배열된 구조는 상기 정보 기억 부분의 형상에 대응하는 레지스트 마스크 패턴을 제작하는 리소그래피 공정에 있어서, 근접 효과가 특정의 정보 기억 부분에서 발생하는 것을 방지하게 된다.

본 발명에 따르면, 리소그래피 공정으로 일어나는 근접 효과가, 상기 정보 기억 부분의 각각에 대응하는 레지스트 마스크 패턴내에서 균등하게 발생한다. 게다가, 그 후의 상기 정보 기억 부분 제작 공정에 대해서도, 건식 에칭에 의한 로딩 효과와 이온밀링에 의한 섀도우 효과도 또한 상기 정보 기억 부분의 각각에서 균등하게 나타나므로, 상기 정보 기억 부분의 형상의 격차가 억제된다. 이 결과, 상기 정보 기억 부분에 있어서 균일한 기입 특성 및 판독특성이 얻어지게 되므로, 신뢰성이 높은, 대용량의 고체 메모리 장치를, 효과적으로 생산할 수 있게 된다.

본 발명은, 자화 방향이 고정된 자화 고정층과 터널 바리어층과 자화 방향의 변화하는 자화 자유층과의 적층체를, 상기 정보 기억 부분으로서 가지는 자기 메모리 소자가 배열된 자기 메모리 장치에 적용되지만, 이외에, MOS(Metal Oxide Semiconductor) 트랜지스터로 구동되는 캐패시터를 상기 정보 기억 부분으로서 가지는 DRAM(Dynamic Random Access Memory)에서도, 같은 리소그래피 공정으로 상기 캐패시터가 형성되므로, 같은 효과를 얻을 수 있다. 또, SRAM(Static Random Access Memory), FRAM(Ferroelectric Random Access Memory ), ROM(Read Only Memory), PROM(Programmable ROM), 그리고 EPROM(Erasable and Programmable ROM)의 경우에서도 동일하게 적용된다.

본 발명은 유비키타스 연산시(ubiquitous computing)에 필요한 고속, 불휘발성 고용량 메모리가 되는 MRAM에 적용할 수 있다. MRAM은 모든 종류의 전자장비, 특히 고집적화, 고속 및 낮은 소비전력을 요구하는 개인 통신장비의 휴대용 단말들에 적합하다.

본 발명의 상기 및 다른 목적들과, 특징 및 장점들은 첨부된 도면과 함께 첨 부된 청구항과 명세서로부터 명백하게 알 수 있을 것이다.

본 발명은, 정보 기억 부분이 자화 방향이 고정된 자화 고정층과 터널 바리어층과 자화 방향의 변화가 가능한 자화 자유층으로 구성된 적층체를, 각각 가지는 배열된 자기 메모리 소자를 포함하는 자기 메모리 장치에 적용될 때에 가장 좋은 효과를 나타낸다. 상기 적층체와 전기적으로 접속되어 있는 제 1배선과 상기 적층체와 전기적으로 절연되어 있는 제 2배선에 의해 상기 적층체가 구동된다. 상기 자기 메모리 소자에서는, 기입 특성 및 판독 특성이 상기 적층체의 이차원 패턴 형상에 민감하다는 사실에 근거하여 본 발명의 효과가 얻어진다.

본 발명에 따르면, 전기 적층체의 패턴이 선대칭축을 가지고 있고, 서로 인접하는 전기 적층체가, 상기 선대칭 축에 대해서 대칭이 되도록 배치되어 있는 것이 좋다.

또한, 서로 인접하는 두 개의 적층체는, 그 중 한 개가 제 2 배선에 따르는 방향내에서 반피치 어긋나 배치되어 있는 것이 좋다. 이와 같이 하면, 실시의 형태 2의 도면을 참조하여 설명되듯이, 자기 메모리 소자의 주위에 설치되는 접속 구멍등을 자기 메모리 소자로부터 균등하게 배치할 수 있어 전기 접속 구멍등에 의해 형성되는 불규칙한 표면 형상에 의해 자기 메모리 소자의 형상이 영향받지 않도록 최대한 보호하는 것이 가능하다.

또한 제 1 배선과 제 2 배선이 직교하고, 적층체의 패턴이 선대칭축을 가지며, 이 선대칭축이 제 1 또는 제 2배선에 대해서, 0도, 90도, 180도, 270도에서 교차하게 되도록 배치되어 있는 것이 좋다. 이와 같이 하면, 자기 메모리 소자에 토글 모드 기입(toggle mode writing)을 실시할 수 있다. 토글 모드에 의한 기입은, 기입 전류의 방향을 반전시킬 필요가 없기 때문에, 구동 회로를 간소화 및 고속화시키게 된다. 또한, 기입용 배선과 판독용 배선을 서로 독립적으로 형성하는 것이 가능하게 되므로, 기입과 판독을 거의 독립적으로 수행하는 것이 가능하게 된다.

이 때, 적층체의 인출 배선을 하층 배선과 접속하기 위한 접속 구멍의 패턴도, 선대칭축을 가지게 되므로, 서로 인접하는 접속 구멍이 선대칭 축에 대해서 대칭이 되도록 배치되어 있다. 이것은 전술한 효과와 동일한 효과를 나타내게 된다. 즉, 자기 메모리 소자의 주위에 설치되어 있는 접속 구멍은 자기 메모리 소자로부터 균등하게 멀리 배치되어 있으므로, 접속 구멍에 의해 형성되는 불규칙한 표면 형상에 의해 자기 메모리 소자의 형상이 영향을 받지 않도록 가능한 보호할 수 있다.

적층체의 배열 영역의 외측에 적층체와 동일 형상의 더미 패턴이 형성되어 있는 것이 좋다. 이와 같이 하면, 배열의 가장 외측에 위치하는 적층체도, 배열내부의 적층체와 같이, 주위를 완전하게 적층체로 둘러싸여진 상태가 되므로, 배열 내부의 적층체와 같은 조건하에서 배열의 가장 외측에서 적층체를 형성할 수 있다.

본 발명에 따르는 MRAM은, 다음과 같이 구성되는 것이 바람직하다. 자화 자유층과 자화 고정층이 그들 사이에 삽입된 터널 바리어층에 의해 분리된다. 특 정한 방향에서 정보는 자화 자유층을 자화시킴으로써 기입된다. 이러한 자화는 제 1 배선으로서의 비트선 및 제 2 배선으로서의 기입 워드 라인에 각각 흐르는 전류에 의해 야기되는 자계에 의해 이루어진다. 이 기입된 정보를 터널 바리어층에 의해 발생되는 터널 자기 저항 효과를 이용하여 판독한다. 이것은, MRAM의 표준적인 구성이다.

배열의 다른 양호한 패턴에 따르면, 정보 기억 부분이 선대칭축을 가지는 평면 형상 패턴을 가지며, 서로 인접하는 정보기억 부분이, 선대칭 축에 대해서 대칭이다.

배열의 다른 양호한 패턴에 따르면, 서로 인접하는 정보 기억 부분들은, 그 중 하나가 배선의 방향에서 반피치 어긋나도록 배치되어 있다.

배열의 다른 양호한 패턴에 따르면, 정보 기억 부분이 선대칭축을 가지는 평면 형상 패턴을 가지며, 이 선대칭축이 0도, 90도, 180도, 270도에서 선대칭축에 대해 경사지게 배치되어 있다.

배열의 다른 양호한 패턴에 따르면, 정보 기억 부분의 배열 영역의 외측에, 정보 기억 부분과 동일 형상의 더미 패턴이 형성되어 있다.

본 발명의 바람직한 실시의 형태를 도면을 참조하면서 구체적으로 설명한다. 아래와 같은 실시예의 형태 1~4는, 고체 메모리 장치가 자기 메모리 장치(MRAM)인 경우이다.

실시의 형태 1

도 1은, 실시의 형태 1에 근거하는 자기 메모리 장치(MRAM)에 있어서의 메모 리 셀의 배치를 나타내는 평면도이다. 이 자기 메모리 장치는, 도 15에 도시된 종래 예의 MRAM와 비교할만 하다. 도 15에서와 같이, 간단화를 위해, 도 1은, 하부층에 형성된 판독(선택)용 트랜지스터와 배선들을 생략하고 있다.

도 1에 도시된 MRAM은, 각각의 메모리 셀은, 1개의 TMR 소자 (10)와 1개의 판독(선택)용 트랜지스터를 포함하는 1T1J형의 메모리 셀이라는 점에서 도 15에 도시된 종래의 MRAM가 동일하다. 각각의 메모리 셀은 TMR 소자(10)의 인출 전극(6)으로부터 연장되어 있는 인출 배선(7)과, 인출 배선(7)을 판독(선택)용 트랜지스터의 드레인 전극에 접속하는 판독용 접속 플러그(30)를 포함한다. 게다가, 각 메모리 셀은 각각의 메모리 셀에 접속된 비트선(11)과 기입용 워드 라인(12)을 포함한다.

차이점은 메모리 셀의 배열에 있다. 도 15에 도시된 종래 예의 MRAM에서는, 좌우 대칭의 2개 1조의 메모리셀이 한 단위를 구성하도록 배치되어 있다. 반대로, 도 1에 도시된 MRAM에서는, 다수의 메모리 셀이 가로방향 및 세로 방향에서 등간격으로 배치되어 있으므로, 각각의 메모리 셀이 한 단위를 구성한다. 즉, 그 배열이 병진 대칭성을 가지고 있는 것이다.

도 1에 도시된 바와같이, 본 실시의 형태의 MRAM에서는, 1개의 TMR 소자와 그것을 둘러싸는 TMR 소자와의 관계가, 모든 TMR 소자에 대해서 동일하게 되도록 배치되어 있다. 그러므로, 근접 효과가 모든 TMR 소자에 대해서 동일하며, 이에 의해 변화를 감소시킬 수 있다.

배열의 가장 외측에 위치하는 TMR 소자(10)에는 상기 내용이 적용되지 않으 며, 그 외측에 이 TMR 소자(10)를 둘러싸는 TMR 소자(10)가 존재하지 않는다. 이러한 문제는 이 배열 영역의 외측에 TMR 소자(10)로서 동일 형상의 더미 패턴을 형성함으로써 해결된다. 그 결과 배열의 가장 외측에 위치하는 TMR 소자(10)도, 배열의 내부의 TMR 소자(10)과 같이, TMR 소자(10)와 더미 소자(10b)로 둘러싸진 상태가 되어, 배열의 내부의 TMR 소자(10)에 대한 조건과 같은 조건하에서 형성될 수 있다. 게다가, 도 1에 도시된 배열은, 배열의 상부 및 우측에 더미 소자(10b)가 배치되어 있다는 가정하에서 배치되어 있다.

도 2는, 상술한 MRAM에 있어서의 4개의 메모리 셀의 배치 관계를 나타내는 모식적인 단면도이다.

각각의 메모리 셀의 구성요소는, 도 16에 도시된 종래의 메모리 셀과 동일하다. 즉, 메모리 셀의 상부에는, 상술한 TMR 소자(10), 비트선 (11), 및 기입용 워드 라인(12)이 배치되어 있다. 비트선(11)은, TMR 소자(10)의 상부에 설치되어 TMR 소자(10)의 상부코트층(1)에 전기적으로 접속되어 있다. 기입용 워드 라인(12)은, 절연층이 사이에 삽입되어 있는 TMR 소자(10)의 하부에 설치되어 있다. 메모리 셀의 하부에는, 예를 들면 p형 실리콘 반도체 기판(20)내에 형성된 p형 웰 영역(21)이 있다. p형 웰 영역(21)에는, 드레인 전극(23), 드레인 영역(24), 게이트 전극(13), 게이트 절연막(25), 소스 영역(26), 및 소스 전극(27)으로 구성되는 n형의 선택용 MOS형 전계 효과 트랜지스터(15)가 설치되어 있다. 트랜지스터 (15)의 게이트 전극(13)은, 판독용 워드 라인(13)을 겸하며, 메모리 셀들을 접속하는 기다란 스트립이다. 드레인 전극(23)은, 인출 배선(7), 판독용 접속 플러그(30, 32, 34) 및 판독용 랜딩 패드(31, 33, 35)를 통해 TMR 소자(10)의 인출 전극층(6)에 접속되어 있다. 그러므로, 소스 전극(27)은 센스 라인(14)에 접속되어 있다.

TMR 소자(10)는, 종래예와 같이, 도 6에 도시된 구조를 가진다. TMR 소자(10)는, 지지기판(8)(여기에서는, 층간 절연막)위에 설치되어 있으며, 자화의 방향이 비교적 용이하게 반전되는 자화 자유층(기억층)(2)과 자화의 방향이 고정되어 있는 자화 고정층(4)을 포함하고 있다. 자화 자유층(기억층)(2)과 자화 고정층(4)은, 니켈, 철, 코발트, 또는 이러한 합금을 주성분으로 하는 강자성체가 이용된다. 또, 자화 고정층(4)은, 합성반강자성 (Synthetic Antiferromagnet : SAF) 결합을 가지는 다층막(강자성체／금속／강자성체의 적층막)이어도 괜찮다.　

자화 고정층(4)은 반강자성체층(5)에 접촉되도록 형성되어 있으며, 이러한 두 개의 층들은 교환 상호작용을 발생시키며, 이에 의해, 자화 고정층(4)은 강한 한 방향의 자기 이방성을 가지게 된다. 반강자성체층(5)의 재료로서는, 예를 들면, 철, 니켈, 백금, 이리듐 및 로듐등의 망간합금 또는 코발트나 니켈 산화물등을 사용할 수 있다.

자화 자유층(기억층)(2)은, 자화 고정층(4)의 자화 방향과 평행한 자화 용이축(또는 강자성체가 용이하게 자화되는 방향축)을 가지며, 자화 고정층(4)의 자화 방향에 대해 평행 또는 반평행이 되는 방향내에서 자화되기 쉬우므로, 이 두 개의 상태 사이에서 비교적 용이하게 자화 방향을 반전시킬 수 있다. 따라서, 두 개의 자화상태(자화 고정층(4)의 자화 방향에 대해 「평행」 및 「반평행」)가 정 보를 나타내는 “0”과“1”에 대응된다면, 자화 자유층(기억층)(2)이 정보 기억 매체로서 이용될 수 있다.

또한, 자화 자유층(기억층)(2)과 자화 고정층(4)의 사이에는, 알루미늄, 마그네슘, 실리콘등의 산화물 혹은 질화물등으로 구성되는 절연체에 의해 형성되는 터널 바리어층(3)이 삽입되어 있다. 그 층은 자화 자유층(기억층)(2)과 자화 고정층(4)간의 자기적 결합을 단절시키며, 자화 자유층(기억층)(2)의 자화 방향에 따라 터널 전류를 흘리는 역할을 담당하고 있다. TMR소자(10)를 구성하는 자성층 및 도체층은, 주로 스퍼터링법에 의해 형성되지만, 터널 바리어층(3)은, 스퍼터링으로 형성된 금속막을 산화 혹은 질화시킴으로써 형성된다.

상부코트층(1)은, TMR 소자(10)와 TMR 소자(10)에 접속되는 배선과의 상호 확산방지를 방지하며, 접촉 저항 저감 및 자화 자유층(기억층)(2)의 산화 방지라는 역할을 하며, 보통, 구리, 탄탈, 질화 티탄 및 티탄등의 재료를 사용할 수 있다. 인출 전극층(6)은, TMR 소자(10)와 직렬로 접속 되는 판독용의 스위칭 소자와의 접속용으로 이용되며, 이 인출 전극층(6)은 반강자성체층(5)으로 작용할 수 있다.

도 16에 도시된 종래의 메모리 셀과 상술한 메모리 셀의 차이는, 인접하는 2개의 메모리 셀들이 소스 영역(26), 소스 전극(27) 및 센스 라인 (14)을 공용하므로, 한 개의 메모리셀을 위한 판독용 랜딩 패드(33)가 다른 메모리 셀을 위한 판독용 배선(33b)으로 작용한다는 것이다.

도 2에 도시된 MRAM에서는, 3층 금속 배선이 MRAM 셀 어레이의 기본 기능을 수행하지만, 도 2에 도시된 MRAM이 15에 도시된 MRAM와 같이, 4층 배선의 프로세스 를 가지고 있다고 가정한다. 그 이유는 0.18μm를 위한 최근의 설계 규정에 따르는 장치의 고속 메모리 회로 또는 논리 회로에 대해서 4층 이상의 금속 배선이 이용되고 있기 때문이다.

종래 예의 도 16에서는, 하부와 상부도 좌우 대칭의 2개 1조의 메모리 셀로 구성되어 있다는 것은 도 2와 도 16으로부터 알 수 있다. 하부 의 대칭구조는 배선을 간략화하기 위해 채택되었으며, 이에 의해, 상부의 TMR 소자(10)도 좌우 대칭의 패턴으로 배치된다. 반대로, 본 실시의 형태에서는, 메모리 셀에 판독용 랜딩 패드(33b)가 설치되며, 이 판독용 랜딩 패드(33b)에 의해, 하부 구조는 종래와 같이, 배선을 간략화할 수 있는 좌우대칭의 구조로 된다. 그러나, 상부의 배치를 병진 대칭을 가지는 구조로 변경되며, 이에 의해, 좌우 대칭은 하부 구조에 가장 적합하게 되며, 병진 대칭은 상부 구조에 가장 적합하게 된다.

실시의 형태 2

도 3은, 실시의 형태 2에 근거하는 자기 메모리 장치(MRAM)에 있어서의 메모리 셀의 배치를 나타내는 평면도이다.

도 1에 도시한 실시의 형태 1의 MRAM와 같이, 도 3에 도시된 MRAM에 있어서, 각각의 메모리 셀은, 1개의 TMR 소자(10)와 1개의 판독용(선택) 트랜지스터를 포함하는 1T1J형의 메모리 셀이다. 각각의 메모리 셀은 TMR 소자(10)의 인출 전극(6)으로부터 연장되는 인출 배선(7)과 인출 배선(7)을 판독용(선택) 트랜지스터의 드레인 전극에 접속하는 판독용 접속 플러그(30)를 또한 포함한다. 게다가, 각 메모리 셀에 접속된 비트선(11)과 기입용 워드 라인(12)을 포함한다. 도 1에 도시된 바와같이, 도 3은 간단화를 위해, 하층에 설치되어 있는 배선과 판독용(선택) 트랜지스터를, 생략하고 있다.

이 실시의 형태는 실시의 형태 1과 배열면에서 다르다. 실시의 형태 1의 배열에서는, 모든 컬럼(column)내의 TMR 소자(10)가 기입용 워드 라인(12)의 동일한 위치에 배치되어 있다. 그러나, 실시의 형태 2에서는, 기입용 워드 라인(12)의 컬럼 방향내의 TMR 소자(10)가, 한 컬럼내의 TMR 소자가 인접한 컬럼내의 소자와 반피치 어긋나서 배치되도록 형성되어 있다.

실시의 형태 1의 배열은, 한 개의 컬럼내의 TMR 소자(10)가 기입용 워드 라인(12)의 방향에서 인접한 컬럼내의 TNR소자와 정렬되도록 형성된다. 그 결과, 판독용 접속 플러그(30)는 우측 컬럼내의 TMR 소자(10)에 근접해서 배치되게 된다. 상술한 바와같이, 판독용 접속 플러그(30)가 형성되어 있는 영역에서는, 표면 상태가 자주 손상되므로, 실시의 형태 1의 배열에서는, 손상된 표면 상태가 쉽게 TMR 소자(10)에 영향을 주게 된다.

반대로, 실시의 형태 2의 배열은, 한 컬럼내의 TMR 소자(10)가 기입용 워드 라인(12)의 방향내에서 인접한 컬럼내의 TMR 소자로부터 반피치 어긋나 있으므로, 왼쪽의 컬럼의 메모리 셀의 판독용 접속 플러그(30)는 오른쪽의 컬럼의 TMR 소자(10)로부터 떨어지도록 배치된다. 이 때문에, 실시의 형태 2의 배열에서는, TMR 소자(10)가, 판독용 접속 플러그(30)등이 형성되어 있는 영역내의 손상된 표면 형상에 의해 영향을 적게 받게 된다.

그 외의 특징은, 실시의 형태 1과 같다. 즉, 1개의 TMR 소자와 그 주변 의 TMR 소자와의 관계가, 모든 TMR 소자에 대해서 동등하게 되도록 배치되어 있다. 그러므로, 근접 효과가 모든 TMR 소자에 대해서 균등하게 되므로, 변화가 감소된다.

또한, 도 3에서는 생략하고 있지만, 메모리 셀의 배열 영역의 외측에는, TMR 소자(10)와 동일 형상의 더미 패턴을 형성해 두는 것이 좋다. 그러므로, 배열의 가장 외측에 위치하는 TMR 소자(10)도, 배열의 내부의 TMR 소자(10)와 같이 같은 조건하에서 형성될 수 있다.

실시의 형태 3

도 4는, 실시의 형태 3에 근거하는 자기 메모리 장치(MRAM)에 있어서의 메모리 셀의 배치를 나타내는 평면도이다.

도 1에 도시한 실시의 형태 1의 MRAM과 같이, 도 4에 도시한 MRAM에 있어서, 각각의 메모리 셀은, 1개의 TMR 소자(10)와 1개의 판독용(선택)트랜지스터를 포함하는 1T1J형의 메모리 셀이다. 각각의 메모리 셀은 TMR 소자(10)의 인출 전극(6)으로부터 연장되는 인출 배선(7)과, 인출 배선(7)을 판독용(선택) 트랜지스터의 드레인 전극에 접속하는 판독용 접속 플러그 (30)를 포함한다. 게다가, 각 메모리 셀은 각각의 메모리 셀에 접속된 비트선(11)과 기입용 워드 라인(12)을 포함한다. 도 1에 도시된 바와같이, 도 4는 간략화를 위해, 하층에 설치되어 있는 배선과 판독용(선택) 트랜지스터를, 생략하고 있다.

실시의 형태 1과 3의 차이는 배열에 있다. 실시의 형태 1의 배열에서는, TMR 소자(10)의 패턴의 기다란 축이 우측 각도들에서 비트선(11)과 교차하도록 배 향되어(oriented) 있으며, 실시의 형태 3의 배열에서는, TMR 소자(10)의 패턴의 기다란 축이 비트선(11)의 방향 및 기입용 워드 라인(12)의 방향에 대해 45도 경사지도록 배향되고 있는 것이다. TMR 소자 (10)의 패턴의 배향은, 미국 특허 6543906호 명세서에 개시되고 있는 토글 모드 기입을 가능하게 하는 구조이다.

토글 모드로 이용되는 TMR 소자(10)에서는, SAF의 3층 구조의 자화 자유층(또는 강자성체층／반강자성 결합층／강자성체층의 적층막)을 가지며, 상층의 강자성체층과 하층의 강자성체층이 서로 역방향으로, 거의 균형된 힘을 가지고 자화되도록 형성되어 있다. 터널 바리어층에 접하고 있는 하층의 자화 방향은 정보로서 판독된다. 토글 모드에 의한 기입에서는, 기입 전류의 방향을 반전시킬 필요가 없기 때문에, 구동 회로를 간소화 및 고속화할 수 있다. 또, 기입용 배선과 판독용 배선을 독립적으로 형성하는 것이 가능하므로, 이에 의해, 기입 동작과 읽어내 판독을 독립적으로 실시하는 것이 가능하다.

그 외의 특징은, 실시의 형태 1과 같다. 즉, 1개의 TMR 소자와 그 주변에 있는 TMR 소자와의 관계가, 모든 TMR 소자에 대해서 동등하게 되도록 배치되어 있으므로, 근접 효과가 모든 TMR 소자에 대해 균등하게 되어, 변화가 감소된다.

도 4에는 도시되어 있지 않지만, 메모리 셀의 배열 영역의 외측에는, TMR 소자(10)와 동일 형상의 더미 패턴을 형성해 두는 것이 좋다. 이와 같이 하면, 배열의 가장 외측에 위치하는 TMR 소자(10)도, 배열의 내부의 TMR 소자(10)와 같은 조건하에서 형성할 수 있다.

실시의 형태 4

도 5는, 실시의 형태 4에 근거하는 자기 메모리 장치(MRAM)에 있어서의 메모리 셀의 배치를 나타내는 평면도이다.

도 4에 도시된 실시의 형태 3의 MRAM와 같이, 도 5에 도시된 MRAM에 있어서, 각각 메모리 셀은, 1개의 TMR 소자(10)와 1개의 판독용(선택) 트랜지스터를 포함하는 1T1J형의 메모리 셀이며, TMR 소자(10)의 인출 전극(6)으로부터 연장되는 인출 배선(7)과, 인출 배선(7)을 판독용(선택) 트랜지스터의 드레인 전극에 접속하는 판독용 접속 플러그(30)를 포함하며, 각 메모리 셀은 각각의 메모리 셀에 접속된 비트선(11)과 기입용 워드 라인(12)을 포함한다. 도 1에 도시된 바와같이, 도 5는 간략화를 위해, 하층에 설치되어 있는 배선과 판독용(선택) 트랜지스터를, 생략하고 있다.

실시의 형태 3의 특징은, TMR 소자(10)의 패턴의 기다란 축이 비트선(11)과 기입용 워드 라인(12)의 방향에 대해 45도 경사지도록 배향되고 있는 것이다. 그러므로, TMR 소자(10)는 토글 모드 기입을 가능하게 하는 구조이다.

도 5에 도시된 MRAM는, 도 4에 도시된 실시의 형태 3의 MRAM보다 한층 더 대칭성이 좋다. 도 5에는, 패턴 형상의 대칭성을 알기 쉽게 하기 위해서 체인 라인(보조선)이 도시되어 있다. 도 4에 도시된 MRAM에서는, TMR 소자(10)와 그와 인접한 TMR 소자(10)와의 위치 관계는 셀 어레이내의 모든 TMR 소자(10)에 대해서 동일하나, 두 개의 인접한 TMR 소자들은 비트 패턴의 기다란 축에 대한 좌우 대칭은 아니다. 그러므로, 레지스터 패턴이 기다란 축에 대해서 비대칭이 될 가능성이 존재한다. 본 실시의 형태에서는, 모든 TMR 소자(10)가 비트 패턴의 기다 란 축과 짧은 축에 대해서 대칭이며, 근접 효과가 모든 소자에 대해서 균등하게 되어 대칭성이 더욱 좋은 패턴이 형성된다. 이에 의해, TMR 소자(10)간의 격차가 개선되는 것과 동시에, 특성을 제어하기 쉬운 대칭형 상태의 MRAM 장치를 형성할 수 있다.

그 외의 특징은, 실시의 형태 1과 같다. 즉, 1개의 TMR 소자와 그 주변의 TMR 소자와의 관계가, 모든 TMR 소자에 대해서 동등하게 되도록 배치되어 있으므로, 근접 효과가 모든 TMR 소자에 대해서 균등하게 되며, 격차가 개선된다.

도 5에는 도시되어 있지 않지만, 메모리 셀의 배열 영역의 외측에는, TMR 소자(10)와 동일 형상의 더미 패턴을 형성해 두는 것이 좋다. 이와 같이 하면, 배열의 가장 외측에 위치하는 TMR 소자(10)도, 배열의 내부의 TMR 소자(10)와 같은 조건하에서 형성할 수 있다.

이상, 본 발명을 실시의 형태에 근거해 설명했지만, 본 발명은 이러한 예에 한정되어 것이 아니고, 발명의 주지를 일탈하지 않는 범위에서 적당히 변경 가능하다 것은 말할 필요도 없다.

본 발명은 유비키타스 연산시재에 필요한 고속, 불휘발성 고용량 메모리가 되는 MRAM에 적용할 수 있다. MRAM은 모든 종류의 전자장비, 특히 고집적화, 고속 및 낮은 소비전력을 요구하는 개인 통신장비의 휴대용 단말들에 적합하다.

Claims

정보 기억 부분이 2차원적으로 배열되고 있는 고체 메모리 장치에 있어서,

상기 배열이 병진 대칭성(translational symmetry)을 가지는 패턴이 되는 것을 특징으로 하는 고체 메모리 장치.
제 1항에 있어서,

자화 방향이 고정된 자화 고정층과 터널 바리어층과 자화 방향의 변화가 가능한 자화 자유층으로 구성된 적층체를, 상기 정보 기억 부분으로서 각각 가지는 자기 메모리 소자가 배열되며, 상기 적층체와 전기적으로 접속되어 있는 제 1배선과 상기 적층체와 전기적으로 절연되어 있는 제 2배선에 의해 상기 적층체가 구동되는 고체 메모리 장치.
제 2항에 있어서,

상기 적층체의 패턴이 선대칭축을 가지고 있으므로, 서로 인접하는 상기 적층체가, 상기 선대칭축에 대해서 대칭이 되도록 배치되어 있는 고체 메모리 장치.
제 2항에 있어서,

인접하는 적층체들 중 한 개는 인접하는 적층체들 중 다른 한 개와 상기 제 2배선에 따르는 방향에서 반피치 어긋나서 배치되어 있는 고체 메모리 장치.
제 2항에 있어서,

상기 제 1 배선과 상기 제 2배선이 직교하며, 상기 적층체의 패턴이 선대칭축을 가지며, 선대칭축이 상기 제 1 또는 상기 제 2배선과, 0도, 90도, 180도, 270도의 각도에서 교차하도록 배치되어 있는 고체 메모리 장치.
제 5항에 있어서,

상기 적층체의 인출 배선을 하층 배선과 접속하기 위한 접속 구멍의 패턴은, 상기 선대칭축을 가지며, 서로 인접하는 상기 접속 구멍이 상기 선대칭 축에 대해서 대칭이 되도록 배치되어 있는 고체 메모리 장치.
제 2항에 있어서,

상기 적층체의 배열 영역은 상기 적층체와 동일 형상의 더미 패턴에 의해 둘러싸여 있는 고체 메모리 장치.
제 2항에 있어서,

상기 자화 고정층과 상기 자화 자유층과의 사이에 상기 터널 바리어층이 삽입되어 있고, 비트 라인이 되는 상기 제 1배선과 기입 워드라닝이 되는 상기 제 2 배선을 통해 흐르는 전류에 의해 야기되는 자계에 의해 상기 자화 자유층을 자화하고, 기입 정보를 상기 터널 바리어층에 의한 터널 자기 저항 효과를 이용하여 판독 하도록 구성된 고체 메모리 장치.
제 1항에 있어서,

상기 정보 기억 부분이 선대칭축을 가지는 평면 형상 패턴을 가지며, 서로 인접하는 상기 정보 기억부분이, 상기 선대칭 축에 대해서 대칭이 되도록 배치되어 있는 고체 메모리 장치.
제 1항에 있어서,

인접하는 적층체들 중 한 개는 인접하는 적층체들 중 다른 한 개와 상기 제 2배선에 따르는 방향에서 반피치 어긋나서 배치되어 있는 고체 메모리 장치.
제 1항에 있어서,

상기 정보 기억 부분이 선대칭축을 가지는 평면 형상 패턴을 가지며, 이 선대칭축이 배선에 대해서, 0도, 90도, 180도, 270도에서 경사져 있도록 배치되어 있는 고체 메모리 장치.
제 1항에 있어서,

상기 정보 기억 부분의 배열 영역은 상기 정보 기억 부분과 동일 형상의 더미 패턴에 의해 둘러싸여 있는 고체 메모리 장치.
고체 메모리 장치내의 정보 기억 부분의 2차원적 배열을 실현하는 방법에 있어서,

상기 배열이 병진 대칭성을 가지는 패턴이 되는 것을 특징으로 하는 고체 메모리 방법.
제 13항에 있어서,

자화 방향이 고정된 자화 고정층과 터널 바리어층과 자화 방향의 변화가 가능한 자화 자유층으로 구성된 적층체를, 상기 정보 기억 부분으로서 각각 가지는 자기 소자들로 구성되어 있으며, 상기 적층체와 전기적으로 접속되어 있는 제 1배선과 상기 적층체와 전기적으로 절연되어 있는 제 2배선에 의해 상기 적층체가 구동되는 고체 메모리 방법.