KR100951068B1 - 자기 기억 장치 및 그 제조 방법 - Google Patents
자기 기억 장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100951068B1 KR100951068B1 KR1020037012210A KR20037012210A KR100951068B1 KR 100951068 B1 KR100951068 B1 KR 100951068B1 KR 1020037012210 A KR1020037012210 A KR 1020037012210A KR 20037012210 A KR20037012210 A KR 20037012210A KR 100951068 B1 KR100951068 B1 KR 100951068B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- write word
- word line
- layer
- forming
- Prior art date
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 93
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 238000003860 storage Methods 0.000 title claims description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 110
- 230000005294 ferromagnetic effect Effects 0.000 claims abstract description 15
- 238000009751 slip forming Methods 0.000 claims abstract description 10
- 238000009413 insulation Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 39
- 238000009792 diffusion process Methods 0.000 claims description 26
- 230000005290 antiferromagnetic effect Effects 0.000 claims description 19
- 239000011295 pitch Substances 0.000 claims description 15
- 238000002955 isolation Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 8
- 230000008569 process Effects 0.000 claims description 3
- 230000005669 field effect Effects 0.000 abstract description 17
- 230000005415 magnetization Effects 0.000 abstract description 17
- 230000010354 integration Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 13
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 12
- 239000004020 conductor Substances 0.000 description 12
- 229910000914 Mn alloy Inorganic materials 0.000 description 10
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 7
- 238000005498 polishing Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 239000002699 waste material Substances 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229910017052 cobalt Inorganic materials 0.000 description 5
- 239000010941 cobalt Substances 0.000 description 5
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 5
- 238000001459 lithography Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000003302 ferromagnetic material Substances 0.000 description 4
- 229910052742 iron Inorganic materials 0.000 description 4
- 229910052749 magnesium Inorganic materials 0.000 description 4
- 239000011777 magnesium Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- -1 magnesium nitride Chemical class 0.000 description 3
- 238000005121 nitriding Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910052707 ruthenium Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 2
- 229910002091 carbon monoxide Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229910000428 cobalt oxide Inorganic materials 0.000 description 2
- IVMYJDGYRUAWML-UHFFFAOYSA-N cobalt(ii) oxide Chemical compound [Co]=O IVMYJDGYRUAWML-UHFFFAOYSA-N 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- SHMWNGFNWYELHA-UHFFFAOYSA-N iridium manganese Chemical compound [Mn].[Ir] SHMWNGFNWYELHA-UHFFFAOYSA-N 0.000 description 2
- DALUDRGQOYMVLD-UHFFFAOYSA-N iron manganese Chemical compound [Mn].[Fe] DALUDRGQOYMVLD-UHFFFAOYSA-N 0.000 description 2
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 2
- 239000000395 magnesium oxide Substances 0.000 description 2
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 2
- ZAUUZASCMSWKGX-UHFFFAOYSA-N manganese nickel Chemical compound [Mn].[Ni] ZAUUZASCMSWKGX-UHFFFAOYSA-N 0.000 description 2
- IGOJMROYPFZEOR-UHFFFAOYSA-N manganese platinum Chemical compound [Mn].[Pt] IGOJMROYPFZEOR-UHFFFAOYSA-N 0.000 description 2
- GBZQODYDRJQFHG-UHFFFAOYSA-N manganese rhodium Chemical compound [Mn].[Rh] GBZQODYDRJQFHG-UHFFFAOYSA-N 0.000 description 2
- 229910000480 nickel oxide Inorganic materials 0.000 description 2
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229930091051 Arenine Natural products 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000035755 proliferation Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 239000010948 rhodium Substances 0.000 description 1
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 150000003431 steroids Chemical class 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
Abstract
MRAM의 구조 상의 본질적인 문제점인 고집적화에 의한 신뢰성의 문제와 크로스토크의 문제를 동시에 해결한다. 기록 워드선(11), 비트선(12)과 소정 간격을 두고 교차하도록 형성되고, 그 교차 영역에 터널 절연층(303)을 강자성체층의 자화고정층(302)과 기억층(304)에 끼워 구성되는 TMR 소자(l3)가 설치된 자기 기억 장치(1)에 있어서, 2개의 판독 트랜지스터인 전계 효과형 트랜지스터(24, 24)가 형성되는 것으로, 기록 워드선(11)의 투영 영역을 비스듬하게 가로지르는 제 1 영역(22a)과, 비트선(12)과 평행하고 또한 제 1 영역(22a)의 일단측에 연속하여 형성된 제 2 영역(22b)과, 비트선(12)과 평행하고 또한 제 1 영역(22a)의 타단측에 연속하여 형성된 제 3 영역(22c)으로 이루어지는 반도체 영역(22)을 구비한 것이다.
기록 워드선, 비트선, 강자성체층, 터널 절연층, 자기 기억 소자
Description
본 발명은 자기 기억 장치 및 그 제조 방법에 관한 것으로, 상세하게는 터널자기 저항 소자를 구성하는 강자성체의 스핀 방향이 평행 또는 반평행에 의해서 저항치가 변화하는 것을 이용하여 정보를 기록하는 불휘발성의 자기 기억 장치 및 그 제조 방법에 관한 것이다.
정보 통신 기기, 특히 휴대 단말 등의 개인용 소형 기기의 비약적인 보급과 함께, 이것을 구성하는 메모리 소자나 논리 소자 등의 소자에는 고집적화, 고속화, 저소비 전력화 등, 한층 더 고성능화가 요구되고 있다. 특히 불휘발성 메모리는 유비쿼터스(ubiquitous) 시대에 필요 불가결한 소자라고 생각된다.
예를 들면, 전원 소모나 트러블, 서버와 네트워크가 어떠한 장해에 의해 절단된 경우에도, 불휘발성 메모리는 개인의 중요한 정보를 보호할 수 있다. 그리고, 불휘발성 메모리의 고밀도화, 대용량화는 가동 부분의 존재에 의해 본질적으로 소형화가 불가능한 하드디스크나 광디스크를 재기록하는 기술로서 점점 더 중요해지고 있다.
또한, 최근의 휴대 기기는 불필요한 회로 블록을 스탠드바이 상태로 할 수 있는 한 소비 전력을 억제하고자 설계되어 있지만, 고속 네트워크 메모리와 대용량 기억 메모리를 겸할 수 있는 불휘발성 메모리가 실현된다면, 소비 전력과 메모리의 낭비를 없앨 수 있다. 또한, 전원을 넣으면 순간적으로 기동할 수 있는, 소위 인스턴트·온 기능도 고속의 대용량 불휘발성 메모리가 실현된다면 가능해진다.
불휘발성 메모리로서는 반도체를 사용한 플래시 메모리나, 강유전체를 사용한 FRAM(Ferroelectric Random Access Memory) 등을 들 수 있다. 그러나, 플래시 메모리는 구조가 복잡하기 때문에 고집적화가 곤란하고, 게다가 기록 속도가 μ초의 자리수이기 때문에 느리다는 결점이 있다. 한편, FRAM에 있어서는 재기록 가능 회수가 1012 내지 1014로 완전하게 스태틱 랜덤 액세스 메모리나 다이나믹 랜덤 액세스 메모리로 재기록하기 위해서는 내구성이 낮다는 문제가 지적되고 있다. 또한, 강유전체 커패시터의 미세 가공이 어렵다는 과제도 지적되고 있다.
이들의 결점을 갖지 않은 불휘발성 메모리로서 주목되고 있는 것이, 예를 들면, 「Wang et al., IEEE Trans. Magn. 33(1997) p4498」에 기재되어 있는 바와 같은 MRAM(Magnetic Random Access Memory) 또는 MR(Mageneto resistance) 메모리라고 불리는 자기 메모리이고, 최근의 TMR(Tunnel Magnetoresistance) 재료의 특성이 향상됨에 따라 주목되고 있다.
MRAM은 구조가 단순하기 때문에 고집적화가 용이하고, 또한 자기 모멘트의 회전에 의해 기록을 하기 때문에, 재기록 회수가 크다고 예측되어 있다. 또한, 액세스 시간에 대해서도 대단히 고속인 것이 예상되고, 이미 100㎒로 동작 가능한 것 이 R.Scheuerlein et al, ISSCC Digest of Papers(Feb.2000) p128-129에서 보고되어 있다.
MRAM에서의 기록은 배선에 전류를 흘림으로써 발생하는 전류 자장에 의해서 기록층의 자화를 회전시킴으로써 행하고 있다. 그런데, 고집적화에 의해서 배선이 미세해짐에 따라, 기록선에 흘릴 수 있는 경계 전류치가 내려가기 때문에, 얻어지는 자계가 작아지고, 피기록 영역의 보자력을 작게 하지 않을 수 없다. 이것은 정보 기록 소자의 신뢰성이 저하되는 것을 의미한다. 또한, 자계는 빛이나 전자선과 같이 좁힐 수 없기 때문에, 고집적화한 경우에는 크로스토크(crosstalk)의 큰 원인이 된다고 생각된다.
이 신뢰성의 문제와 크로스토크의 문제를 동시에 해결하기 위해서는 고집적화를 도모하면서도, 강자성 터널 접합에 자계를 인가하는 자계 인가 수단인 서로 직교하는 비트선과 기록 워드선의 배선 폭을 충분히 확보하는 것이 중요하고, 또한, 누설 자계를 억제하는 최적의 차폐(shield) 구조가 필요하게 된다.
본 발명이 해결하고자 하는 과제는 MRAM의 구조 상의 본질적인 문제점인 고집적화에 의한 신뢰성의 문제와 크로스토크의 문제를 동시에 해결하는 것에 있다.
본 발명은 상기 과제를 해결하기 위해서 이루어진 자기 기억 장치 및 그 제조 방법이다.
본 발명의 자기 기억 장치는 기록 워드선과, 상기 기록 워드선과 소정 간격을 두고 교차하도록 형성된 비트선과, 터널 절연층을 강자성체층으로 끼워 구성되 는 것으로 상기 기록 워드선과 상기 비트선의 교차 영역에 설치된 자기 기억 소자와, 상기 자기 기억 소자의 상기 기록 워드선측에 형성된 반강자성체층을 포함하는 접속층을 구비한 자기 기억 장치에 있어서, 2개의 판독 트랜지스터가 형성되는 것으로, 상기 기록 워드선의 투영 영역을 비스듬하게 가로지르는 제 1 영역과, 상기 비트선과 평행하고 또한 상기 제 1 영역의 일단측에 연속하여 형성된 제 2 영역과, 상기 비트선과 평행하고 또한 상기 제 1 영역의 타단측에 연속하여 형성된 제 3 영역으로 이루어지는 반도체 영역을 구비한 것이다.
상기 반도체 자기 기억 장치에서는 2개의 판독 트랜지스터가 형성되는 반도체 영역이, 기록 워드선의 투영 영역을 비스듬하게 가로지르는 제 1 영역과, 비트선과 평행하고 또한 제 1 영역의 일단측에 연속하여 형성된 제 2 영역과, 비트선과 평행하고 또한 상기 제 1 영역의 타단측에 연속하여 형성된 제 3 영역으로 이루어지기 때문에, 자기 기억 소자와 접속층으로 이루어지는 기억 셀은 비트선과 기록 워드선의 교차 영역에 자기 기억 소자를 배치하고 또한 접속층을 반도체 영역의 단부측에 접속하도록 하여도, 기록 워드선의 배치 방향에 대하여 경사 방향으로 1/2n(단지, n은 1 이상의 자연수를 나타냄) 피치씩 물려놓고 배치하는 것이 가능해진다.
더구나, 기록 워드선의 배치 방향으로 배치되어 있는 복수의 반도체 영역으로 이루어지는 제 1 반도체 영역열에 인접하는 제 2 반도체 영역열을 구성하는 각 반도체 영역의 일단부가 제 1 반도체 영역열의 각 반도체 영역 사이에서의 제 2 반도체 영역열측에 하나씩 배치하는 것이 가능해진다.
따라서, 판독 트랜지스터가 형성되는 각 반도체 영역을 점유 면적적인 낭비를 없애고 효율적으로 소자 분리 영역에 의해 분리하는 것이 가능해진다. 또한, 각 반도체 영역끼리가 단락(short)되지 않고서 판독 트랜지스터의 확산층과 비트선과의 콘택트홀을 축소시키는 것이 가능해지고, 기억 셀이 콘택트홀과 비교하여 보다 축소화되더라도 반도체 영역끼리의 단락이 회피된다.
본 발명의 반도체 자기 기억 장치의 제조 방법은 소정 간격을 유지하여 교차하는 기록 워드선과 비트선의 교차 영역에 터널 절연층을 강자성체층으로 끼워 이루어지는 터널 자기 저항 소자를 갖는 것으로 상기 강자성체층의 스핀 방향이 평행 또는 반평행에 의해서 저항치가 변화하는 것을 이용하여 정보를 기억하는 자기 기억 소자를 구비한 정보 기억 장치의 제조 방법에 있어서, 반도체 기판에, 2개의 판독 트랜지스터가 형성되는 것으로, 상기 기록 워드선의 형성 예정 영역을 투영한 영역을 비스듬하게 가로지르는 제 1 영역과, 상기 비트선과 평행하고 또한 상기 제 1 영역의 일단측에 연속하여 형성된 제 2 영역과, 상기 비트선과 평행하고 또한 상기 제 1 영역의 타단측에 연속하여 형성된 제 3 영역으로 이루어지는 반도체 영역을 구분하는 소자 분리 영역을 형성하는 공정과, 상기 기록 워드선의 형성 예정 영역과 평행하게 상기 반도체 영역 상에 게이트 절연막을 개재하여 게이트 전극을 형성함과 동시에 상기 반도체 영역의 제 1 영역이 공통의 확산층이 되도록 상기 게이트 전극의 양측에서의 상기 반도체 영역에 확산층을 형성하여 2개의 판독 트랜지스터를 구성하는 공정과, 상기 2개의 판독 트랜지스터를 피복하는 제 1 절연막을 형성하는 공정과, 상기 제 1 절연막 상에, 상기 2개의 판독 트랜지스터의 공통의 확 산층에 접속되는 것으로 기록 워드선의 형성 예정 영역과 평행하게 전원선을 형성하는 공정과, 상기 전원선을 피복하는 제 2 절연막을 형성하는 공정과, 상기 제 2 절연막 상에, 상기 자기 기억 소자에 자계를 인가하는 기록 워드선을 형성하는 공정과, 상기 기록 워드선을 피복하는 제 3 절연막을 형성하는 공정과, 상기 제 3 절연막으로부터 상기 제 1 절연막에, 상기 2개의 판독용의 트랜지스터를 구성하는 공통의 확산층 이외의 2개의 확산층에 접속되는 콘택트부를 형성하는 공정과, 상기 제 3 절연막 상에 상기 콘택트부에 접속되는 반강자성체층을 포함하는 접속층을 형성함과 동시에 터널 절연층을 강자성체층으로 끼워 이루어지는 강자성 터널 접합을 갖는 자기 기억 소자를 형성하는 공정과, 상기 자기 기억 소자를 피복하는 제 4 절연막을 형성하는 공정과, 상기 제 4 절연막 상에 상기 자기 기억 소자에 접속되어 상기 기록 워드선과 직교하는 비트선을 형성하는 공정을 구비하고 있다.
상기 자기 기억 장치의 제조 방법에서는 2개의 판독 트랜지스터가 형성되는 반도체 영역이, 기록 워드선의 투영 영역을 비스듬하게 가로지르는 제 1 영역과, 비트선과 평행하고 또한 제 1 영역의 일단측에 연속하여 형성된 제 2 영역과, 비트선과 평행하고 또한 상기 제 1 영역의 타단측에 연속하여 형성된 제 3 영역으로 형성되기 때문에, 자기 기억 소자와 접속층으로 이루어지는 기억 셀은 비트선과 기록 워드선의 교차 영역에 자기 기억 소자를 배치하고 또한 접속층을 반도체 영역의 단부측에 접속하도록 하여도, 기록 워드선의 배치 방향에 대하여 경사 방향으로 1/2n(단, n은 1 이상의 자연수를 나타냄) 피치씩 물려 놓고 배치하는 것이 가능해진다.
또한, 기록 워드선의 배치 방향으로 배치되어 있는 복수의 반도체 영역으로 이루어지는 제 1 반도체 영역열에 인접하는 제 2 반도체 영역열을 구성하는 각 반도체 영역의 일단부가 제 1 반도체 영역열의 각 반도체 영역 사이에서의 제 2 반도체 영역열측에 하나씩 배치하는 것이 가능해진다. 따라서, 판독 트랜지스터가 형성되는 각 반도체 영역을 점유 면적적인 낭비를 없애고 효율적으로 배치하여 형성하는 것이 가능해진다.
또한, 자기 기억 소자간의 간격 및 기록 워드선간의 간격을 충분하게 확보할 수 있기 때문에, 크로스토크의 문제가 해결된다.
도 1a 및 도 1b는 본 발명의 자기 기억 장치에 따른 일 실시예를 도시하는 개략 구성 단면도.
도 2a 내지 도 2c는 본 발명의 자기 기억 장치에 따른 일 실시예를 도시하는 주요층의 레이아웃도.
도 3은 MRAM의 주요부를 간략화하여 도시한 개략 구성 사시도.
도 4는 용이축 방향 자계(HEA) 및 곤란축 방향 자계(HHA)에 의한 기억층 자화 방향의 반전 임계치를 도시하는 아스테로이드(asteroid) 곡선.
도 5는 도 3의 MRAM의 원리 회로를 도시하는 회로도.
도 6은 터널 자기 저항 소자를 도시하는 사시도.
도 7a 내지 도 7c는 본 발명의 자기 기억 장치의 제조 방법에 따른 일 실시 예를 도시하는 개략 구성 단면도 및 레이아웃도.
도 8a 내지 도 8c는 본 발명의 자기 기억 장치의 제조 방법에 따른 일 실시예를 도시하는 개략 구성 단면도 및 레이아웃도.
도 9a 내지 도 9c는 본 발명의 자기 기억 장치의 제조 방법에 따른 일 실시예를 도시하는 개략 구성 단면도 및 레이아웃도.
도 10a 내지 도 10c는 본 발명의 자기 기억 장치의 제조 방법에 따른 일 실시예를 도시하는 개략 구성 단면도 및 레이아웃도.
도 11a 내지 도 11c는 본 발명의 자기 기억 장치의 제조 방법에 따른 일 실시예를 도시하는 개략 구성 단면도 및 레이아웃도.
우선, 일반적인 MRAM(Magnetic Random Access Memory)을 도 3의 주요부를 간략화하여 도시한 개략 구성 사시도에 의해서 설명한다. 도 3에서는 간략화하여 도시하였으므로, 판독 회로 부분의 도시는 생략되어 있다.
도 3에 도시하는 바와 같이, 9개의 메모리 셀을 포함하여, 서로 교차하는 기록 워드선(11; 111, 112, 113)) 및 비트선(12; 121, 122, 123)을 갖는다. 그 기록 워드선(11)과 비트선(12)의 교차 영역에는 자기 기억 소자로서 자기 저항 효과(TMR) 소자(13; 131 내지 139)가 배치되어 있다. TMR 소자(13)로의 기록은 비트선(12) 및 기록 워드선(11)에 전류를 흘리고나서 발생하는 합성 자계에 의해서 비트선(12)과 기록 워드선(11)의 교차 영역에 형성된 TMR 소자(13)의 기억층(304)(상세한 것은 도 5 참조)의 자화 방향을 자화 고정층(302)(상세한 것은 도 5 참조) 에 대하여 평행 또는 반평행행한다.
도 4에 도시하는 아스테로이드 곡선은 인가된 용이축 방향 자계(HEA) 및 곤란축 방향 자계(HHA)에 의한 기억층 자화 방향의 반전 임계치를 나타내고 있다. 아스테로이드 곡선 외부에 상당하는 합성 자계 벡터가 발생하면, 자계 반전이 생긴다. 아스테로이드 곡선 내부의 합성 자계 벡터는 그 전류 쌍안정 상태의 한쪽으로부터 셀을 반전시키는 일은 없다. 또한, 전류를 흘리고 있는 워드선 및 비트선의 교점이외의 셀에 있어서도, 워드선 또는 비트선 단독으로 발생하는 자계가 인가되기 때문에, 그 크기가 한 방향 반전 자계(HK) 이상인 경우는 교점 이외의 셀의 자화 방향도 반전하기 때문에, 합성 자계가 사선으로 도시하는 부분(401)에 있는 경우만, 선택된 셀을 선택 재기록할 수 있게 된다.
이상과 같이, MRAM의 어레이에서는 비트선 및 기록 워드선으로 이루어지는 격자의 교점에 메모리 셀이 배치되어 있다. MRAM의 경우, 기록 워드선과 비트선을 사용함으로써, 아스테로이드 자화 반전 특성을 이용하여, 선택적으로 개개의 메모리 셀에 기록하는 것이 일반적이다.
단일의 기억 영역에서의 합성 자화는 그것에 인가된 용이축 방향 자계(HEA)와 곤란축 방향 자계(HHA) 사이의 벡터 합성에 의해서 결정된다. 비트선을 흐르는 전류는 셀에 용이축 방향의 자계(HEA)를 인가하고, 기록 워드선을 흐르는 전류는 셀에 곤란축 방향의 자계(HHA)를 인가한다.
또, 문헌(R.H.Koch et al., Phys.Rev. Lett.84(2000)p.5419, J.Z.Sun et al., Joint Magnetism and Magnetic Material 8(2001))에, 「자화 반전은 온도를 높여 어시스트하면 자화 곤란축 방향의 반전 자계(HSW)를 낮출 수 있다」라고 개시되어 있다. 따라서, 본 발명의 자기 기억 장치에 있어서도, 소자에 영향을 미치지 않을 정도로 온도를 높여 자화 반전시키는 것도 유효하다.
다음에, 상기 도 3에 의해서 설명한 MRAM의 원리 회로를 도 5의 회로도에 의해서 설명한다.
도 5에 도시하는 바와 같이, 이 MRAM의 회로에서는 6개의 메모리 셀을 포함하고, 도 2에 대응하는 서로 교차하는 기록 워드선(11; 111, 112) 및 비트선(12; 121, 122, 123)을 갖는다. 이들의 기록선 워드선(11)과 비트선(12)의 교차 영역에는 기억 소자가 되는 TMR 소자(13; 131, 132, 134, 135, 137, 138)가 배치되고, 또한 판독 시에 소자 선택을 하는 것으로 각 기억 소자에 대응하여 전계 효과 트랜지스터(141, 142, 144, 145, 147, 148)가 접속되어 있다. 또한 전계 효과 트랜지스터(141, 144, 147)에는 센스선(151)이 접속되고, 전계 효과 트랜지스터(142, 145, 148)에는 센스선(152)이 접속되어 있다.
상기 센스선(151)은 센스 증폭기(153)에 접속되고, 센스선(152)은 센스 증폭기(154)에 접속되어, 각각 소자에 기억된 정보를 검출한다. 또한, 기록 워드선(111)의 양단에는 쌍방향의 기록 워드선 전류 구동 회로(161, 162)가 접속되고, 기록 워드선(112)의 양단에는 쌍방향의 기록 워드선 전류 구동 회로(163, 164) 가 접속되어 있다. 또한 비트선(121)의 일단에는 비트선 전류 구동 회로(171)가 접속되고, 비트선(122)의 일단에는 비트선 전류 구동 회로(172)가 접속되고, 비트선(123)의 일단에는 비트선 전류 구동 회로(173)가 접속되어 있다.
다음에, 자기 기억 장치의 기본 구성을 이하에 설명한다. 우선, 메모리 셀의 기억 소자가 되는 터널 자기 저항 소자(이하, TMR 소자라고 기재한다)를 도 6의 사시도에 의해 설명한다.
도 6에 도시하는 바와 같이, 자기 기억 소자(TMR 소자)(13)는 기본적으로는 자화가 고정되어 있는 것으로 강자성체로 이루어지는 자화 고정층(302)과 자화가 비교적 용이하게 회전함으로써 강자성체로 이루어지는 기억층(304)에 터널 절연층(303)을 끼우는 구성을 갖고 있다.
도 6에 도시하는 일 예에서는 지지 기판(311)상에 하지 전극층(312)이 형성되고, 그 위에 반강자성체층(305)이 형성되어 있다. 또한, 상기 자화 고정층(302), 상기 터널 절연층(303), 상기 기억층(304)이 차례로 적층되어 있다. 상기 자화 고정층(302)은 제 1 자화 고정층(306)과 제 2 자화 고정층(308)을 갖고, 이 제 1, 제 2 자화 고정층(306, 308)의 사이에, 자성층이 반강자성적으로 결합하는 도전체층(307)이 배치되어 있다.
상기 하지 전극층(312)은 TMR 소자(13)와 직렬로 접속되는 스위칭 소자와의 접속에 사용되고, 반강자성체층(305)을 겸하여도 좋다. 이 구성의 셀에 있어서는 자기 저항 효과에 의한 터널 전류 변화를 검출하여 정보를 판독하지만, 그 효과는 기억층(304)과 자화 고정층(302)의 상대 자화 방향에 의존한다.
상기 기억층(304), 상기 제 1 자화 고정층(306), 상기 제 2 자화 고정층(308)은 강자성체이고, 예를 들면, 니켈, 철 혹은 코발트, 또는 니켈, 철 및 코발트 중의 적어도 2종으로 이루어지는 합금으로 구성된다.
상기 도전체층(307)은, 예를 들면, 루테늄, 동, 크롬, 금, 은 등으로 형성되어 있다.
상기 제 1 자화 고정층(306)은 반강자성체층(305)과 접촉하는 상태로 형성되어 있고, 이들의 층간에 작용하는 교환 상호 작용에 의해서, 제 1 자화 고정층(306)은 강한 한 방향의 자기 이방성을 갖고 있다.
상기 반강자성체층(305)은, 예를 들면, 철망간 합금, 니켈망간 합금, 백금망간 합금, 이리듐망간 합금, 로듐망간 합금, 코발트 산화물, 니켈 산화물 등으로 이루어진다.
상기 터널 절연층(303)은, 예를 들면, 산화알루미늄, 산화마그네슘, 산화실리콘, 질화알루미늄, 질화마그네슘, 질화실리콘, 산화질화알루미늄, 산화질화마그네슘 또는 산화질화실리콘으로 이루어진다. 이 터널 절연층(303)은 상기 기억층(304)과 상기 자화 고정층(302)의 자기적 결합을 절단하는 동시에, 터널 전류를 흘리기 위한 기능을 갖는다. 이들의 자성막 및 도전체막은 주로, 스퍼터링법에 의해서 형성된다. 터널 절연층(303)은 스퍼터링법에 의해서 형성된 금속막을 산화, 질화 또는 산화질화시킴으로써 얻을 수 있다.
또한 최상층에는 탑 코트막(313)이 형성되어 있다. 이 탑 코트막(313)은 TMR 소자(13)와 별도의 TMR 소자(13)를 접속하는 배선의 상호 확산 방지, 접촉 저 항 저감 및 기억층(304)의 산화 방지라는 기능을 갖는다. 통상, 질화탄탈륨, 탄탈륨, 질화티타늄 등의 재료에 의해 형성되어 있다. 하지 전극층(312)은 TMR 소자와 직렬로 접속되는 스위칭 소자와의 접속에 사용되는 것으로, 상기 반강자성체층(305)을 겸하는 것도 가능하다.
상기 구성의 TMR 소자(13)에서는 자기 저항 효과에 의한 터널 전류 변화를 검출하여 정보를 판독하지만, 그 효과는 기억층(304)과 제 1, 제 2 자화 고정층(306, 308)의 상대 자화 방향에 의존한다.
상기 자성막 및 도체막은 스퍼터링법, ALD(Atomic Layer Deposition)법 등에 의해 형성되고, 터널 배리어층은 앞서 언급한 바와 같이 스퍼터링으로 형성된 금속막을 산화, 또는 질화시킴으로써 얻을 수 있다.
다음에, 본 발명의 자기 기억 장치에 따른 일 실시예를, 도 1a 및 도 1b, 도 2a 내지 도 2c에 의해서 설명한다. 도면에서는 기억 셀을 1/4 피치 물려놓고 배치한 자기 기억 장치를 도시하고, 도 1a는 도 2a 및 도 2b에 도시한 레이아웃도에 있어서의 X-X'선 단면을 도시하고, 도 1b는 도 2에 도시한 레이아웃도에 있어서의 Y-Y'선 단면을 도시한다. 또한, 도 2a는 반도체 영역을 도시하고, 도 2b는 판독 트랜지스터, 센스선 등을 도시하고, 도 2c는 기록 워드선, TMR 소자, 비트선 등의 레이아웃도를 도시한다.
도 1a 및 도 1b에 도시하는 바와 같이, 반도체 기판(예를 들면, p형 반도체 기판)(21)의 표면측에는 소자 분리 영역(23)에 의해 분리됨으로써 p형 웰 영역으로 이루어지는 복수의 반도체 영역(22)이 형성되어 있다. 상기 소자 분리 영역(23)은 소위 STI(Shallow Trench Isolation) 기술에 의해 형성되어 있다.
상기 각 반도체 영역(22)은 2개의 판독 트랜지스터인 전해형 트랜지스터(24, 24)가 형성되는 것으로, 나중에 설명하는 기록 워드선(11)의 반도체 기판(21)으로의 투영 영역을 비스듬하게 가로지르는 제 1 영역(22a)과, 비트선(12)과 평행하고 또한 제 1 영역(22a)의 일단측에 연속하여 형성된 제 2 영역(22b)과, 비트선(12)과 평행하고 또한 제 1 영역(22a)의 타단측에 연속하여 형성된 제 3 영역(22c)으로 이루어진다. 또한, 기록 워드선(11)의 배치 방향으로 배치되어 있는 복수의 반도체 영역(22)으로 이루어지는 제 1 반도체 영역열(22v1)에 인접하는 제 2 반도체 영역열(22v2)을 구성하는 각 반도체 영역(22)의 일단부가 제 1 반도체 영역열(22v1)의 각 반도체 영역(22) 사이에서의 제 2 반도체 영역열(22v2)측에 하나씩 배치되어 있다.
도면 y 방향에 배열되어 있는 각 열의 상기 각 반도체 영역(22)상에는 게이트 절연막(25)을 개재하여 2개의 게이트 전극(판독 워드선)(26(26a), 26(26b))이 형성되고, 게이트 전극(26a)의 양측에서의 반도체 영역(22)에는 확산층 영역(예를 들면, N+ 확산층 영역(27, 28))이 형성되고, 게이트 전극(26b)의 양측에서의 반도체 영역(22)에는 확산층 영역(예를 들면, N+ 확산층 영역(28, 29))이 형성되고, 2개의 전계 효과형 트랜지스터(24(24a), 24(24b))가 구성되어 있다. 또, 확산층 영역(28)은 전계 효과형 트랜지스터(24a, 24b) 공통의 확산층 영역으로 되어 있다.
상기 전계 효과 트랜지스터(24)는 판독을 위한 스위칭 소자로서 기능한다. 이것에는, n형 또는 p형 전계 효과 트랜지스터 외에, 다이오드, 바이폴라 트랜지스 터 등의 각종 스위칭 소자를 사용하는 것도 가능하다.
상기 각 전계 효과형 트랜지스터(24)를 덮는 상태로 제 1 절연막(41)이 형성되어 있다. 도시한 바와 같이, 제 1 절연막(41) 표면은 평탄화되어 있는 것이 바람직하다. 이 제 1 절연막(41)에는 상기 확산층 영역(28)에 접속하는 콘택트(30)가 형성되어 있다. 또한 제 1 절연막(41)상에는 콘택트(30)에 접속하는 센스선(전원선)(15)이 형성되어 있다.
또한, 센스선(15)을 덮는 상태로 제 2 절연막(42)이 형성되어 있다. 제 2 절연막(42) 표면은 도시한 바와 같이 평탄화되어 있는 것이 바람직하다. 또한, 상기 제 2 절연막(42)상에는 상기 센스선(15) 상방에, 또한 센스선(15)에 평행하게 기록 워드선(11)이 형성되어 있다.
상기 제 2 절연막(42)상에는 상기 기록 워드선(11)을 덮는 제 3 절연막(43)이 형성되어 있다. 제 3 절연막(43) 표면은 평탄화되어 있는 것이 바람직하다. 이 제 3 내지 제 1 절연막(43 내지 41)에는 상기 반도체 영역(22)에 접속하는 콘택트부(37)가 상기 기록 워드선(11)에 대하여 병행으로 배치되어 있다.
상기 제 3 절연막(43)상에는 상기 기록 워드선(11) 상방으로부터 상기 콘택트부(37)의 상단부에 접속하도록 접속층(31)이 반강자성체층(305)에 의해 형성되어 있다. 더욱이, 상기 반강자성체층(305)상에서, 상기 기록 워드선(11)의 상방에는 TMR 소자(13)가 형성되어 있다. 이 TMR 소자(13)는 상기 도 6에 의해서 설명한 바와 같이, 반강자성체층(305)상에, 제 1 자화 고정층(306)과 자성층이 반강자성적으로 결합하는 도전체층(307)과 제 2 자화 고정층(308)을 차례로 적층하여 이루어지 는 자화 고정층(302), 터널 절연층(303), 기억층(304), 또한 탑 코트층(313)을 차례로 적층하여 구성되어 있다. 이 TMR 소자(13)를 구성하는 재료는 상기 도 6에 의해서 설명한 바와 같은 재료가 사용된다.
상기 TMR 소자(13)와 상기 접속층(31)으로 구성되는 기억 셀(41)은 각 기록 워드선(11)과 각 비트선(12)의 교차 영역에 구비되고 있고, 각 기억 셀(41)은 상기 기록 워드선(11)의 배치 방향에 대하여 경사 방향에 1/2n(단, n은 1 이상의 자연수를 나타냄) 피치씩 물려놓고 배치되어 있다.
상기 제 3 절연막(43)상에는 상기 반강자성체층(305), TMR 소자(13) 등을 덮는 제 4 절연막(44)이 형성되어 있다. 이 제 4 절연막(44)은 표면이 평탄화되고, 상기 TMR 소자(13)의 최상층이 노출되어 있다. 상기 제 4 절연막(44)상에는 상기 TMR 소자(13)의 상면에 접속하는 것이고 또한 상기 기록 워드선(11)과 상기 TMR 소자(13)를 사이로 하여 입체적으로 교차(예를 들면, 직교)하는 비트선(12)이 형성되어 있다.
상기 기록 워드선(11), 센스선(15), 비트선(12) 등은 반도체 장치에 사용되고 있는 배선 재료, 예를 들면, 알루미늄, 알루미늄 합금, 동, 동합금, 도전성 폴리실리콘, 텅스텐, 몰리브덴, 로듐, 니켈 등의 고융점 금속, 텅스텐 실리사이드, 코발트실리사이드 등의 고융점 금속 실리사이드 등으로 형성할 수 있다.
상기 자기 기억 장치(1)에서는 2개의 판독 트랜지스터인 전계 효과형 트랜지스터(24, 24)가 형성되는 반도체 영역(22)이, 기록 워드선(11)의 투영 영역을 비스듬하게 가로지르는 제 1 영역(22a)과, 비트선(12)과 평행하고 또한 제 1 영역(22a) 의 일단측에 연속하여 형성된 제 2 영역(22b)과, 비트선(12)과 평행하고 또한 상기 제 1 영역(22a)의 타단측에 연속하여 형성된 제 3 영역(22c)으로 이루어지기 때문에, TMR 소자(13)와 접속층(31)으로 이루어지는 기억 셀(41)은 비트선(12)과 기록 워드선(11)의 교차 영역에 TMR 소자(13)를 배치하고 또한 접속층(31)을 반도체 영역(22)의 단부측에 접속하도록 하더라도, 기록 워드선(11)의 배치 방향에 대하여 경사 방향에 1/2n(단, n은 1 이상의 자연수를 나타냄) 피치씩 물려놓고 배치하는 것이 가능해진다.
더구나, 기록 워드선(11)의 배치 방향으로 배치되어 있는 복수의 반도체 영역(22)으로 이루어지는 제 1 반도체 영역열(22v1)에 인접하는 제 2 반도체 영역열(22v2)을 구성하는 각 반도체 영역(22)의 일단부가 제 1 반도체 영역(22v1)의 각 반도체 영역(22, 22) 사이에서의 제 2 반도체 영역(22v2)측에 하나씩 배치하는 것이 가능해진다.
따라서, 판독 트랜지스터인 전계 효과형 트랜지스터(24, 24)가 형성되는 각 반도체 영역(22)을 점유 면적적인 낭비를 없애고 효율적으로 소자 분리 영역(23)에 의해 분리하는 것이 가능해진다. 또한, 센스선(15)과 기록 워드선(11)이 제 2 절연막(42)을 개재하여 적층되어 있기 때문에, 셀 면적의 축소화를 도모할 수 있다. 또한, TMR 소자(13)간의 간격 및 기록 워드선(11)간의 간격을 충분히 확보할 수 있기 때문에, 크로스토크의 문제가 해결된다.
다음에, 본 발명의 반도체 장치의 제조 방법에 관해서, 도 7a 내지 도 11c의 제조 공정 단면도, 레이아웃도 등에 의해서 설명한다. 각 도면에서는 도 7 내지 11a에 레이아웃도를 도시하고, 도 7 내지 도 11b에 도 7 내지 도 11a의 X-X'선 단면을 도시하고, 도 7 내지 도 11c에 도 7 내지 도 11a의 Y-Y'선 단면을 도시한다. 이 제조 방법에서는 기억 셀을 1/2 피치 물려 놓고 배치한 자기 기억 장치의 제조 방법을 도시한다.
도 7a 내지 도 7c에 도시하는 바와 같이, 예를 들면, STI(Shallow Trench Isolation) 기술에 의해서, 반도체 기판(21)에, 2개의 판독 트랜지스터가 형성되는 반도체 영역(22)을 구분하는 소자 분리 영역(23)을 형성한다. 이 반도체 영역(22)은, 예를 들면, 나중에 형성되는 기록 워드선의 형성 예정 영역을 투영한 영역(2점 쇄선으로 도시하는 영역)을 비스듬하게 가로지르는 제 1 영역(22a)과, 나중에 형성되는 비트선과 평행하고 또한 상기 제 1 영역(22a)의 일단측에 연속하여 형성되는 제 2 영역(22b)과, 비트선과 평행하고 또한 상기 제 1 영역(22a)의 타단측에 연속하여 형성되는 제 3 영역(22c)으로 이루어진다.
더구나, 상기 각 반도체 영역(22)은 기록 워드선(11)의 배치 방향으로 배치되어 있는 복수의 반도체 영역(22)으로 이루어지는 제 1 반도체 영역열(22v1)에 인접하는 제 2 반도체 영역열(22v2)을 구성하는 각 반도체 영역(22)의 일단부가 제 1 반도체 영역열(22v1)의 각 반도체 영역(22) 사이에서의 제 2 반도체 영역열(22v2)측에 하나씩 배치되어 있다.
이어서, 도 8a 내지 도 8c에 도시하는 바와 같이, 통상의 절연 게이트형 전계 효과 트랜지스터를 형성하는 기술에 의해서, 상기 기록 워드선의 형성 예정 영역(11e)의 양측에서 또한 평행하게 상기 반도체 영역(22)상에 게이트 절연막(25)을 개재하여 게이트 전극(26(26a), 26(26b))을 형성한다. 또한 2개의 게이트 전극(26, 26)의 양측에서의 반도체 영역(22)에 확산층(27, 28, 29)을 형성한다. 이 중, 게이트 전극(26, 26)간의 제 1 영역(22a)에 형성되는 확산층(28)은 2개의 판독 트랜지스터의 공통의 확산층이 된다. 이렇게 하여, 반도체 영역(22)에 2개의 판독 트랜지스터인 전계 효과형 트랜지스터(24(24a), 24(24b))를 구성한다.
계속해서 도 9a 내지 도 9c에 도시하는 바와 같이, 예를 들면, 화학적 기상 성장법과 같은 절연막의 퇴적 기술을 사용하여, 반도체 기판(21)상에, 상기 각 판독 트랜지스터인 전계 효과형 트랜지스터(24)를 피복하는 제 1 절연막(41)을 형성한다. 이 제 1 절연막(41) 표면은, 예를 들면, 화학적 기계 연마 등의 평탄화 기술에 의해서, 게이트 전극(26)이 노출되지 않도록 평탄화해두는 것이 바람직하다.
이어서, 상기 제 1 절연막(41)에, 상기 각 판독 트랜지스터인 전계 효과형 트랜지스터(24)의 공통의 확산층(28)에 접속되는 콘택트(30)를 형성한 후, 상기 제 1 절연막(41)상에 상기 콘택트(30)에 접속하는 센스선(전원선(15))을 나중에 형성되는 기록 워드선의 형성 예정 영역과 평행하게 형성한다. 이 센스선(15)의 형성 방법은 통상의 배선 형성과 동일하고, 예를 들면, 제 1 절연막(41)상에 도전성막을 형성한 후, 리소그래피 기술, 에칭 기술 등을 사용하여 상기 도전성막을 소정의 배선 형상으로 가공함으로써 형성된다.
또한, 도 10a 내지 도 10c에 도시하는 바와 같이, 예를 들면, 화학적 기상 성장법과 같은 절연막의 퇴적 기술을 사용하여, 상기 제 1 절연막(41)상에, 상기 센스선(15)을 피복하는 제 2 절연막(42)을, 예를 들면, 산화실리콘 또는 산화알루 미늄으로 형성한다. 이 제 2 절연막(42) 표면은, 예를 들면, 화학적 기계 연마 등의 평탄화 기술에 의해서 센스선(15)상에, 예를 들면, 700㎚ 정도의 두께를 남기도록 평탄화해두는 것이 바람직하다.
상기 제 2 절연막(42)상에, 상기 센스선(15)상을 따라서, 나중에 형성되는 TMR 소자에 자계를 인가하는 기록 워드선(11)을 형성한다. 이 기록 워드선(11)의 형성 방법은 통상의 배선 형성과 동일하고, 예를 들면, 제 2 절연막(42)상에 도전성막을 형성한 후, 리소그래피 기술, 에칭 기술 등을 사용하여 상기 도전성막을 소정의 배선 형상으로 가공함으로써 형성된다.
또, 리소그래피 기술에 의해 센스선(15)의 상방에 맞추어 어긋남을 일으키지 않고서 기록 워드선(11)을 형성하는 방법으로서는, 상기 콘택트부(도시하지 않음)를 형성한 후, 제 1 절연막(41)상에 센스선을 형성하는 도전체막을 형성한 후, 제 2 절연막(42)을 형성하고, 또한 기록 워드선(11)을 형성하기 위한 도전체막을 형성한다. 그 후, 리소그래피 기술, 에칭 기술 등을 사용하여 상기 제 2 절연막(42) 및 그것을 끼우는 2층의 도전체막을, 기록 워드선의 형상으로 가공함으로써, 기록 워드선(11)과 센스선(15)과 제 2 절연막(42)을 개재하여 겹치는 상태로 형성할 수 있다.
이어서, 상기 기록 워드선(11)을 피복하는 제 3 절연막(42)을 형성한다. 이 제 3 절연막(43) 표면은, 예를 들면, 화학적 기계 연마 등의 평탄화 기술에 의해서 평탄화해 두는 것이 바람직하다. 또, 기록 워드선(11)과 센스선(15)을 동시 가공한 경우에는 기록 워드선(11)및 센스선(15)을 덮는 상태로 하여 상기 제 1 절연막(41)상에 상기 제 3 절연막(43)을 형성하게 된다.
또는, 상기 센스선(15)상에 P-TEOS(Plasma tetra-ethoxysilane: 플라스마-테트라에톡시실란)막을 1OO㎚, HDP(High density Plasma CVD)막을 800㎚, P-TEOS 막을 1200㎚을 순차 퇴적한 후, 화학적 기계 연마에 의해서, 센스선(15)상에 두께가 700㎚인 제 2 절연막(42)을 남기도록 평탄화를 한다. 다음에 P-SiN(Plasma silicon nitride)막을 20㎚의 두께로 퇴적하여 리소그래피 및 에칭 기술로 P-SiN 막에 비어홀(도시하지 않음)을 개방한다. 다음에 P-TEOS 막을 300㎚의 두께로 퇴적한 후, 포토레지스트를 마스크에 SiO2/P-SiN의 선택비가 높은 조건으로 층간의 산화실리콘막을 에칭하고, 비어홀과 기록 워드선을 포함하는 배선홈을 동시에 형성한다. 다음에, PVD(Physical Vapor deposition)법에 의해서, 비어홀 및 배선홈의 내면에 배리어층(예를 들면, 하층으로부터 Ti막; 5㎚과 TiN 막; 20㎚)을 퇴적한 후, 계속해서 CVD 법에 의해서, 비어홀 및 배선홈을 텅스텐막으로 매립한다. 그 후, 화학적 기계 연마에 의해서, 산화실리콘막 상의 잉여인 텅스텐막을 제거함으로써, 기록 워드선(11) 및 그것에 접속하는 콘택트부(도시하지 않음)를 형성한다. 그 후, P-TEO 막을 예를 들면 100㎚의 두께로 퇴적하고, 상기 제 2 절연막 상에 제 3 절연막(43)을 구성한다. 이 제 3 절연막(43) 표면은 100㎚의 두께로 퇴적한 P-TEOS 막이 평탄화된 표면에 형성되기 때문에, 평탄화된 상태가 된다.
이 홈 배선 기술에 의한 기록 워드선(11)의 제조 방법예에서는 화학적 기상 성장법에 의해 텅스텐을 퇴적하여 사용하였지만, 이리듐, 오스뮴, 크롬, 지르코늄, 텅스텐, 탄탈륨, 티타늄토륨, 바나듐, 몰리브덴, 로듐, 니켈, 루테늄 또는 그 합금을 스퍼터링 또는 화학적 기상 성장법에 의해서 퇴적하여 형성하여도 좋다.
기록 워드선은 저항을 높이기 위해서 부분적으로 TMR의 바로 아래 부근을 가늘어지게 하거나 효율적으로 발열시키는 평면으로 하여도 좋다.
이어서, 통상의 콘택트의 형성 기술에 의해서, 상기 제 3 절연막(43)으로부터 상기 제 1 절연막(41)을 관통하여, 상기 2개의 판독 트랜지스터인 전계 효과형 트랜지스터(24, 24)를 구성하는 공통의 확산층 영역(28) 이외의 2개의 확산층 영역(27, 29)에 접속하는 콘택트부(37)를 형성한다. 그 때, 상기 콘택트부(37)는 상기 기록 워드선(11)에 대하여 병행으로 배치되도록 형성한다.
이어서, 도 11에 도시하는 바와 같이, 상기 도 6에 의해 설명한 구성의 TMR 소자(13)를 구성하는 재료층을, 예를 들면, PVD 법에 의해서 퇴적한다.
예를 들면, 하지 전극층(312)을 형성하고, 그 위에 반강자성체층(305)을 형성한다. 또한, 상기 자화 고정층(302), 상기 터널 절연층(303), 상기 기억층(304)을 차례로 적층한다. 상기 자화 고정층(302)은 제 1 자화 고정층(306)과 자성층이 반강자성적으로 결합하는 도전체층(307)과 제 2 자화 고정층(308)을 하층으로부터 차례로 적층하여 형성한다.
예를 들면, 상기 각 층을 형성하는 재료층을 적층한 후, 포토레지스트를 마스크에 사용한 반응성 이온 에칭 기술에 의해서, 이들의 적층막을 가공함으로써 TMR 소자(13)를 형성한다. 에칭의 종점은 산화알루미나막의 터널 절연층(303)으로부터 최하층의 반강자성체층(305)의 도중에서 끝나도록 설정한다. 에칭 가스는 염 소를 포함한 할로겐 가스 또는 일산화탄소(CO)도 암모니아(NH3)를 첨가한 가스계 등을 사용한다. 다음에 포토레지스트를 마스크에 사용하여 나머지의 적층막을 반응성 이온 에칭 기술에 의해서, TMR 소자(13)와 콘택트부(37)와 접속하는 접속층(31)을 상기 적층막의 일부를 사용하여 형성한다.
상기 TMR 소자에서는 일 예로서, 하지 전극층(312)은 TMR 소자(13)와 직렬로 접속되는 스위칭 소자의 접속에 사용되는 것으로, 질화티타늄, 탄탈륨, 질화탄탈륨등으로 형성한다. 반강자성체층(305)은, 예를 들면, 철망간 합금, 니켈망간 합금, 백금망간 합금, 이리듐망간 합금, 로듐망간 합금, 코발트 산화물, 니켈 산화물 등에 의해 형성한다. 상기 하지 전극층(312)은 반강자성체층(305)으로 겸하더라도 좋다.
상기 제 1 자화 고정층(306)은 반강자성체층(305)과 접촉하는 상태로 형성되어 있고, 이들의 층간에 작용하는 교환 상호 작용에 의해서, 강한 한 방향의 자기 이방성을 갖고 있는 것이다.
상기 터널 절연층(303)은, 예를 들면, 산화알루미늄, 산화마그네슘, 산화실리콘, 질화알루미늄, 질화마그네슘, 질화실리콘, 산화질화알루미늄, 산화질화마그네슘 또는 산화질화실리콘으로 형성한다. 그 막 두께는 0.5㎚ 내지 5㎚로 대단히 얇다. 그 때문에 ALD(Atomic Layer Deposition)법에 의한 성막 또는 알루미늄을 스퍼터링에 의해서 퇴적한 후에 플라스마 산화하는 방법으로 형성한다. 이 터널 절연층(303)은 상기 기억층(304)과 상기 자화 고정층(302)의 자기적 결합을 절단하 는 동시에, 터널 전류를 흘리기 위한 기능을 갖는다.
상기 기억층(304), 상기 제 1, 제 2 자화 고정층(306, 308)은 강자성체이고, 예를 들면, 니켈, 철 또는 코발트, 또는 니켈, 철 및 코발트 중의 적어도 2종으로 이루어지는 합금으로 형성한다. 상기 제 1, 제 2 자화 고정층(306, 308)의 막 두께는 일반적으로 0.5㎚ 내지 5㎚으로 한다. 또한 도전체층(307)은, 예를 들면, 루테늄, 동, 크롬, 금, 은 등으로 형성한다. 이 층은 TMR 소자의 외부 인가 자장에 의해서 자화의 방향이 하층 강자성체에 대하여, 평행 또는 반평행하게 바꿀 수 있다.
이들의 자성막 및 도전체막은 주로 스퍼터링법 또는 ALD 법에 의해서 형성한다. 또는, 스퍼터링법에 의해 형성된 금속막을 산화, 질화 또는 산화질화시킴으로써 얻을 수 있다.
또한 최상층에는 탑 코트막(313)이 형성되어 있다. 이 탑 코트막(313)은 TMR 소자(13)와 다른 TMR 소자(13)를 접속하는 배선의 상호 확산 방지, 접촉 저항 저감 및 기억층(304)의 산화 방지라는 기능을 갖는다. 통상, 질화탄탈륨, 탄탈륨, 질화티타늄 등의 재료에 의해 형성되어 있다.
또한, 하지 전극층(312)을 포함하는 접속층(31)은 TMR 소자(13)와 직렬로 접속되는 스위칭 소자인 판독 트랜지스터인 전계 효과형 트랜지스터(24)의 접속에 사용되는 것으로, 상기 반강자성체층(305)을 겸하는 것도 가능하다.
또한, 도시한 바와 같이, 상기 구성의 TMR 소자(13)와 상기 접속층(31)으로 구성되는 기억 셀(41)을 복수 형성할 때는 복수의 기억 셀은 기록 워드선(11)의 배 치 방향에 대하여 경사 방향으로 1/2n(단, n은 1 이상의 자연수를 나타냄) 피치씩 물려놓고 배치한다.
이어서, 예를 들면, 화학적 기상 성장법에 의해, 상기 제 3 절연막(43)상에 상기 TMR 소자(13)를 피복하는 제 4 절연막(44)을 형성한다. 이 제 4 절연막(44)은, 예를 들면, CVD 또는 PVD 법에 의해서 산화실리콘 또는 산화알루미늄 등의 절연막을 전면에 퇴적한 후, 화학적 기계 연마에 의해서 평탄화 연마를 하고, TMR 소자(13)의 최상층의 탑 코트막(313)을 노출시킨다.
이어서, 표준 배선 형성 기술에 의해, 비트선(12) 및 주변 회로의 배선(도시하지 않음), 본딩 패드 영역(도시하지 않음)을 형성한다. 상기 비트선(12)은 상기 TMR 소자(13)에 접속되어 상기 기록 워드선(11)과 직교하도록 형성된다.
다음에, 예를 들면, 화학적 기상 성장법에 의해서, 전체면에 플라스마실리콘질소(P-SiN)막(도시하지 않음)을 퇴적하여, 본딩 패드부를 개구하여 LSI의 웨이퍼 프로세스 공정을 완료시킨다.
상기 제조 방법에서는 2개의 판독 트랜지스터(24, 24)가 형성되는 반도체 영역(22)이, 기록 워드선(11)의 투영 영역을 비스듬하게 가로지르는 제 1 영역(22a)과, 비트선(12)과 평행하고 또한 제 1 영역(22a)의 일단측에 연속하여 형성된 제 2 영역(22b)과, 비트선(12)과 평행하고 또한 제 1 영역(22a)의 타단측에 연속하여 형성된 제 3 영역(22c)으로 형성되기 때문에, TMR 소자(13)와 접속층(31)으로 이루어지는 기억 셀(41)은 비트선(12)과 기록 워드선(11)의 교차 영역에 TMR 소자(13)를 배치하고 또한 접속층(31)을 반도체 영역(22)의 단부측에 접속하도록 하더라도, 기 록 워드선(11)의 배치 방향에 대하여 경사 방향에 1/2n(단, n은 1 이상의 자연수를 나타냄) 피치씩 물려 놓고 배치하는 것이 가능하게 된다.
또한, 기록 워드선(11)의 배치 방향으로 배치되어 있는 복수의 반도체 영역(22)으로 이루어지는 제 1 반도체 영역열(22v1)에 인접하는 제 2 반도체 영역열(22v2)을 구성하는 각 반도체 영역(22)의 일단부가 제 1 반도체 영역열(22v1)의 각 반도체 영역(22, 22) 사이에서의 제 2 반도체 영역열(22v2)측에 하나씩 배치하는 것이 가능해진다. 따라서, 판독 트랜지스터(24)가 형성되는 각 반도체 영역(22)을 점유 면적적인 낭비를 없애고 효율적으로 배치하여 형성하는 것이 가능해진다.
또한, 센스선(15)과 기록 워드선(11)이 제 2 절연막(42)을 개재하여 적층되어 있기 때문에, 셀 면적의 축소화를 도모할 수 있다. 더욱이, TMR 소자(13)간의 간격 및 기록 워드선(11)간의 간격을 충분하게 확보할 수 있기 때문에, 크로스토크의 문제가 해결된다.
본 발명의 자기 기억 소자 및 그 제조 방법에 의하면, 판독 트랜지스터가 형성되는 각 반도체 영역을 점유 면적적인 낭비를 없애고 효율적으로 배치하여 형성하는 것이 가능해진다. 또한, 센스선과 기록 워드선이 제 2 절연막을 개재하여 적층되어 있는 구성에서는 셀 면적의 축소화를 도모할 수 있다. 더욱이, TMR 소자간의 간격 및 기록 워드선간의 간격을 충분하게 확보할 수 있기 때문에, 크로스토크의 문제가 해결된다. 따라서, 고신뢰성으로 고속화를 달성할 수 있는 MRAM(Magnetic Random Access Memory)을 제공할 수 있다.
Claims (10)
- 기록 워드선과,상기 기록 워드선과 소정 간격을 두고 교차하도록 형성된 비트선과,터널 절연층을 강자성체층에 끼워 구성되는 것으로 상기 기록 워드선과 상기 비트선의 교차 영역에 설치된 자기 기억 소자와,상기 자기 기억 소자의 상기 기록 워드선측에 형성된 반강자성체층을 포함하는 접속층을 구비한 자기 기억 장치에 있어서,2개의 판독 트랜지스터가 형성되는 것으로, 상기 기록 워드선의 투영 영역을 비스듬하게 가로지르는 제 1 영역과, 상기 비트선과 평행하고 또한 상기 제 1 영역의 일단측에 연속하여 형성된 제 2 영역과, 상기 비트선과 평행하고 또한 상기 제 1 영역의 타단측에 연속하여 형성된 제 3 영역으로 이루어지는 반도체 영역을 구비하는 것을 특징으로 하는, 자기 기억 장치.
- 제 1 항에 있어서,상기 자기 기억 장치는,상기 자기 기억 소자와 상기 접속층으로 구성된 기억 셀을 복수 구비하고,상기 복수의 기억 셀은 상기 기록 워드선의 배치 방향에 대하여 경사 방향으로 1/2n(단, n은 1 이상의 자연수를 나타냄) 피치씩 물려 놓고 배치되어 있는 것을 특징으로 하는, 자기 기억 장치.
- 제 1 항에 있어서,상기 기록 워드선의 배치 방향으로 배치되어 있는 복수의 상기 반도체 영역으로 이루어지는 제 1 반도체 영역열에 인접하는 제 2 반도체 영역열을 구성하는 각 반도체 영역의 일단부가 상기 제 1 반도체 영역열의 각 반도체 영역 사이에 하나씩 배치되어 있는 것을 특징으로 하는, 자기 기억 장치.
- 제 1 항에 있어서,상기 접속층과 상기 반도체 영역을 접속하는 콘택트 영역이 상기 기록 워드선에 대하여 병행으로 배치되어 있는 것을 특징으로 하는, 자기 기억 장치.
- 제 1 항에 있어서,상기 기록 워드선과 상기 판독용의 트랜지스터에 접속되는 전원선이 절연막을 개재하여 동일 방향으로 형성되어 있는 것을 특징으로 하는, 자기 기억 장치.
- 소정 간격을 유지하여 교차하는 기록 워드선과 비트선의 교차 영역에 터널 절연층을 강자성체층에 끼워 이루어지는 터널 자기 저항 소자를 갖는 것으로 상기 강자성체층의 스핀 방향이 평행 또는 반평행에 의해서 저항치가 변화하는 것을 이용하여 정보를 기억하는 자기 기억 소자를 구비한 정보 기억 장치의 제조 방법에 있어서,반도체 기판에, 2개의 판독 트랜지스터가 형성되는 것으로, 상기 기록 워드선의 형성 예정 영역을 투영한 영역을 비스듬하게 가로지르는 제 1 영역과, 상기 비트선과 평행하고 또한 상기 제 1 영역의 일단측에 연속하여 형성된 제 2 영역과, 상기 비트선과 평행하고 또한 상기 제 1 영역의 타단측에 연속하여 형성된 제 3 영역으로 이루어지는 반도체 영역을 구분하는 소자 분리 영역을 형성하는 공정과,상기 기록 워드선의 형성 예정 영역과 평행하게 상기 반도체 영역 상에 게이트 절연막을 개재하여 게이트 전극을 형성하는 동시에 상기 반도체 영역의 제 1 영역이 공통의 확산층이 되도록 상기 게이트 전극의 양측에서의 상기 반도체 영역에 확산층을 형성하여 2개의 판독 트랜지스터를 구성하는 공정과,상기 2개의 판독 트랜지스터를 피복하는 제 1 절연막을 형성하는 공정과,상기 제 1 절연막 상에, 상기 2개의 판독 트랜지스터의 공통의 확산층에 접속되는 것으로 기록 워드선의 형성 예정 영역과 평행하게 전원선을 형성하는 공정과,상기 전원선을 피복하는 제 2 절연막을 형성하는 공정과,상기 제 2 절연막 상에, 상기 자기 기억 소자에 자계를 인가하는 기록 워드선을 형성하는 공정과,상기 기록 워드선을 피복하는 제 3 절연막을 형성하는 공정과,상기 제 3 절연막으로부터 상기 제 1 절연막에, 상기 2개의 판독용의 트랜지스터를 구성하는 공통의 확산층 이외의 2개의 확산층에 접속되는 콘택트부를 형성 하는 공정과,상기 제 3 절연막 상에 상기 콘택트부에 접속되는 반강자성체층을 포함하는 접속층을 형성함과 동시에 터널 절연층을 강자성체층에 끼워 이루어지는 강자성터널 접합을 갖는 자기 기억 소자를 형성하는 공정과,상기 자기 기억 소자를 피복하는 제 4 절연막을 형성하는 공정과,상기 제 4 절연막 상에 상기 자기 기억 소자에 접속되어 상기 기록 워드선과 직교하는 비트선을 형성하는 공정을 구비하는, 자기 기억 장치의 제조 방법.
- 제 6 항에 있어서,상기 전원선과 상기 기록 워드선은,상기 전원선을 형성하는 제 1 도전층을 형성하고, 계속해서 상기 도전층 상에 상기 제 2 절연막을 형성하고, 또한 상기 기록 워드선을 형성하는 제 2 도전층을 형성한 후,상기 제 1 도전층과 상기 제 2 절연막과 상기 제 3 절연막을 일괄로 가공하여, 전원선과 상기 기록 워드선에 상기 제 2 절연막을 끼우는 구성을 형성하는 것을 특징으로 하는, 자기 기억 장치의 제조 방법.
- 제 6 항에 있어서,상기 자기 기억 소자와 상기 접속층으로 구성되는 기억 셀을 복수 형성할 때에,상기 복수의 기억 셀은 상기 기록 워드선의 배치 방향에 대하여 경사 방향으로 1/2n(단, n은 1 이상의 자연수를 나타냄) 피치씩 물려 놓고 배치하는 것을 특징으로 하는, 자기 기억 장치의 제조 방법.
- 제 6 항에 있어서,상기 반도체 영역의 형성 공정은,복수의 상기 반도체 영역으로 이루어지는 반도체 영역열을, 복수개가 평행하게 배치되는 상기 기록 워드선의 형성 예정 영역에 대응하여 복수열 형성하는 공정으로서,상기 반도체 영역열 중 제 1 반도체 영역열에 인접하는 제 2 반도체 영역열을 구성하는 각 반도체 영역의 일단부가 상기 제 1 반도체 영역열의 각 반도체 영역 사이에 하나씩 배치되도록, 각 반도체 영역을 구분하는 소자 분리 영역을 형성하는 것을 특징으로 하는, 자기 기억 장치의 제조 방법.
- 제 6 항에 있어서,상기 콘택트부를 상기 기록 워드선에 대하여 병행으로 배치하는 것을 특징으로 하는, 자기 기억 장치의 제조 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002010983A JP3879518B2 (ja) | 2002-01-21 | 2002-01-21 | 磁気記憶装置およびその製造方法 |
| JPJP-P-2002-00010983 | 2002-01-21 | ||
| PCT/JP2003/000432 WO2003063249A1 (fr) | 2002-01-21 | 2003-01-20 | Procede de decomposition de composes de fluor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040073282A KR20040073282A (ko) | 2004-08-19 |
| KR100951068B1 true KR100951068B1 (ko) | 2010-04-07 |
Family
ID=27606003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020037012210A KR100951068B1 (ko) | 2002-01-21 | 2003-01-20 | 자기 기억 장치 및 그 제조 방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US6943394B2 (ko) |
| JP (1) | JP3879518B2 (ko) |
| KR (1) | KR100951068B1 (ko) |
| DE (1) | DE10390568T5 (ko) |
| TW (1) | TWI226060B (ko) |
| WO (1) | WO2003063249A1 (ko) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4218527B2 (ja) * | 2002-02-01 | 2009-02-04 | 株式会社日立製作所 | 記憶装置 |
| JP4248911B2 (ja) * | 2003-03-28 | 2009-04-02 | Ｔｄｋ株式会社 | 磁気メモリデバイスおよび磁気メモリデバイスの書込方法 |
| JP4483231B2 (ja) | 2003-08-27 | 2010-06-16 | ソニー株式会社 | 磁気メモリ装置の製造方法 |
| US7132707B2 (en) * | 2004-08-03 | 2006-11-07 | Headway Technologies, Inc. | Magnetic random access memory array with proximate read and write lines cladded with magnetic material |
| KR100612878B1 (ko) | 2004-12-03 | 2006-08-14 | 삼성전자주식회사 | 자기 메모리 소자와 그 제조 및 동작방법 |
| US7728384B2 (en) * | 2006-05-30 | 2010-06-01 | Macronix International Co., Ltd. | Magnetic random access memory using single crystal self-aligned diode |
| JP2008130995A (ja) | 2006-11-24 | 2008-06-05 | Toshiba Corp | 半導体記憶装置 |
| US20080173975A1 (en) * | 2007-01-22 | 2008-07-24 | International Business Machines Corporation | Programmable resistor, switch or vertical memory cell |
| US20080247215A1 (en) * | 2007-04-03 | 2008-10-09 | Klaus Ufert | Resistive switching element |
| DE102007016066A1 (de) * | 2007-04-03 | 2008-10-09 | Qimonda Ag | Widerstandsschaltelement |
| US7859025B2 (en) * | 2007-12-06 | 2010-12-28 | International Business Machines Corporation | Metal ion transistor |
| US8227896B2 (en) * | 2009-12-11 | 2012-07-24 | International Business Machines Corporation | Resistive switching in nitrogen-doped MgO |
| GB2491771B (en) * | 2010-04-21 | 2017-06-21 | Hewlett Packard Development Co Lp | Communicating operating system booting information |
| TWI420127B (zh) * | 2011-07-05 | 2013-12-21 | Voltafield Technology Corp | 穿隧式磁阻感測器 |
| US9299410B2 (en) | 2013-09-04 | 2016-03-29 | Shintaro SAKAI | Reading magnetic memory based on regions within a cell array |
| JP2018147916A (ja) * | 2017-03-01 | 2018-09-20 | ソニーセミコンダクタソリューションズ株式会社 | 磁気記憶素子、磁気記憶装置、電子機器、および磁気記憶素子の製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4970564A (en) | 1988-01-08 | 1990-11-13 | Hitachi, Ltd. | Semiconductor memory device having stacked capacitor cells |
| JP2000331473A (ja) | 1999-03-15 | 2000-11-30 | Toshiba Corp | 磁気メモリ装置 |
| JP2002319664A (ja) | 2001-04-20 | 2002-10-31 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5640343A (en) * | 1996-03-18 | 1997-06-17 | International Business Machines Corporation | Magnetic memory array using magnetic tunnel junction devices in the memory cells |
| US6424561B1 (en) * | 2000-07-18 | 2002-07-23 | Micron Technology, Inc. | MRAM architecture using offset bits for increased write selectivity |
| EP1312120A1 (en) * | 2000-08-14 | 2003-05-21 | Matrix Semiconductor, Inc. | Dense arrays and charge storage devices, and methods for making same |
| US6392924B1 (en) * | 2001-04-06 | 2002-05-21 | United Microelectronics Corp. | Array for forming magnetoresistive random access memory with pseudo spin valve |
| US6771533B2 (en) * | 2002-08-27 | 2004-08-03 | Micron Technology, Inc. | Magnetic non-volatile memory coil layout architecture and process integration scheme |
| US6744651B2 (en) * | 2002-09-20 | 2004-06-01 | Taiwan Semiconductor Manufacturing Company | Local thermal enhancement of magnetic memory cell during programming |
-
2002
- 2002-01-21 JP JP2002010983A patent/JP3879518B2/ja not_active Expired - Fee Related
-
2003
- 2003-01-13 TW TW092100596A patent/TWI226060B/zh not_active IP Right Cessation
- 2003-01-20 KR KR1020037012210A patent/KR100951068B1/ko not_active IP Right Cessation
- 2003-01-20 WO PCT/JP2003/000432 patent/WO2003063249A1/ja active Application Filing
- 2003-01-20 US US10/472,116 patent/US6943394B2/en not_active Expired - Fee Related
- 2003-01-20 DE DE10390568T patent/DE10390568T5/de not_active Withdrawn
-
2005
- 2005-04-22 US US11/112,372 patent/US7005715B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4970564A (en) | 1988-01-08 | 1990-11-13 | Hitachi, Ltd. | Semiconductor memory device having stacked capacitor cells |
| JP2000331473A (ja) | 1999-03-15 | 2000-11-30 | Toshiba Corp | 磁気メモリ装置 |
| JP2002319664A (ja) | 2001-04-20 | 2002-10-31 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE10390568T5 (de) | 2005-02-10 |
| US20050185435A1 (en) | 2005-08-25 |
| TW200307286A (en) | 2003-12-01 |
| US6943394B2 (en) | 2005-09-13 |
| JP2003218326A (ja) | 2003-07-31 |
| US7005715B2 (en) | 2006-02-28 |
| WO2003063249A1 (fr) | 2003-07-31 |
| US20040140522A1 (en) | 2004-07-22 |
| KR20040073282A (ko) | 2004-08-19 |
| TWI226060B (en) | 2005-01-01 |
| JP3879518B2 (ja) | 2007-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7005715B2 (en) | Magnetic storage device and method of fabricating the same | |
| US6914806B2 (en) | Magnetic memory device | |
| JP5150531B2 (ja) | 磁気抵抗素子、磁気ランダムアクセスメモリ、及びそれらの製造方法 | |
| KR101154468B1 (ko) | 고체 메모리 장치와 고체 메모리 셀의 배열 방법 | |
| JP2002110933A (ja) | 半導体記憶装置及びその製造方法 | |
| US20050270828A1 (en) | Magnetic memory device and manufacturing method thereof | |
| JP2002246565A (ja) | 不揮発性磁気記憶装置およびその製造方法 | |
| US6542398B2 (en) | Magnetic random access memory | |
| US6982446B2 (en) | Nonvolatile magnetic memory device and manufacturing method thereof | |
| JP5141237B2 (ja) | 半導体記憶装置、その製造方法、書き込み方法及び読み出し方法 | |
| JP2003324187A (ja) | 磁気メモリ装置の製造方法および磁気メモリ装置 | |
| KR100518703B1 (ko) | 다마신 프로세스를 이용한 자기 기억 장치 및 그 제조 방법 | |
| JP2003133529A (ja) | 情報記憶装置およびその製造方法 | |
| JP2010219104A (ja) | 磁気メモリ素子、磁気メモリ、及びその製造方法 | |
| US6958503B2 (en) | Nonvolatile magnetic memory device | |
| US7002831B2 (en) | Magnetic semiconductor memory device | |
| JP2009218318A (ja) | 半導体記憶装置及びその製造方法 | |
| JP4341355B2 (ja) | 磁気記憶装置、磁気記憶装置の書き込み方法および磁気記憶装置の製造方法 | |
| JP4590862B2 (ja) | 磁気メモリ装置及びその製造方法 | |
| JP2003282837A (ja) | 磁気メモリ装置およびその製造方法 | |
| JP2003218324A (ja) | 磁気記憶装置およびその製造方法 | |
| JP2003133527A (ja) | 磁気メモリ装置、その書き込み方法およびその製造方法 | |
| US20060056250A1 (en) | Magnetic memory, and its operating method | |
| JP2003282836A (ja) | 磁気メモリ装置およびその製造方法 | |
| JP3850702B2 (ja) | 磁気抵抗メモリ装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |