JP2000331473A - 磁気メモリ装置 - Google Patents

Abstract

(57)【要約】 【課題】 容量を可及的に大きくするとともに、高速か
つ低消費電力化を実現することを可能にする。 【解決手段】 強磁性導電層１１，１３，１５とトンネ
ルバリア層１２，１４とが交互に積層された強磁性多重
トンネル接合を有する素子１０を各々が有する複数のメ
モリセルと、強磁性多重トンネル接合に磁界を印加する
磁界印加手段と、を備え、強磁性多重トンネル接合を構
成する複数の強磁性導電層のうち、少なくとも３つの強
磁性導電層が各々異なる保持力を有しており、これらの
３つの強磁性導電層の磁化方向が磁界印加手段により独
立に反転可能なように構成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は強磁性多重トンネル
接合を利用した多値記憶可能な磁気メモリ装置に関す
る。

【０００２】

【従来の技術】磁気ランダムアクセスメモリ（以下ＭＲ
ＡＭともいう）とは、情報の記録担体として強磁性体の
磁化方向を利用した、記録情報を随時、書き換え、保
持、読み出すことができる固体メモリの総称である。

【０００３】ＭＲＡＭセルは、メモリセルを構成する強
磁性体の磁化方向が、ある基準方向に対して平行か、反
平行であるかを２進の情報“１”“０”に対応させて情
報を記録する。記録情報の書き込みは、各セルの強磁性
体の磁化方向を、クロスストライプ状に配置された書き
込み線に電流を流して生じる電流磁界によって反転させ
ることによって行われる。記録保持時の消費電力は原理
的にゼロであり、また電源を切っても記録保持が行われ
る不揮発性メモリである。記録情報の読み出しは、メモ
リセルの電気抵抗が、セルを構成する強磁性体の磁化方
向とセンス電流との相対角、または複数の強磁性層間の
磁化の相対角によって変化する現象、いわゆる磁気抵抗
効果を利用して行う。

【０００４】ＭＲＡＭは、従来の誘電体を用いた半導体
メモリとその機能を比較すると、（１）完全な不揮発性
であり、また１０15回以上の書き換え回数が可能である
こと。（２）非破壊読み出しが可能であり、リフレッシ
ュ動作を必要としないため読み出しサイクルを短くする
ことが可能であること。（３）電荷蓄積型のメモリセル
に比べ、放射線に対する耐性が強いこと、等の多くの利
点を有している。ＭＲＡＭの単位面積あたりの集積度、
書き込み、読み出し時間は、おおむねＤＲＡＭと同程度
となりうることが予想される。従って不揮発性という大
きな特色を生かし、携帯型ディジタルオーディオ機器用
の外部記録装置、さらにはモバイルＰＣ用の主記憶メモ
リへの応用が期待されている。

【０００５】しかしながら現在実用化されている記録容
量４ｋｂ程度のＭＲＡＭでは、セル記録情報の読み出し
に、異方性磁気抵抗効果（Ａｎｉｓｏｔｏｒｏｐｉｃ
Ｍａｇｎｅｔｏ−Ｒｅｓｉｓｔａｎｃｅ：以下ＡＭＲ効
果と略記）を用いている。（例えばＦｅｒｒｏｅｌｅｃ
ｔｒｉｃｓ，１１６，１７５（１９９１）参照）ＡＭＲ
効果による抵抗変化率は２％前後であり、さらに電流磁
界を用いた記録情報読み出し時に実効的に得られる抵抗
変化率は、その２０〜３０％程度である。従って、数十
ｍＡのセンス電流に対するセル読み出し電圧は数百μＶ
となり、対ノイズ比を向上させるためには、様々な補償
回路が必要となる。従って、補償回路駆動のため数μｓ
〜数十μｓ程度のサイクルタイムしか得られないだけで
なく、セル集積度を向上させることが難しいという欠点
があった。

【０００６】この点を解決するために、記録情報読み出
しに、巨大磁気抵抗効果（Ｇｉａｎｔ Ｍａｇｎｅｔｏ
−Ｒｅｓｉｓｔａｎｃｅ：以下ＧＭＲ効果と略記）を用
いようとする取り組みがなされている。ＧＭＲ効果の場
合、セルには複数の強磁性層が存在し、セルの抵抗値は
各強磁性層の磁化の相対角に依存して変化する。ＧＭＲ
効果を示す素子（以下ＧＭＲ素子と略記）を用いたＭＲ
ＡＭセルとしては、Ｐｓｅｕｄｏ Ｓｐｉｎ−Ｖａｌｖ
ｅ構造（例えばＩＥＥＥ Ｔｒａｎｓ．Ｍａｇ．，３
３，３２８９（１９９７）参照）、反強磁性層間結合を
有する三層膜を用いたもの（例えばＩＥＥＥ Ｔｒａｎ
ｓ．Ｃｏｍｐ．Ｐａｃ．Ｍａｎｕ．Ｔｅｃｈ．ｐｔ．
Ａ，１７，３７３（１９９４）参照）、また硬質磁性体
をピン止め層に用いたＳｐｉｎ−Ｖａｌｖｅ構造を有す
るもの（例えばＩＥＥＥ Ｔｒａｎｓ．Ｍａｇ．３３．
３２９５（１９９７）参照）が知られている。

【０００７】現在ＧＭＲ素子として多く用いられている
非結合型ＮｉＦｅ／Ｃｕ／Ｃｏからなる三層膜のＧＭＲ
効果の値は、概ね６〜８％程度である。例えば前述のＰ
ｓｅｕｄｏ Ｓｐｉｎ−Ｖａｌｖｅ構造を用いたＭＲＡ
Ｍセルでは、記録情報読み出し時の磁化分布を制御する
ことにより、実効的に５％以上の抵抗変化率を実現して
いる。これは、ＡＭＲ効果を用いた場合に比べ１０倍程
度大きな値である。

【０００８】しかしながら一般にＧＭＲ素子のシート抵
抗は数十Ω／□程度である。したがって５％の抵抗変化
率を仮定した場合でも、数十ｍＡのセンス電流に対する
セル読み出し信号は、数ｍＶ程度である。これに対し、
例えばセル駆動用のトランジスタにおける電圧降下は、
セルサイズの微細化とともに上昇し、０．２５μｍルー
ルでは数百ｍＶに達する。すなわち、トランジスタの抵
抗値に１０％のばらつきが存在すると、それにより数十
ｍＶのノイズが現れる。すなわち現在得られているＧＭ
Ｒ素子の抵抗変化率、及びシート抵抗値では、セル読み
出し信号が小さいため、今後一層の高集積化を図った場
合にメモリとして安定した動作が難しいという問題を有
している。

【０００９】この点を解決するため、ＧＭＲ効果に代わ
り、強磁性トンネル効果（Ｔｕｎｎｅｌ Ｍａｇｎｅｔ
ｏ−Ｒｅｓｉｓｔａｎｃｅ；以下ＴＭＲ効果と略記）を
応用しようとする提案がなされている。ＴＭＲ効果を示
す素子（以下ＴＭＲ素子と略記）は、主として第１強磁
性層／絶縁層／第２強磁性層からなる三層膜で構成さ
れ、電流は絶縁層をトンネルして流れる。トンネル抵抗
値は、両強磁性金属層の磁化の相対角の余弦に比例して
変化し、両磁化が反平行の場合に極大値をとる。例えば
第１強磁性層がＮｉＦｅ／Ｃｏからなっており、絶縁層
がＡｌ₂ Ｏ₃ からなっており、第２強磁性層がＣｏ／Ｎ
ｉＦｅからなるトンネル接合では、５０Ｏｅ以下の低磁
界において２５％を越える抵抗変化率が見いだされてい
る。（ＩＥＥＥ Ｔｒａｎｓ．Ｍａｇ．，３３，３５５
３（１９９７）参照）すなわち、ＴＭＲ素子は、ＧＭＲ
素子に比べより大きな抵抗変化率を有するという利点を
持つ。さらに、ＴＭＲ素子においては、電流は絶縁層を
トンネルして流れるため、ＧＭＲ素子に比べ高いセル抵
抗が得られる。したがってより小さなセンス電流にして
おいても、より大きなセル読み出し信号が得られるとい
う利点を有している。

【００１０】現在、ＴＭＲ素子を用いたＭＲＡＭセルの
構造としては、一つのＴＭＲ素子に一つのトランジスタ
を配置したもの、複数のＴＭＲ素子を一行に並列に接続
したもの、また複数のＴＭＲ素子をマトリックス上に配
置し、行、列毎に選択トランジスタを配置したもの（例
えばＪ．Ａｐｐｌ．Ｐｈｙｓ．，８１，３７５８（１９
９７）参照）が提案されている。これらの構造は、単純
にその１セルの面積を比較しても、誘電体キャパシタを
用いたダイナミックランダムアクセスメモリ（以下ＤＲ
ＡＭと略記）と同程度の集積度が可能である。また、抵
抗変化率３０％以上、セル抵抗１０ｋΩ程度を仮定する
と、概ねＤＲＡＭと同程度の信号−ノイズ比が得られ
る。このような抵抗変化率、セル抵抗のスペックは、材
料的には達成できる範囲内である。

【００１１】しかしながら、今後より一層の高集積化を
進める上では、ＴＭＲ素子を用いたＭＲＡＭにも多くの
問題点が存在する。その一つは、トンネル接合面積の減
少に伴うセル抵抗増大の問題である。セル抵抗の増大
は、配線間浮遊容量を通じて信号遅延時間の増加にもつ
ながる。もう一つは微細構造磁性体に特有な不均一磁化
分布の問題である。すなわち、サブミクロンサイズの強
磁性体を膜面内に磁化した場合、その膜面内の磁化状態
が膜の形状に依存して不均一となるという問題が生じ
る。例えば端面に生じる磁極により自己減磁が生じ、膜
端面部分の磁化方向が中心部のそれとは異なる、いわゆ
るエッジドメインが発生することが知られている（Ｊ．
Ａｐｐｌ．Ｐｈｙｓ．８１，５４７１（１９９
７）．）。エッジドメインの存在は、（１）ヒステリシ
スの角形比の低下を招き、実効的な抵抗変化率の減少が
生じる。（２）膜の磁化過程が不安定となり、膜の保磁
力の上昇が生じる等の問題を引き起こす。特に保磁力の
増大は、書き込み時の消費電力の増大につながり、好ま
しくない。この不均一磁化分布の問題は、強磁性体のサ
イズが減少することにより顕著になると予想される。

【００１２】これらのメモリセルの微細化により生じる
諸問題は、ＤＲＡＭ、フラッシュメモリ等半導体メモリ
が抱える課題と類似しており、生産コスト的な問題も含
めると、セル構造の工夫、材料探索だけでは解決が困難
であることが予想される。

【００１３】

【発明が解決しようとする課題】上述のように、ＴＭＲ
素子をメモリセルに応用することにより、従来用いられ
ているＡＭＲ効果、ＧＭＲ効果を用いたメモリセルに比
べセル読み出し信号を大きくすることができ、ＭＲＡＭ
として安定な動作を実現することが可能である。しかし
ながら、高集積化を目指したメモリセルの微細化により
生じる諸問題は未解決なままであり、今後、ＤＲＡＭと
同程度の記録密度を得ようとして、メモリセルの加工寸
法をさらに微細化させると、十分な信号−ノイズ比が得
られないとともに素子の磁化状態の制御がより困難にな
るといった要因から、速度、消費電力等の性能劣化が生
じると予想される。

【００１４】本発明は上記事情を考慮してなされたもの
であって、可及的に大きな容量を有する高速、低消費電
力の磁気メモリ装置を提供することを目的とする。

【００１５】

【課題を解決するための手段】本発明による磁気メモリ
装置の第１の態様は 強磁性導電層とトンネルバリア層
とが交互に積層された強磁性多重トンネル接合を有する
素子を各々が有する複数のメモリセルと、前記強磁性多
重トンネル接合に磁界を印加する磁界印加手段と、を備
え、前記強磁性多重トンネル接合を構成する複数の強磁
性導電層のうち、少なくとも３つの強磁性導電層が各々
異なる保持力を有しており、これらの３つの強磁性導電
層のうち、少なくも２つの強磁性導電層の磁化方向が前
記磁界印加手段により独立に反転可能なように構成され
ていることを特徴とする。

【００１６】また本発明による磁気メモリ装置の第２の
態様は、強磁性導電層とトンネルバリア層とが交互に積
層された強磁性多重トンネル接合を有する素子を各々が
有する複数のメモリセルと、前記強磁性多重トンネル接
合に磁界を印加する磁界印加手段と、を備え、前記強磁
性多重トンネル接合は、この強磁性多重トンネル接合を
構成する複数の強磁性導電層の磁化配列に応じて少なく
とも４個以上の異なる抵抗値を有することを特徴とす
る。

【００１７】なお、前記強磁性多重トンネル接合を構成
する複数のトンネルバリア層のうち、少なくとも２つの
トンネルバリア層が、異なるトンネルコンダクタンスを
有していることが好ましい。

【００１８】なお、前記強磁性多重トンネル接合を構成
する複数の強磁性導電層のうち、少なくとも１つの強磁
性導電層が他の強磁性導電層とは、形状または接合面積
が異なるように構成されていることが好ましい。

【００１９】本発明の構成によれば、一つの記憶セルに
多値情報を記憶させることが可能となるため、強磁性多
重トンネル接合の加工寸法を減少させることなく、高集
積化を実現できる。従って、微細構造磁性体に特有な不
均一磁化分布の問題を軽減することが可能となるため、
同集積度の従来型のメモリと比較して、高速化、低消費
電力化を図ることができる。

【００２０】また、同集積度の従来型のメモリと比較し
て、接合部だけでなくトランジスタ部、およびデータ
線、書き込み線等の配線部の加工寸法も大きく保つこと
が可能となる。従って、トランジスタ部、配線部での電
圧降下を軽減させることができ、一層の低消費電力化を
図ることが出来る。また、配線部断面積を大きく保つこ
とが出来るため、エレトクロマイグレーションに起因す
る配線寿命を延ばすことが可能となり、一層の信頼性向
上を図ることが出来る。

【００２１】また、本発明の構成では、強磁性多重トン
ネル接合を用いているため、複数の単一接合を直列接続
した構成に比べ、全体の膜厚を小さく抑えることが可能
となる。従って、微細加工時における制御性が高く、製
造がより容易となるという利点を有する。また、各強磁
性導電層と書き込み線との距離を小さく保つことが可能
となるため、より効率的に電流磁界を印加することが可
能となり、一層の低消費電力化を図ることが出来る。

【００２２】また強磁性多重トンネル接合においてトン
ネルバリア層に挟まれた中間強磁性導電層は、連続膜で
あっても良いし、また誘電体層中に不連続な微粒子が分
散したいわゆるグラニュラー膜であってもよい。中間強
磁性導電層が十分に薄い連続膜である場合、また十分に
小さな体積の微粒子である場合には、量子閉じこめ効果
により層中に離散した電子スピンの向きに依存した離散
準位が形成される。このようなスピン方向に依存した離
散準位が形成されると、離散準位が存在しない場合に比
べ大きな抵抗変化率が得られる。また中間強磁性導電層
が不連続な微粒子の集合体からなり、個々の微粒子の体
積が十分小さく、微粒子の帯電エネルギーが常温におい
て観測可能な値となる場合には、いわゆるクーロンブロ
ッケード効果により、抵抗変化率の増大が生じる。さら
に微粒子中のスピン緩和時間が、トンネル時間に比べ十
分長い場合には、微粒子中にスピン偏極した電子が非平
衡的に蓄積されるスピン蓄積効果が生じる。スピン蓄積
効果が生じると、抵抗変化率の増大が生じる。すなわち
本発明では、記憶セルに強磁性多重トンネル接合を用い
るため、上述の量子閉じこめ効果、クーロンブロッケー
ド効果またスピン蓄積効果を積極的に利用してセル出力
電圧の増大を図ることができ、より一層の高速化を図る
ことが出来る。

【００２３】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。

【００２４】（第１の実施の形態）本発明による磁気メ
モリ装置の第１の実施の形態を図１乃至図４を参照して
説明する。図１は本実施の形態の磁気メモリ装置のメモ
リセルに用いられる強磁性多重トンネル接合素子１０
（以下、多重ＴＭＲ素子ともいう）の構造を模式的に示
す図である。この多重ＴＭＲ素子１０は、上部強磁性層
１１と、上部絶縁層１２と、中間強磁性層１３と、下部
絶縁層１４と、下部強磁性層１５とからなる積層膜で構
成されている。中間強磁性層１３は２つの薄い誘電体か
らなる上部絶縁層１２、下部絶縁層１４によって挟まれ
ており、各絶縁層１２、１４を介して上部強磁性層１１
と中間強磁性層１３との間および中間強磁性層１３と下
部強磁性層１５との間にそれぞれトンネル電流が流れる
ように構成されている。すなわち各々がトンネルバリア
層となる上部絶縁層１２、 下部絶縁層１４を介して、上
部強磁性層１１、中間強磁性層１３および下部強磁性層
１５の間に、二重のトンネル接合が形成されている。

【００２５】中間強磁性層１３が十分に薄い連続膜であ
る場合、量子閉じこめ効果により中間強磁性層１３に離
散した電子スピンの向きに依存した離散準位が形成され
る。このようなスピン方向に依存した離散準位が形成さ
れると、離散準位が存在しない場合に比べ大きな抵抗変
化率が得られる。

【００２６】次に本実施の形態の多重ＴＭＲ素子１０の
製造方法について述べる。下部強磁性層１５は膜厚６ｎ
ｍのＦｅ膜と、膜厚３ｎｍのＣｏ_１Ｆｅ_１膜との２層膜
からなる。下部絶縁層１４はＡｌ酸化膜からなり、下部
強磁性層１２上に膜厚１．０ｎｍのＡｌ_２Ｏ_３膜を直接
スパッタして形成される。次いで膜厚３ｎｍのＣｏ_{８ ０}
Ｐｔ_２０合金膜からなる中間強磁性層１３と、膜厚１．
４ｎｍのＡｌ_２Ｏ_３スパッタ膜である上部絶縁層１２が
形成される。上部強磁性層１１は膜６ｎｍのＣｏ_１Ｆｅ
_１膜と膜厚１２ｎｍのＮｉ_８２Ｆｅ_１８合金膜との２層
膜からなる。下部強磁性層１５と上部強磁性層１１とで
材質、膜厚が異なるのは、両者の保磁力差をより大きく
するためである。成膜後、真空熱処理炉を用いて、５ｋ
Ｏｅの磁界中で１時間、３００℃の磁界中熱処理を行っ
た。熱処理の目的は、絶縁層中また絶縁層／強磁性層界
面部分での酸素分布を安定化させるため、成膜時に生じ
る結晶歪みを解放し軟磁気特性を向上させるため、さら
に膜に一軸異方性を付与し、急峻な磁化反転を実現させ
るためである。

【００２７】各強磁性層に用いる材料としては、例えば
パーマロイに代表されるＦｅ−Ｎｉ合金、強磁性を示す
Ｆｅ、Ｎｉ、Ｃｏ及びそれらを含む合金、ＮｉＭｎＳ
ｂ，ＰｔＭｎＳｂ等のハーフメタル、ＣｒＯ_２ 、 マグ
ネタイト等の酸化物ハーフメタル、アモルファス合金等
の種々の軟磁性材料から、Ｃｏ−Ｐｔ合金、Ｆｅ−Ｐｔ
合金、遷移金属−希土類合金等の硬磁性材料まで、種々
の強磁性材料を使用することができる。高い抵抗変化率
を得るためには、伝導電子のスピン偏極度が高い材料を
用いることが望ましい。例えばハーフメタルは一方のス
ピンバンドにエネルギーギャップが存在するので、一方
向のスピンを持つ電子しか伝導に寄与しない。従って、
このような材料を各々の強磁性層に使用することで、よ
り大きな磁気抵抗比を得ることができる。強磁性層の成
膜は、スパッタ、真空蒸着、ＣＶＤ等の公知の成膜技術
によって実現できる。

【００２８】各々の強磁性層は単層膜に限られるもので
はなく、本実施の形態のように複数層からなる構成を有
していても良い。例えば上述のように各絶縁層に接する
部分にスピン偏極度が高いＣｏ_１Ｆｅ_１膜を配し、さら
にそれに接して軟磁気特性に優れたＮｉ_８Ｆｅ_２合金膜
を配置すると、高いスピン偏極度と軟磁気特性とを両立
させることができ、好ましい形態であるといえる。なお
各々の強磁性層は、膜内に一軸磁気異方性を有している
ことが望ましい。これによって、急峻な磁化反転を起こ
すことができるだけでなく、磁化方向を安定して保持す
ることができる。強磁性層への一軸異方性の付与は、例
えば磁界中成膜、磁界中熱処理等の方法で実現できる。

【００２９】絶縁層に用いる材料としては、Ａｌ
_２Ｏ_３、ＳｉＯ_２、ＭｇＯ、Ｂ_２Ｏ_３、ＡｌＮ、ＣａＦ
_２等の誘電体材料を使用することができる。絶縁層の成
膜は、スパッタ、真空蒸着、ＣＶＤ等の直接成膜法に依
っても良いし、例えばＡｌ−Ｈｆ等の金属を酸素プラズ
マ、自然酸化等により酸化して形成しても良い。また、
スパッタ等の直接成膜法に酸化処理を組み合わせても良
い。

【００３０】次に本実施の形態の磁気メモリ装置におけ
る記録情報の書き込み動作について説明する。

【００３１】以下の説明では、説明を容易にするため図
１に示すところの上部強磁性層１１／上部絶縁層１２／
中間強磁性層１３からなる強磁性単一トンネル接合を第
１トンネル接合、中間強磁性層１３／下部絶縁層１４／
下部強磁性層１５からなる強磁性単一トンネル接合を第
２トンネル接合と表記する。さらに第１、第２トンネル
接合において両強磁性層の磁化が平行なときの抵抗値を
各々Ｒ_１ ^Ｐ、Ｒ_２ ^Ｐとし、反平行なときの抵抗値を各々
Ｒ_１ ^ＡＰ、Ｒ_２ ^ＡＰと定義する。ここでＲ_１ ^{Ａ Ｐ}＞Ｒ_１
^Ｐ、Ｒ_２ ^ＡＰ＞Ｒ_２ ^Ｐである。ΔＲ_１＝Ｒ_１ ^ＡＰ−Ｒ_１
^Ｐ、ΔＲ_２＝Ｒ _２ ^ＡＰ−Ｒ_２ ^Ｐはそれぞれの強磁性トン
ネル接合の磁気抵抗変化量である。

【００３２】図２は、図１に示す多重ＴＭＲ素子からの
出力電圧の磁界応答の測定結果を示している。この多重
ＴＲＭ素子の外形寸法は０．５μｍ角の矩形である。外
部磁界を素子全面に均一に印加し、１０μＡの定電流を
流した際の出力電圧を磁界の関数として測定した。測定
は、多重ＴＭＲ素子に−５００Ｏｅの外部磁界を印加し
て上部強磁性層１１、中間強磁性層１３及び下部強磁性
層１５の磁化方向をすべて平行にそろえた後に行った。
図２の電圧曲線上に矢印で示すように、磁界Ｈを負側か
ら正側に掃引する際の電圧−磁界特性には３つの異なっ
た状態が存在する。異なる状態の境界では電圧が大きく
変化し、それぞれの境界に対応する磁界の値はそれぞれ
１５、５０、１２０Ｏｅである。この磁界の値は、メモ
リセルを構成する多重ＴＭＲ素子のそれぞれ上部強磁性
層１１、下部強磁性層１５および中間強磁性層１３の保
磁力（以下順にＨ_ｃ１、Ｈ_ｃ２、Ｈ_ｃ３と略記）に相当
する。すなわち、図２に３本の矢印の組み合わせで示す
ように印加磁界Ｈが、Ｈ＜Ｈ_ｃ１では各強磁性層の磁化
は紙面左向きに平行に揃っているが、Ｈ_ｃ１＜Ｈ＜Ｈ
_ｃ２では上部強磁性層１１の磁化が反転し、さらにＨ
_ｃ２＜Ｈ＜Ｈ_ｃ３では、下部強磁性層１５の磁化も反転
する。Ｈ_ｃ３＜Ｈでは全ての強磁性層の磁化が紙面右向
きに平行に揃う。図２に示すように、各強磁性層間の磁
化配列の変化によって、多重ＴＭＲ素子の抵抗値は、Ｒ
_１ ^Ｐ＋Ｒ_２ ^Ｐ→Ｒ_１ ^ＡＰ＋Ｒ_２ ^Ｐ→Ｒ_１ ^{Ａ Ｐ}＋Ｒ_２ ^ＡＰ
→Ｒ_１ ^Ｐ＋Ｒ_２ ^Ｐの順に変化する。すなわち電圧特性
は、磁化配列に依存した三つの異なるセル抵抗値を反映
している。

【００３３】図３、図４は、図１に示す多重ＴＭＲ素子
の低磁界での電圧−磁界特性を示している。図３、図４
に示す破線は図２に示す電圧−磁界特性をそのまま掲載
したものである。図３の実線で示す電圧−磁界特性は、
磁界Ｈを−５００Ｏｅから４０Ｏｅ（＜Ｈ_ｃ２）まで掃
引した後、−Ｈ_ｃ２＜Ｈ＜Ｈ_ｃ２の範囲で掃引を繰り返
して得られた。この磁界領域では、図３に示すように、
中間強磁性層１３及び下部強磁性層１５の磁化は紙面左
向きに揃っており、上部強磁性層１１の磁化方向のみが
変化する。電圧−磁界特性にみられるヒステリシスは上
部強磁性層１１の磁化過程を反映している。電圧−磁界
特性の異なる二つの残留状態は、それぞれ上部強磁性層
１１の磁化方向が紙面右向きか左向きかに対応してい
る。一方、図４の実線で示す電圧−磁界特性は、磁界Ｈ
を−５００Ｏｅから１００Ｏｅ（＜Ｈ_ｃ３）まで掃引し
た後、−Ｈ_ｃ２＜Ｈ＜Ｈ_ｃ２の範囲で掃引を繰り返して
得られた。この磁界領域では、図４に示すように、中間
強磁性層１３の磁化は紙面左向きに、下部強磁性層１５
の磁化は紙面右向きに配列しおり、図３に示す場合とは
下部強磁性層１５の磁化方向が異なる。電圧−磁界特性
の異なる二つの残留状態は、図３に示す場合と同様それ
ぞれ上部強磁性層１１の磁化方向が紙面右向きか左向き
かに対応している。ただし二つの残留状態での電圧値は
図３の場合とは異なっている。

【００３４】便宜的に、磁化が紙面左方向を向いている
場合を２進数字の“１”、右方向を向いている場合を
“０”と定義し、更に上部強磁性層１１の磁化方向を２
ビット２進数字の上位ビット、下部強磁性層１５を下位
ビットに対応させて磁化配列を表す。図３、図４で得ら
れた４つの異なる残留磁化状態での磁化配列とセル抵抗
値の対応は以下のようになる。

【００３５】“１１”：Ｒ_１ ^Ｐ＋Ｒ_２ ^Ｐ “１０”：Ｒ_１ ^Ｐ＋Ｒ_２ ^ＡＰ “０１”：Ｒ_１ ^ＡＰ＋Ｒ_２ ^Ｐ “００”：Ｒ_１ ^ＡＰ＋Ｒ_２ ^ＡＰ すなわち、本実施の形態の磁気メモリ装置では、多重Ｔ
ＭＲ素子１０に異なる４つの磁化配列が存在し、これら
の４つの磁化配列に４つの異なるセル抵抗値が一意に対
応する。多重ＴＭＲ素子の４つの磁化配列はいずれも残
留磁化状態であり、不揮発性である。このような異なる
４つの磁化配列はこれに対応した抵抗状態を実現するた
めには、多重ＴＭＲ素子１０を構成する上部強磁性層１
１、中間強磁性層１３、下部強磁性層１５の間にそれぞ
れ保磁力差が生じていることが必要である。本実施の形
態では、上部強磁性層１１、下部強磁性層１５が書き込
み時にその磁化方向が変化する記録層、中間強磁性層１
３が書き込み時にその磁化方向が変化しない固着層であ
る。なお本発明はこれに限られるものではなく、上部強
磁性層１１、中間強磁性層１３、下部強磁性層１５のう
ちいずれか２つを情報の記録層とすればよい。この場
合、残る１つの強磁性層を固着層として用いる。各強磁
性層の保磁力の制御は、強磁性層を構成する材料を変え
る他、例えば軟質磁性体、若しくは硬質磁性体との積層
構造を用いる、膜厚を変える、磁気異方性を付与する、
形状磁気異方性を用いる等の様々な手段で実現可能であ
る。

【００３６】中間状態である磁化配列“１０”の抵抗値
と磁化配列“０１”の抵抗値の差は、（Ｒ_１ ^Ｐ＋Ｒ_２
^ＡＰ）−（Ｒ_１ ^ＡＰ＋Ｒ_２ ^Ｐ）＝ΔＲ_１−ΔＲ_２、であ
り、第１トンネル接合と第２トンネル接合の磁気抵抗変
化量ΔＲ_１、ΔＲ_２の差を反映する。すなわち、Δ
Ｒ_１、ΔＲ_２がほぼ等しい場合には、磁化配列“１０”
と、磁化配列“０１”の判別は困難となる。従って、異
なる４つの磁化配列に対応したセル抵抗値を判別するた
めには、第１、第２トンネル接合の磁気抵抗変化量ΔＲ
_１、ΔＲ_２が異なることが必要である。例えば、ΔＲ_１
〜２ΔＲ_２であれば、上述の４つの磁化配列に対応した
セル抵抗値の差をほぼ均等することができ、好ましい形
態である。このような各トンネル接合の磁気抵抗変化量
ΔＲ_１、ΔＲ_２の制御は、各トンネル接合の接合面積、
トンネル接合を構成する絶縁層の厚さ、性質、また強磁
性層の性質を変化させることにより制御可能である。

【００３７】なお本実施の形態の多重ＴＭＲ素子では、
磁化配列“１０”の抵抗値に比べ磁化配列“０１”の抵
抗値が低い特性が得られた。これは、本発明における必
要条件ではなく、“１０”の抵抗値が“０１”の抵抗値
に比べ高い特性を有していても良い。

【００３８】記録情報の書き込みは、上述したように、
ＴＭＲ素子をある所定方向に初期磁化した後に、記録情
報に対応する磁化配列ができるように正負の磁界掃引を
組み合わせて用いればよい。例えば、磁化配列“１０”
の状態は、負の磁界方向にＨ＜−Ｈ_ｃ３となる磁界Ｈを
印加して初期磁化を行った後、Ｈ_ｃ２＜Ｈ＜Ｈ_ｃ３の正
磁界Ｈを印加、さらに−Ｈ_ｃ２＜Ｈ＜−Ｈ_ｃ１の負磁界
Ｈを印加して磁界を０に戻すことによって得られる。２
回目以降の書き換えでは初期磁化は不要である。例えば
磁化配列“１０”から磁化配列“０１”に書き換えるた
めには−Ｈ_ｃ３＜Ｈ＜−Ｈ_ｃ２の負磁界Ｈを印加して、
下部強磁性層１５の磁化を紙面左向きにそろえた後、Ｈ
_ｃ１＜Ｈ＜Ｈ_ｃ２の正磁界Ｈを印加して磁界を０に戻せ
ばよい。

【００３９】本実施の形態では、中間強磁性層１３の磁
化方向は紙面左向きにあるとして説明したが、これは、
素子の初期磁化状態に依存する。初期磁化後に中間強磁
性層１３の磁化方向が紙面右向きである場合には、上述
の書き込み操作において印加磁界の符号を逆転すればよ
い。

【００４０】以上説明したように、本実施の形態によれ
ば、多重ＴＭＲ素子１０に異なる４つの磁化配列が存在
し、これらの４つの磁化配列に４つの異なるセル抵抗値
が一意に対応する。この多重ＴＭＲ素子を各メモリセル
に用いれば、１メモリセルに２ビットの記録情報を書込
み、保持することが可能である。このため、メモリセル
を微細化することなく大きな容量を得ることが可能とな
る。これにより、高速、低消費電力を実現することがで
きる。

【００４１】（第２の実施の形態）本発明による磁気メ
モリ装置の第２の実施の形態を図５を参照して説明す
る。図２は、本実施の形態の磁気メモリ装置のメモリセ
ルに用いられる多重ＴＭＲ素子１０の構造を模式的に示
した図である。この図２に示す多重ＴＭＲ素子１０は図
１に示す多重ＴＭＲ素子の連続膜からなる中間強磁性層
１３を、図５に示すように層状に配列した不連続な強磁
性微粒子の集合体からなる中間強磁性層１３に置換えた
構成となっている。

【００４２】本実施の形態のように中間強磁性層１３が
十分に小さな体積の強磁性微粒子から構成されている場
合には、量子閉じこめ効果により中間強磁性層１３に離
散した電子スピンの向きに依存した離散準位が形成され
る。このようなスピン方向に依存した離散準位が形成さ
れると、離散準位が存在しない場合に比べ大きな抵抗変
化率が得られる。また強磁性微粒子の体積が十分小さ
く、微粒子の帯電エネルギーが常温において観測可能な
値となる場合には、いわゆるクーロンブロッケード効果
により、抵抗変化率の増大が生じる。さらに帯電エネル
ギーが常温より大きい場合、微粒子中にスピン偏極した
電子が非平衡的に蓄積されるスピン蓄積効果が生じるこ
とが理論的に研究されている。スピン蓄積効果が生じる
と、抵抗変化率の増大が期待される。このように量子閉
じこめ効果、クーロンブロッケード効果またスピン蓄積
効果を積極的に利用できることは大きな利点である。

【００４３】次に本実施の形態による多重ＴＭＲ素子１
０の製造方法について述べる。下部強磁性層１５は膜厚
６ｎｍのＦｅ膜と、膜厚３ｎｍのＣｏ_１Ｆｅ_１膜との２
層膜からなる。下部絶縁層１４はＡｌ酸化膜からなり、
下部強磁性層１５上に膜厚１．０ｎｍのＡｌ_２Ｏ_３膜を
直接スパッタして形成される。次いで設計質量膜厚１．
８ｎｍのＣｏ_３０Ｐｔ_２０合金膜からなる中間強磁性層
１３と、膜厚２．５ｎｍのＡｌ_２Ｏ_３スパッタ膜である
上部絶縁層１２が形成される。下部絶縁層１４、中間強
磁性層１３、上部強磁性層は交互スパッタにより一貫し
て成膜した。中間強磁性層１３を粒子状に分断するため
には、下部絶縁層１４上へ中間強磁性層１３を３次元核
成長させる必要がある。本実施の形態では、中間強磁性
層１３の３次元核成長を促進する目的で、成膜時に４０
０Ｗの高周波バイアス電圧を印加した。また上部絶縁層
１２によって粒子間を分断させるため、実施例１に比べ
上部絶縁層１２を厚く堆積している。

【００４４】中間強磁性層１３を構成する粒子の粒径
は、スパッタ時の質量膜厚により制御できる。本実施の
形態では、質量膜厚２．３ｎｍ以上で中間強磁性層１３
は連続膜になり、質量膜厚１．８ｎｍで平均粒径５ｎｍ
の粒子が、質量膜厚１．２ｎｍで平均粒径３ｎｍの粒子
がそれぞれ得られた。ただし、後者の平均粒径３ｎｍと
した場合、中間強磁性層１３は室温では強磁性を示さ
ず、超常磁性的な振る舞いを示した。このため、本実施
の形態では上述のように中間強磁性層１３の設計質量膜
厚を１．８ｎｍとした。

【００４５】上部強磁性層１１は膜厚６ｎｍのＣｏ_１Ｆ
ｅ_１膜と膜厚１２ｎｍのＮｉ_８２Ｆｅ_１８合金膜との２
層膜からなる。上部強磁性層１１の成膜後、真空熱処理
炉を用いて、５ｋＯｅの磁界中で１時間、３００℃の磁
界中熱処理を行った。

【００４６】本実施の形態では、中間強磁性層１３が粒
子状に分断されているため、（１）第１の実施の形態の
ように同膜厚の連続膜からなる中間強磁性層１３を用い
る場合に比べより大きな保磁力、異方性磁界の値が得ら
れるとともに（２）電極のシート抵抗に比べ、接合部の
抵抗が小さい場合に生じる電流分布効果を低減すること
が出来る、等の利点を有している。また粒子状に分断し
たことにより、粒子の帯電エネルギーを増加させること
ができ、クーロンブロッケード効果による磁気抵抗変化
率の増大が期待できる。

【００４７】また本実施の形態も可及的に大きな容量を
得ることができるとともに高速、低消費電力を実現でき
る。

【００４８】（第３の実施の形態）次に本発明による磁
気メモリ装置の第３の実施の形態を図６および図７を参
照して説明する。図６は本実施の形態の磁気メモリ装置
のメモリセルに用いられる多重ＴＭＲ素子１０の構成を
模式的に示す図である。

【００４９】この図６に示す多重ＴＭＲ素子１０は、上
部強磁性層１１と、上部絶縁層１２と、中間強磁性層１
３と、下部絶縁層１４と、下部強磁性層１５とから構成
されている。中間強磁性層１３は２つの薄い誘電体から
なる上部絶縁層１２、下部絶縁層１４によって挟まれて
おり、各絶縁層１２、１４を介して上部強磁性層１１と
中間強磁性層１３との間および中間強磁性層１３と下部
強磁性層１５との間にそれぞれトンネル電流が流れるよ
うに構成されている。本実施の形態では、図６に示すよ
うに、下部強磁性層１５の磁化方向が書き込み動作時に
一方向に固定されており、固着層の役割を果たしてい
る。

【００５０】次に本実施の形態の多重ＴＭＲ素子１０の
製造方法について述べる。下部強磁性層１５は膜厚５ｎ
ｍのＮｉ_８２Ｆｅ_１８膜と、膜厚１２ｎｍのＩｒＭｎ膜
と、膜厚３ｎｍのＣｏ_１Ｆｅ_１膜との３層膜からなる。
下部絶縁層１４はＡｌ酸化膜からなり、下部強磁性層１
５上に膜厚１．０ｎｍのＡｌ_２Ｏ_３膜を直接スパッタし
て形成される。次いで膜厚３ｎｍのＣｏ_８０Ｐｔ_２０合
金膜からなる中間強磁性層１３と、膜厚１．４ｎｍのＡ
ｌ_２Ｏ_３スパッタ膜である上部絶縁層１２が形成され
る。上部強磁性層１１は膜厚３ｎｍのＣｏ_１Ｆｅ_１膜
と、膜厚６ｎｍのＮｉ_８２Ｆｅ_１８合金膜との２層膜か
らなる。上部強磁性層１１の成膜後、真空熱処理炉を用
いて、５ｋＯｅの磁界中で１時間、３００℃の磁界中熱
処理を行った。

【００５１】図７は、図６に示す構造を有する多重ＴＭ
Ｒ素子からの出力電圧の磁界応答を示している。素子の
外形寸法は０．５μｍ角の矩形である。外部磁界を素子
全面に均一に印加し、１０μＡの定電流を流した際の出
力電圧を磁界の関数として測定した。

【００５２】本実施の形態では、下部強磁性層１５に反
強磁性体薄膜を含んだ３層膜を用いているため、図７の
メモリ動作上、接合に印加される磁界範囲では、下部強
磁性層１５の磁化は一方向に固定される。従って、
（１）下部強磁性層１５の磁化が反強磁性体との交換結
合により強制的に一方向に整列しているため、残留磁化
状態で、逆磁区がほとんど存在しない。これにより、よ
り高い抵抗変化率を得ることが出来る。（２）書き込み
時において、下部強磁性層１５の磁化が回転することが
なく、多数回書き込みによって下部強磁性層１５の磁化
方向が不安定となり出力が低下する問題を防止すること
が出来る。（３）下部強磁性層の反転磁界を数ｋＯｅ以
上とすることが容易であり、万が一、製品としての磁気
メモリ装置が外部磁界にさらされた場合でも固着層の磁
化方向が破壊されないため、その機能を回復させること
が出来る、といった利点を有する。また下部強磁性層１
５の反転磁界の値は、下部強磁性層１５を構成する強磁
性体膜と反強磁性体膜との交換磁界の強さを制御するこ
とにより設計することが可能である。

【００５３】なお、本実施の形態では、下部強磁性層１
５を固着層としたが、上部強磁性層１１を固着層として
も良いことは言うまでもない。また下部強磁性層１５を
構成する反強磁性体膜にＩｒＭｎ膜を用いたが、この薄
膜は同等の機能を有する他の材料膜で置き換えることが
可能である。そのような材料膜としては例えばＦｅＭ
ｎ、ＰｔＭｎ、ＮｉＭｎ膜等のＭｎ合金膜の他、Ｎｉ
Ｏ、Ｆｅ_２Ｏ_３が知られている。

【００５４】この第３の実施の形態も、可及的に大きな
容量を得ることができるとともに、高速、低消費電力を
実現することができる。 （第４の実施の形態）次に本発明による磁気メモリ装置
の第４の実施の形態を図８を参照して説明する。図８は
本実施の形態の磁気メモリ装置のメモリセルに用いられ
る多重ＴＭＲ素子１０の構成を模式的に示す図である。

【００５５】この図８に示す多重ＴＭＲ素子１０は、上
部強磁性層１１と、上部絶縁層１２と、中間強磁性層１
３と、下部絶縁層１４と、下部強磁性層１５とから構成
されている。中間強磁性層１３は２つの薄い誘電体から
なる上部絶縁層１２、下部絶縁層１４によって挟まれて
おり、各絶縁層１２，１４を介して上部強磁性層１１と
中間強磁性層１３との間および中間強磁性層１３と下部
強磁性層１５との間にそれぞれトンネル電流が流れるよ
うに構成されている。本実施の形態では、図８に示すよ
うに、中間強磁性層１３は、その磁化方向が反平行結合
した３層の強磁性薄膜と２層の非磁性導電体膜からなる
５層膜で構成されており、固着層の役割を果たしてい
る。

【００５６】次に本実施の形態の多重ＴＭＲ素子１０の
製造方法について詳述する。下部強磁性層１５は膜厚６
ｎｍのＦｅ膜と、膜厚３ｎｍのＣｏ_１Ｆｅ_１膜との２層
膜からなる。下部絶縁膜１４はＡｌ酸化膜からなり、下
部強磁性層１５上に膜厚０．８ｎｍのＡｌ膜をスバッタ
後、分圧１Ｔｏｒｒ、投入電力２００Ｗの酸素プラズマ
で６０秒間酸化して形成される。酸化後のＡｌ酸化膜厚
は断面を透過電子顕微鏡による観察の結果、１．０ｎｍ
であった。中間強磁性層１３は、膜厚３ｎｍのＣｏ膜
と、膜厚０．７ｎｍのＲｕ膜と、膜厚３ｎｍのＣｏ膜
と、膜厚０．７ｎｍのＲｕ膜と、膜厚３ｎｍのＣｏ膜と
の５層膜からなり、交互スパッタ法により成膜した。こ
の５層膜は、その磁化が図８に示すように互いに反平行
に結合しており、その反転磁界が室温で５００Ｏｅ以上
であることを振動試料型磁力計による測定で確認した。
中間強磁性層１３の成膜に続いて、下部絶縁層１４と同
様にスパッタ法によって膜厚１．１ｎｍのＡｌ膜を形成
後酸化して膜厚１．４ｎｍの上部絶縁膜１２が形成され
る。上部強磁性層１１は膜厚３ｎｍのＣｏ_１Ｆｅ_１膜
と、膜厚６ｎｍのＮｉ_８２Ｆｅ_１８合金膜との２層膜か
らなる。上部強磁性層１１の成膜後、真空熱処理炉を用
いて、５ｋＯｅの磁界中で１時間、３００℃の磁界中熱
処理を行った。

【００５７】本実施の形態では、反強磁性結合した強磁
性多層膜を用いているため、中間強磁性層１３を固着層
とすることが出来る。その効果は第３の実施形態とほぼ
同等である。しかし、第３の実施形態と比べ、（１）Ｍ
ｎ合金膜からなる反強磁性体膜を用いる必要がないた
め、昇温時におけるＭｎの拡散の心配がない。（２）反
強磁性体膜を用いる場合に比べ、全体の膜厚をより低減
することが出来る、等の利点を有している。

【００５８】反強磁性結合した強磁性多層膜としては、
上記Ｃｏ膜とＲｕ膜との積層膜の他、ＣｏＦｅ膜と、Ｒ
ｕ、ＣｏＦｅ膜と、Ｉｒ膜等の積層膜が挙げられる。

【００５９】なお本実施の形態は、中間強磁性層１３に
反強磁性結合した強磁性多層膜を用いたが、この強磁性
多層膜は例えば下部強磁性層１５または上部強磁性層１
１に用いても差し支えない。上下強磁性層１５，１１に
反強磁性多層膜を用いる場合は、これらの多層膜中に含
まれる強磁性層は二つでよい。

【００６０】この第４の実施の形態も、可及的に大きな
容量を得ることが出来るとともに、高速かつ低消費電力
を実現することが出来る。

【００６１】（第５の実施の形態）次に本発明による磁
気メモリ装置の第５の実施の形態を図９および図１０を
参照して説明する。図９は本実施の形態の磁気メモリ装
置のメモリセルに用いられる多重ＴＭＲ素子１０の構成
を模式的に示す図である。

【００６２】この多重ＴＭＲ素子１０は上部強磁性層１
１と、上部絶縁膜１２と、中間強磁性層１３と、下部絶
縁層１４と、下部強磁性層１５とを備えている。

【００６３】下部強磁性層１５は膜厚６ｎｍのＮｉ_８２
Ｆｅ_１８合金膜と、膜厚３ｎｍのＣｏ_１Ｆｅ_１膜との２
層膜からなる。下部絶縁層１４はＡｌ酸化膜からなり、
下部強磁性層１５上に膜厚１．０ｎｍのＡｌ_２Ｏ_３膜を
直接スパッタすることにより形成される。次いで膜厚３
ｎｍのＣｏ_８０Ｐｔ_２０合金膜からなる中間強磁性層１
３と、スパッタ法により形成された膜厚１．０ｎｍのＡ
ｌ_２Ｏ_３膜である上部絶縁層１２が形成される。上部強
磁性層１１の成膜後、真空熱処理炉を用いて、５ｋＯｅ
の磁界中で１時間、３００℃の磁界中熱処理を行った。
上部強磁性層１１は膜３ｎｍのＣｏ_１Ｆｅ_１膜と、膜厚
６ｎｍのＮｉ_８２Ｆｅ_１８合金膜との２層膜からなる。
前述の実施例と異なり、上部絶縁層１２、下部絶縁層１
４の膜厚、また上部強磁性層１１、下部強磁性層１５の
材質、膜厚が等しく製造されていることが大きな特徴で
ある。

【００６４】一般にトンネル接合の実効的な接合面積
は、トンネルバリア層を挟む二つの電極のうち、どちら
か小さい方の面積で決まる。そして接合の抵抗値は接合
面積に反比例して増大する。本実施の形態では、上部強
磁性層１１／上部絶縁層１２／中間強磁性層１３／下部
絶縁層１４／下部強磁性層１５のうち、上部強磁性層１
１の面積を他の強磁性層の面積に比べ小さくしている。
これにより上、下絶縁層１２，１４の膜厚が等しい場合
にも、上部強磁性層１１／上部絶縁層１２／中間強磁性
層１３からなる第１トンネル接合の抵抗値Ｒ_１ ^Ｐ、Ｒ_１
^ＡＰに比べ、中間強磁性層１３／下部絶縁層１４／下部
強磁性層１５からなる第２トンネル接合の抵抗値
Ｒ_２ ^Ｐ、Ｒ_２ ^ＡＰが小さい素子が得られる。本実施の形
態では、多重ＴＭＲ素子１０を構成する多層膜構造を成
膜後、上部強磁性層１１のみをフォトリソグラフィとイ
オンミリングの組み合わせにより加工して０．２５μｍ
角の矩形に加工し図に示すような素子形状を得た。

【００６５】トンネル接合の抵抗値の制御は、接合面
積、絶縁層の厚さ、材質を変えることによって行うこと
が出来る。ただし、抵抗値は絶縁層の厚さ（バリア厚
さ）、絶縁層の材質（バリア高さ）に対して指数関数的
に変化するのに比べ、接合面積に対しては反比例して変
化する。従って、より正確に抵抗値を制御する目的で
は、本実施の形態はより好ましい形態であるといえる。

【００６６】図１０は図９に示す構造を持つ多重ＴＭＲ
素子からの出力電圧の磁界応答を示している。素子の外
形寸法は０．５μｍ角の矩形である。外部磁界を素子全
面に均一に印加し、１０μＡの定電流を流した際の出力
電圧を磁界の関数として測定した。

【００６７】本実施の形態では、図１０に示すように下
部強磁性層１５の保持力Ｈ_c2に比べ上部強磁性層１１の
保磁力Ｈ_c1が大きい特性が得られた。これは図９に示す
ように、上部強磁性層１１の一辺が下部強磁性層１５に
比べ小さく加工されているためである。ミクロンからサ
ブミクロンの加工寸法を持つ微小磁性体では、保磁力は
加工寸法と材質から決まる磁壁幅との兼ね合いで決ま
り、一般に寸法の減少とともに保磁力は増加する。ま
た、磁性体の３次元的な形状は、形状磁気異方性定数を
通じて磁壁幅を変化させる。従って、本実施の形態のよ
うに、多重ＴＭＲ素子を構成する複数の強磁性層に膜
厚、材質、構成が等しいものを用いた場合でも、その形
状を制御することで、異なる保磁力を得ることが出来
る。

【００６８】この第５の実施の形態も、可及的に大きな
容量を得ることが出来るとともに、高速・低消費電力を
実現することが出来る。

【００６９】なお、上記第１乃至第５の実施の形態に係
る多重ＴＭＲ素子は強磁性２重トンネル接合であった
が、３重以上の強磁性多重トンネル接合であっても良い
ことは云うまでもない。

【００７０】また上記第１乃至第５の実施の形態におい
ては多重ＴＭＲ素子の構造を中心にして説明したがこれ
らの多重ＴＭＲ素子を用いた磁気メモリ装置の構成を第
６の実施の形態として説明する。

【００７１】（第６の実施の形態）次に本発明による磁
気メモリ装置の第６の実施の形態を図１１および図１２
を参照して説明する。図１２は本実施の形態の磁気メモ
リ装置の一つのメモリセルのレイアウトを示す図であ
り、図１１は図１２に示す切断線Ａ−Ａ′でメモリセル
を切断したときの断面図を示す。

【００７２】この実施の形態の磁気メモリ装置は、複数
のメモリセル２を有し、各メモリセルは強磁性多重トン
ネル接合を有する多重ＴＭＲ素子１０と、選択トランジ
スタ３とを備えている。

【００７３】この選択トランジスタ３と多重ＴＭＲ素子
１０は、半導体基板１の主面上に形成される。選択トラ
ンジスタ３のゲートとなるワード線４が半導体基板２上
に形成されている。そしてこのワード線４の両側の半導
体基板１の領域には、選択トランジスタ３のドレイン領
域５ａおよびソース領域５ｂが形成されている。なお、
ソース領域５ｂは隣接するセルの選択トランジスタのソ
ース領域にもなっている。

【００７４】この選択トランジスタ３上に層間絶縁膜６
が形成されており、この層間絶縁膜６内に金属層（セル
プレート）９および書き込み線８が形成されている。セ
ルプレート９は層間絶縁膜６に設けられたコンタクト７
を介して選択トランジスタ３のドレイン領域５ａに接続
される。

【００７５】セルプレート９上には一端がこのセルプレ
ート９と電気的に接続するように多重ＴＭＲ素子１０が
設けられている。この多重ＴＭＲ素子１０の他端は層間
絶縁膜６内に設けられたコンタクト１９を介してデータ
線２０に接続されている。したがって、多重ＴＭＲ素子
１０はセルプレート９とデータ線２０が交差する、層間
絶縁膜６の領域に設けられている。また、データ線２０
は層間絶縁膜２２に覆われている。

【００７６】なお図１１，１２では、書き込み線８を除
いた書き込み／読み出し回路は省略されている。ここで
省略した書き込み／読み出し回路とそれに付随した周辺
回路の構成については、周知の半導体技術、例えばＤＲ
ＡＭ、強誘電体メモリ等に用いられる公知技術を利用す
ることが出来る。

【００７７】また、ＴＭＲ素子１０を除く半導体回路
部、周辺回路部の製造に関しては、従来公知の半導体製
造技術を利用することができ、その詳細な説明は省略す
る。

【００７８】多重ＴＭＲ素子への磁界印加は、図１１に
示す書き込み線８、及びデータ線２０に一定電流を流
し、これによって両者の交差部分に生じる合成された電
流磁界を用いる。書き込み時には、多重ＴＭＲ素子を経
由した短絡電流を防ぐため、選択トランジスタを非導通
状態とすることが必要である。電流磁界の値及び極性を
変化させるには、書き込み線８、及びデータ線２０に流
す電流値及びその極性を変化させればよい。

【００７９】記録情報の書き込みは、前述したように、
多重ＴＭＲ素子をある所定方向に初期磁化した後に、記
録情報に対応する磁化配列ができるように正負の磁界掃
引を組み合わせて用いればよい。例えば、“１０”の状
態は、負の磁界方向にＨ＜−Ｈ_c3となる磁界を印加して
初期磁化を行った後、Ｈ＜Ｈ_c3の正磁界を印加、さらに
−Ｈ_c2＜Ｈの負磁界を印加して磁界を０に戻すことによ
って得られる。２回目以降の書き換えでは初期磁化は不
要である。例えば“１０”から“０１”に書き換えるた
めには−Ｈ_c3＜Ｈ＜−Ｈ_c2の負磁界を印加して、下部強
磁性層１５の磁化を紙面左向きにそろえた後、Ｈ＜Ｈ_c2
の正磁界を印加して磁界を０に戻せばよい。

【００８０】次に記録情報の読み出し動作について説明
する。本実施の形態の磁気メモリ装置におけるメモリセ
ル記録情報の読み出しは、図１１のデータ線２０から多
重ＴＭＲ素子１０にセンス電流を流して、トンネル接合
における電圧降下をセル出力電圧として検出することに
よって行う。２ビット記録情報の判別は、記録情報に対
応したセル出力電圧の大きさの違いを判別すればよい。

【００８１】以下、本実施の形態における２ビット記録
情報の判別方法について詳述する。図１３は本実施の形
態の磁気メモリ装置におけるメモリセル２の配置図を模
式的に示したものである。各メモリセル２には、データ
線ＤＬ０、／ＤＬ０（ＤＬ０バー）に一方の端子が接続
している。データ線ＤＬ０、／ＤＬ０には同数のメモリ
セルが接続されており、対線を構成し、差動アンプ３１
に接続されている。各々のデータ線には定電流源３２，
３３が接続されている。各メモリセルは各々一つの多重
ＴＭＲ素子１０と、一つの選択トランジスタ３とを有し
ており、選択トランジスタ３の一方の電極は図１３のＰ
Ｌで示したプレート線に接続している。プレート線の電
位はグランド電位でも良いが、他の値を用いることも可
能である。選択トランジスタ３のゲートはワード線ＷＬ
に接続されている。なお図１３に示す構造では選択トラ
ンジスタ３とデータ線の間に多重ＴＭＲ素子１０が配置
されているが、選択トランジスタ３とプレート線の間に
ＴＭＲ素子１０を配置することも可能である。

【００８２】メモリセル２の記録情報を読み出す際に
は、まずデータ線ＤＬ０及びデータ線／ＤＬ０に接続さ
れた定電流源３２，３３をオンし、データ線ＤＬ０及び
／ＤＬ０を一定電圧にプリチャージする。プリチャージ
電位Ｖｐは、例えばダミーセル２ａ及びダミーセル２ｂ
の選択トランジスタを導通させ、ダミーセルにセンス電
流を流すことで実現できる。続いてワード線ＷＬＤ、／
ＷＬＤをオフ、ワード線ＷＬ１をオンすることで、ダミ
ーセル２ａが開放されると同時に、セル２の選択トラン
ジスタが導通し、データ線ＤＬ０の電位は、メモリセル
２の多重ＴＭＲ素子の出力電圧値と等しくなる。図１４
は、データ線ＤＬ０及びデータ線／ＤＬ０の電位を比較
して示す。本実施の形態では、ダミーセルのセル抵抗値
を調整し、プリチャージ電位Ｖｐが、記録情報“０１”
と“１０”に対応した出力電圧の中間値となるように設
定した。ダミーセル中の抵抗素子は、記憶セルと同じ多
重ＴＭＲ素子を用いても良いし、半導体薄膜、金属薄膜
からなる抵抗素子を用いても良い。ダミーセルはデータ
線に一つあればよく、高集積化の妨げになるものではな
い。ワード線ＷＬ１がオンし、読み出しが開始される
と、データ線ＤＬ０の電位はセル２の記録情報に対応し
て４つの異なる電圧値を取る。一方、データ線／ＤＬ０
の電位はプリチャージ電位Ｖｐのまま保たれており、結
果的に差動アンプ３１の出力には、プリチャージ電位Ｖ
ｐとデータ線ＤＬ０の電位との差の電圧が増幅され現れ
る。このような対線構成と差動アンプを用いた検出法
は、ＤＲＡＭなどで差動センス方式として多く用いられ
ており、差動アンプ部回路等の周辺回路は公知技術で実
現できる。差動センス方式を用いることで、データ線に
結合した同相雑音は相殺され、信号−ノイズ比の高い検
出が実現可能である。

【００８３】（第７の実施の形態）また記録情報の読み
出しには、電流磁界による磁化反転を併用することも可
能である。この場合を第７の実施の形態として図１５を
参照して説明する。図１５には、磁化反転を併用した記
録情報読み出し時における、多重ＴＭＲ素子の磁化配列
の変化を示す。本実施の形態では、中間強磁性層１３及
び下部強磁性層１５が情報の記録層である。また多重Ｔ
ＭＲ素子としては、図２に示す電圧−磁界特性を有する
ものを用いた。本実施の形態では、多重ＴＭＲ素子の基
準方位を定めるのは上部強磁性層１１であり、上述の第
６の実施の形態と異なり、書き込み／読み出し時の磁化
が電流磁界により反転する。従って読み出し動作完了後
には所定のリフレッシュ動作が必要となる。図１５
（ａ）にはプリチャージ時の磁化配列を示す。磁化反転
は図１５（ｂ）に示すように書き込み線８に電流を流し
電流磁界を生じさせて行う。読み出し動作完了後には、
図１５（ｃ）に示すように逆方向の電流磁界により磁化
方向を初期状態にリフレッシュする。図１６は、この上
部強磁性層１１の磁化反転に伴うデータ線ＤＬ０の電圧
変化をデータ線／ＤＬ０と比較して示した模式図であ
る。プリチャージ電位Ｖｐは、上部強磁性層１１の磁化
反転前の“１０”、“０１”の中間電位とした。磁化反
転前には、データ線ＤＬ０の電位は、記録情報に対応し
た４つの異なる電圧値を示す。磁化反転を生じさせる
と、トンネル接合１の磁化配列が平行から反平行へまた
は反平行から平行へ変化する。これによりデータ線ＤＬ
０には、立ち上がりまたは立ち下がりの電圧パルスが生
じる。ここでパルスの立ち上がり、立ち下がりと、その
プリチャージ電位Ｖｐに対する極性を組み合わせると、
以下に示すように記録情報に対応して４つの異なるパル
スが生じていることが分かる。

【００８４】 “１１”：極性 負、立ち上がり “０１”： 負、立ち下がり “１０”： 正、立ち上がり “００”： 正、立ち下がり すなわち、本実施の形態では記録情報判別に電圧を定量
的に検出する必要がなく、その極性弁別と、立ち上がり
／立ち下がりの区別を行えばよい。従って、例えば電源
電圧、データ線電位の変動に対する動作マージンを大き
く取ることが可能となり、信号−ノイズ比の高い検出が
可能となる。

【００８５】第６の実施の形態では、一つの多重ＴＭＲ
素子に一つ選択トランジスタを配した構成を説明した。
しかし、本発明の磁気メモリ装置の構成は上記実施の形
態に限定されるものではない。すなわち多値記憶を実現
させるために必要な絶対要素は、強磁性多重トンネル接
合を用いた多重ＴＭＲ素子であり、多重ＴＭＲ素子の配
列方法、記憶データの読み出し方法、電流磁界の印加方
法は、多重ＴＭＲ素子の出力特性、製造法との整合が取
れる範囲で従来公知の技術を用いても何ら差し支えな
い。図１７には、複数の多重ＴＭＲ素子１０を一つのデ
ータ線２４に並列に配置した場合のメモリセル配置図を
模式的に示したものである。この場合には、個々の多重
ＴＭＲ素子には選択トランジスタが設けられていないた
め、セル面積を低減させることができる利点を持つ。セ
ル記憶情報の読み出し方法としては、第７の実施の形態
で説明した電流磁界併用読み出しを用いればよい。

【００８６】また、第６の実施の形態の磁気メモリ装置
においては、書き込み線８はセルプレート９の下に設け
られていたが、図１８に示すようにデータ線２０の上に
層間絶縁膜２２を介して設けても良い。なお、図１８に
おいて、６ａは層間絶縁膜を表わしている。

【００８７】

【発明の効果】以上、述べたように本発明によれば、素
子加工寸法を微細化することなく、メモリ容量を可及的
に大きくすることが可能となり、これにより、素子微細
化に伴うＴＭＲ素子の素子抵抗の増大、および微細寸法
磁性体に特有な不均一な磁化分布による抵抗変化率の減
少を防ぐことができ、高速でかつ低消費電力を実現する
ことができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態にかかる多重ＴＭＲ
素子の構造を示す模式図。

【図２】図１に示す多重ＴＭＲ素子の磁界−電圧特性を
示すグラフ。

【図３】図１に示す多重ＴＭＲ素子の磁界−電圧特性を
示すグラフ。

【図４】図１に示す多重ＴＭＲ素子の磁界−電圧特性を
示すグラフ。

【図５】本発明の第２の実施の形態にかかる多重ＴＭＲ
素子の構造を示す模式図。

【図６】本発明の第３の実施の形態にかかる多重ＴＭＲ
素子の構造を示す模式図。

【図７】図６に示す多重ＴＭＲ素子の磁界−電圧特性を
示すグラフ。

【図８】本発明の第４の実施の形態にかかる多重ＴＭＲ
素子の構造を示す模式図。

【図９】本発明の第５の実施の形態にかかる多重ＴＭＲ
素子の構造を示す模式図。

【図１０】図９に示す多重ＴＭＲ素子の磁界−電圧特性
を示すグラフ。

【図１１】本発明による磁気メモリ装置の第６の実施の
形態の構成を示す断面図。

【図１２】第６の実施の形態の磁気メモリ装置のレイア
ウトを示す平面図。

【図１３】本発明による磁気メモリ装置にかかるメモリ
セル配置を模式的に示した平面図。

【図１４】本発明による磁気メモリ装置における記録情
報読み出し時における電圧応答を模式的に示した図。

【図１５】本発明による磁気メモリ装置における電流磁
界を併用した記録情報読み出し時における多重ＴＭＲ素
子の磁化配列を説明した図。

【図１６】本発明による磁気メモリ装置における電流磁
界を併用した記録情報読み出し時における電圧応答を模
式的に示した図。

【図１７】本発明の磁気メモリ装置におけるメモリセル
配置の一変形例を示した平面図。

【図１８】本発明による磁気メモリ装置の第６の実施の
形態の変形例を示す断面図。

【符号の説明】

１ 半導体基板 ２ メモリセル ２ａ，２ｂ ダミーセル ３ 選択トランジスタ ４ ゲート電極（ワード線） ５ａ ドレイン領域 ５ａ ソース領域 ６ 層間絶縁膜 ７ コンタクト ８ 書き込み線 ９ セルプレート １０ 多重ＴＭＲ素子 １１ 上部強磁性層 １２ 上部絶縁層 １３ 中間強磁性層 １４ 下部絶縁層 １５ 下部強磁性層 １９ コンタクト ２０ データ線 ２２ 層間絶縁膜 ３１ 差動アンプ ３２，３３ 定電流源

Claims (4)

【特許請求の範囲】
1. 【請求項１】強磁性導電層とトンネルバリア層とが交互
   に積層された強磁性多重トンネル接合を有する素子を各
   々が有する複数のメモリセルと、 前記強磁性多重トンネル接合に磁界を印加する磁界印加
   手段と、 を備え、前記強磁性多重トンネル接合を構成する複数の
   強磁性導電層のうち、少なくとも３つの強磁性導電層が
   各々異なる保持力を有しており、これらの３つの強磁性
   導電層のうち、少なくも２つの強磁性導電層の磁化方向
   が前記磁界印加手段により独立に反転可能なように構成
   されていることを特徴とする磁気メモリ装置。
2. 【請求項２】強磁性導電層とトンネルバリア層とが交互
   に積層された強磁性多重トンネル接合を有する素子を各
   々が有する複数のメモリセルと、 前記強磁性多重トンネル接合に磁界を印加する磁界印加
   手段と、 を備え、前記強磁性多重トンネル接合は、この強磁性多
   重トンネル接合を構成する複数の強磁性導電層の磁化配
   列に応じて少なくとも４個以上の異なる抵抗値を有する
   ことを特徴とする磁気メモリ装置。
3. 【請求項３】前記強磁性多重トンネル接合を構成する複
   数のトンネルバリア層のうち、少なくとも２つのトンネ
   ルバリア層が、異なるトンネルコンダクタンスを有して
   いることを特徴とする請求項１または２記載の磁気メモ
   リ装置。
4. 【請求項４】前記強磁性多重トンネル接合を構成する複
   数の強磁性導電層のうち、少なくとも１つの強磁性導電
   層が他の強磁性導電層とは、形状または接合面積が異な
   るように構成されていることを特徴とする請求項１乃至
   ３のいずれかに記載の磁気メモリ装置。