JP2006148039A - 磁気抵抗効果素子および磁気メモリ - Google Patents

磁気抵抗効果素子および磁気メモリ Download PDF

Info

Publication number
JP2006148039A
JP2006148039A JP2005042437A JP2005042437A JP2006148039A JP 2006148039 A JP2006148039 A JP 2006148039A JP 2005042437 A JP2005042437 A JP 2005042437A JP 2005042437 A JP2005042437 A JP 2005042437A JP 2006148039 A JP2006148039 A JP 2006148039A
Authority
JP
Japan
Prior art keywords
layer
magnetization
magnetoresistive effect
effect element
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005042437A
Other languages
English (en)
Inventor
Hideyuki Sugiyama
山 英 行 杉
Yoshiaki Saito
藤 好 昭 斉
Tomoaki Iguchi
口 智 明 井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005042437A priority Critical patent/JP2006148039A/ja
Publication of JP2006148039A publication Critical patent/JP2006148039A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

【課題】 素子の面積を小さくかつ面積のばらつきを小さくすることを可能にする。
【解決手段】 端面を有する第1電極4と、磁化の向きが固着された磁化固着層8a、磁化の向きが可変の磁化自由層8c、および磁化固着層と磁化自由層との間に設けられた非磁性層8bを有し、第1電極の端面に表面が接するように形成された磁気抵抗効果膜8と、磁気抵抗効果膜の第1電極に接する表面と反対側の表面上に形成された第2電極10とを備えている。
【選択図】 図1

Description

本発明は、磁気抵抗効果素子および磁気メモリに関する。
磁性体膜を用いた磁気抵抗効果素子は、磁気ヘッド、磁気センサーなどに用いられているとともに固体磁気メモリ(MRAM(Magnetic Random Access Memory))に用いることが提案されている。
近年、2つの磁性金属層の間に1層の誘電体を挿入したサンドイッチ構造膜において、膜面に対して垂直に電流を流し、トンネル電流を利用した磁気抵抗効果素子として、いわゆる「強磁性トンネル接合素子(Tunneling Magneto-Resistance effect:TMR素子)」が提案されている。強磁性トンネル素子においては、20%以上の磁気抵抗変化率が得られるようになったことからMRAMへの民生応用技術開発が盛んに行われている。
この強磁性トンネル接合素子は、強磁性電極上に0.6nm〜2.0nm厚の薄いAl(アルミニウム)層を成膜した後、その表面を酸素グロー放電または酸素ガスに曝すことによって、Alからなるトンネルバリア層を形成することにより、実現できる。
また、この強磁性1重トンネル接合の片側一方の強磁性層に反強磁性層を付与し、上記一方の強磁性層を磁化固着層とした構造を有する強磁性1重トンネル接合が提案されている。
また、誘電体中に分散した磁性粒子を介した強磁性トンネル接合や、強磁性2重トンネル接合(連続膜)も提案されている。
これらにおいても、20%〜50%の磁気抵抗変化率が得られるようになったこと、および所望の出力電圧値を得るため強磁性トンネル接合素子に印加する電圧値を増やしても磁気抵抗変化率の減少が抑えられることから、MRAMへの応用の可能性がある。
これらの強磁性1重トンネル接合あるいは強磁性2重トンネル接合を用いた磁気記録素子は、不揮発性で書き込み読み出し時間も10ナノ秒以下と速く、書き換え回数も1015以上というポテンシャルを有する。
しかし、メモリのセルサイズに関しては、メモリセルが1個のトランジスタと、1個のTMR素子からなるアーキテクチャを用いた場合、半導体から形成されるDRAM(Dynamic Random Access Memory)以下にサイズを小さくできないという問題がある。
この問題を解決するために、ビット線とワード線との間にTMR素子からなるセルとダイオードを直列接続したダイオード型アーキテクチャや、ビット線とワード線の間にTMR素子からなるセルを配置した単純マトリックス型アーキテクチャが提案されている。
しかし、いずれの場合も記憶層への書き込み時には電流パルスによる電流磁場で反転を行っているため、消費電力が大きい、大容量化したとき配線の許容電流密度限界があり大容量化できない、電流を流すためのドライバの面積が大きくなってしまうなどの問題点が有る。
上記の問題に対し、書き込み配線の周りに高透磁率磁性材料からなる薄膜を設けた固体磁気記憶装置が提案されている。これらの磁気記憶装置によれば配線の周囲に高透磁率磁性膜が設けられているため、磁気記録層への情報書き込みに必要な電流値を効率的に低減できる。しかしながら、これらを用いても、書き込み電流を1mA以下にすることは非常に困難であった。
これら課題を解決するために、スピン注入法による書き込み方法が提案されている(例えば、特許文献1参照)。この書き込み方法は、スピン偏極した電流を磁気抵抗効果素子にスピン注入することによって磁気抵抗効果素子の磁化自由層の磁化がスピン反転することを利用している。
米国特許明細書第6256223号
スピン注入を利用した書き込み方法において、スピン注入する場合に、素子の面積が大きいと、スピン注入電流による環状の磁界が発生してしまい、スピン反転が起こらない。そのため、小さい面積の素子が求められる。
さらに固体磁気メモリとして応用するためには、高集積化することが求められるため、小さい面積でなおかつ面積のばらつきの小さい素子を形成することが必要とされる。
以上、説明したように、低書き込み電流で動作するスピン注入法は小さな面積の素子形成を必要とし、さらに集積化のために面積のばらつきが小さいことが必要とされる。
本発明は、上記事情を考慮してなされたものであって、素子の面積が小さくかつ面積のばらつきの小さい磁気抵抗効果素子および磁気メモリを提供することを目的とする。
本発明の第1の態様による磁気抵抗効果素子は、端面を有する第1電極と、磁化の向きが固着された磁化固着層、磁化の向きが可変の磁化自由層、および前記磁化固着層と前記磁化自由層との間に設けられた第1非磁性層を有し、前記第1電極の前記端面に表面が接するように形成された磁気抵抗効果膜と、前記磁気抵抗効果膜の前記第1電極に接する前記表面と反対側の表面上に形成された第2電極とを備えたことを特徴とする。
なお、前記磁気抵抗効果膜の前記磁化自由層および前記磁化固着層のうちの一方の層は他方の層に比べてシート抵抗が高く、前記一方の層は前記第1電極の前記端面に接するように構成してもよい。
なお、前記一方の層は前記他方の層よりも膜厚が薄いように構成してもよい。
なお、前記一方の層は磁化自由層であってもよい。
なお、前記磁化自由層は非磁性元素を含み粒界を備えていてもよい。
なお、前記磁化自由層と前記磁化固着層のいずれか一方と前記第1非磁性層との間に分離して設けられた複数の絶縁体を有していてもよい。
なお、前記複数の絶縁体と前記第1非磁性層との間に前記絶縁体で覆われた第2非磁性層を備えていてもよい。
なお、前記磁化自由層は、誘電体で隔てられた強磁性粒を備えていてもよい。
なお、前記磁化固着層は、強磁性層と反強磁性層を交互に積層した積層膜であってもよい。
また、本発明の第2の態様による磁気抵抗効果素子は、端面を有し、磁化の向きが固着された第1電極と、前記第1電極の前記端面に膜面が接するように形成された第1非磁性層と、前記第1非磁性層上に形成された磁化の向きが可変の磁化自由層と、前記磁化自由層上に形成された第2電極とを備えたことを特徴とする。
なお、前記第1電極の下面および上面の少なくとも一方に形成され前記第1電極の磁化の向きを固着する反強磁性層を備えていてもよい。
なお、前記反強磁性層は絶縁物からなっていてもよい。
なお、前記第1電極は強磁性層と反強磁性層とが交互に積層された積層膜であってもよい。
なお、前記磁化自由層は、誘電体で隔てられた強磁性粒を備えていてもよい。
なお、前記磁化自由層と前記第2電極との間に第2非磁性層が設けられていてもよい。
なお、前記第2非磁性層と前記第2電極との間に磁化の向きが固着された磁化固着層が設けられていてもよい。
なお、前記磁化固着層は、第3非磁性層を介して磁気的結合した複数の強磁性層からなっていてもよい。
なお、前記第1電極と前記磁化自由層のいずれか一方と前記第1非磁性層との間に分離して設けられた複数の絶縁体を有していてもよい。
なお、前記複数の絶縁体と前記第1非磁性層との間に前記絶縁体で覆われた第4非磁性層を備えていてもよい。
なお、前記磁化自由層は非磁性元素を含み粒界を備えていてもよい。
なお、前記非磁性層はトンネルバリア層であってもよい。
また、本発明の第3の態様による磁気メモリは、マトリクス上に配置された複数のメモリセルを有し、当該メモリセルが上記のいずれかに記載の磁気抵抗効果素子を備えていることを特徴とする。
本発明によれば、素子の面積を小さくかつ面積のばらつきを小さくすることができる。
本発明に実施形態を以下に図面を参照して説明する。
(第1実施形態)
本発明の第1実施形態による磁気抵抗効果素子の構成を、図1および図2に示す。図1は本実施形態による磁気抵抗効果素子1の構成を示す断面図、図2は本実施形態による磁気抵抗効果素子1の斜視図である。
本実施形態による磁気抵抗効果素子1は、TMR素子であって、絶縁膜2が形成された基板(図示せず)上に形成されたベース電極4と、このベース電極4の端面に接するように形成されたTMR膜8と、TMR膜8を覆うように形成されたカウンタ電極10とを備えている。なお、TMR膜8はベース電極4の端面だけでなく、ベース電極4が形成されていない絶縁膜2の領域上に延在するとともにベース電極4上に形成された絶縁膜6上にも延在するように形成される。そして、TMR膜8は、磁化の向きが固着された磁化固着層となる強磁性層8aと、磁化の向きが反転可能な磁化自由層となる強磁性層8cと、これらの強磁性層8a、8bとの間に設けられたトンネルバリア層8bとを有する積層構造となっている。なお、磁気抵抗効果素子1が磁気メモリのメモリセルに用いられた場合は、磁化自由層は、磁気記録層とも呼ばれる。また、本実施形態においては、磁化固着層となる強磁性層8aがベース電極4の端面に接し、磁化自由層となる強磁性層8cがカウンタ電極10に接するように形成されているが、逆の層配置であってもよい。すなわち、磁化自由層となる強磁性層がベース電極4の端面に接し、磁化固着層となる強磁性層がカウンタ電極10に接するように形成してもよい。
本実施形態によるTMR素子の面積Aは、ベース電極4の厚さt、TMR膜8の幅w、およびベース電極4の端部と絶縁膜2の膜面(基板面)との成す角θに依存する。その関係は
A = w×t/sinθ
となる。
本実施形態においては、ベース電極4の膜厚方向をTMR素子の一辺として利用している。一般に、薄膜は厚さの制御が容易であり、また非常に薄くすることも可能である。このため、膜の厚さ方向をTMR素子1の一辺とすることにより、容易に小さな面積のTMR素子1を形成することが可能となる。また、基板面とベース電極4の端部との成す角θによる項「sinθ」とカウンタ電極10の幅wを比べると、幅wの方がTMR素子の作製プロセスでの変動が大きい。このため、TMR素子1の面積のばらつきは、カウンタ電極10の幅wのばらつきが支配的となっている。
本実施形態と異なり、ベース電極4の端面に接しないで、ベース電極上にTMR膜を形成する従来の場合においては、TMR素子の面積のばらつきは、幅と長さに依存する。このため、露光技術の寸法誤差をδとすると、TMR素子の面積の相対的ばらつきは、「2δ/w」となる。また、露光技術の最小寸法程度を1辺とする長方形は角が丸くなるため、さらにばらつきは大きくなる。
これに対して、本実施形態においては、TMR素子1の面積のばらつきはカウンタ電極10の幅wが支配的なため、TMR素子1の面積の相対的ばらつきは「δ/w」となり、従来の場合の半分かそれ以下になる。
本実施形態による磁気抵抗効果素子1においては、ベース電極4からカウンタ電極10への電流はTMR膜8を介して流れる。この電流の大半は、図3に示すようにベース電極4の端部に接するTMR膜8を介してカウンタ電極10に流れるが、図4に示すようにベース電極端部の最下部から磁化固着層(逆の層配置の場合は磁気記録層)に沿ってカウンタ電極の下からトンネルバリア層8bを横切ってカウンタ電極10に流れる電流パスも存在する。図4に示される電流パスに電流が流れると、抵抗変化率を下げる要因となる。このため、ベース電極4の端部に接する、TMR膜8の一方の強磁性層8a(本実施形態においては磁化固着層)は、TMR膜8の他方の強磁性層8cよりシート抵抗を高くすることが望ましい。したがって、強磁性層8a、8cが同じ材料から形成される場合は、ベース電極4の端部に接する、TMR膜8の一方の強磁性層8aは、TMR膜8の他方の強磁性層8cより薄く形成することが望ましい。
以上、説明したように、本実施形態によれば、素子の面積を小さくすることができるとともに面積のばらつきを小さくすることができる。
なお、一般に、磁化固着層は容易に磁化が反転しないように十分な厚さが必要となるため、薄くすることが難しい。したがって、図36に示すように、ベース電極4に接する強磁性層を磁化自由層(磁気記録層)とする層配置(本実施形態の層配置と逆の層配置)とすれば、10nm以下の非常に薄い磁気記録層を形成することが可能となり、これにより、磁気記録層の磁化の向きを容易にスピン反転することができる。
また、磁化固着層は強磁性層と反強磁性層を交互に積層した積層膜であってもよい。
(第2実施形態)
次に、本発明の第2実施形態による磁気抵抗効果素子を、図5を参照して説明する。本実施形態による磁気抵抗効果素子1は、第1実施形態においてベース電極5が磁化固着層を兼ねた構成となっている。したがって、本実施形態によれば、図1に示す第1実施形態の磁化固着層8aは不要となり、磁化固着層を兼ねているベース電極5の端面に接するのはTMR膜8のトンネルバリア層8bとなる。
このような構成することにより、図4に示した電流パスを無くすことができるため、図1に示す第1実施形態の構造に比べて大きな抵抗変化率を得ることができる。また、第1実施形態に比べて膜厚の厚い磁気記録層8cを形成することが可能となり、したがって、磁気記録層8cの体積を大きくすることができる。これにより、磁気記録層8cの磁化が容易に反転しにくくなり、熱擾乱に対する耐性が増すことになる。
なお、本実施形態による磁気抵抗効果素子1も、第1実施形態の場合と同様に、素子の面積を小さくすることができるとともに面積のばらつきを小さくすることができる。
(第3実施形態)
次に、本発明の第3実施形態による磁気抵抗効果素子を、図6を参照して説明する。本実施形態による磁気抵抗効果素子1は、第2実施形態において磁化固着層5と絶縁膜2との間に反強磁性層3を設けた構成となっている。すなわち、本実施形態においては、反強磁性層3と磁化固着層5からベース電極が構成されている。この反強磁性層3は、磁化固着層5との交換結合を利用して、磁化固着層5の磁化の向きを固着する。この交換結合により磁化固着層5は磁化の向きが安定するため信頼性が高い磁気抵抗効果素子を得ることができる。反強磁性層3としては、Fe−Mn(鉄−マンガン)、Pt−Mn(白金−マンガン)、Pt−Cr−Mn(白金−クロム−マンガン)、Ni−Mn(ニッケル−マンガン)、Ir−Mn(イリジウム−マンガン)、NiO(酸化ニッケル)、CoO(酸化コバルト)などを用いることができる。
本実施形態においては、反強磁性層3/トンネルバリア層8b/磁気記録層8cとなる電流パスが生じるため、第2実施形態に比べて抵抗変化率が下がる。このため、本実施形態においては、反強磁性層3の材料として、トンネルバリア層8bおよび磁気記録層8cを電流が流れる場合の抵抗より高いシート抵抗を有する材料を選択すれば、電流は反強磁性層3/トンネルバリア層8b/磁気記録層8cの経路よりも磁化固着層5/トンネルバリア層8b/磁気記録層8cの経路を流れやすくなり、抵抗変化率が低下するのを防止することができる。抵抗変化率が低下するのを防止するための反強磁性層の材料としては、Pt−Mn(白金−マンガン)、Pt−Cr−Mn(白金−クロム−マンガン)、Ni−Mn(ニッケル−マンガン)などのフェルミ面にSDW(Spin Density Wave)のギャップが存在する反強磁性体、NiO(酸化ニッケル)、CoO(酸化コバルト)などの酸化物反強磁性体が好ましい。
なお、本実施形態においては、反強磁性層3は、磁化固着層の下に設けられているが、図37に示すように、反強磁性層3は磁化固着層の上に設けてもよい。また、磁化固着力の強さに応じて、反強磁性層/強磁性層/反強磁性層の三層構造、または、反強磁性層/強磁性層からなる積層膜を複数個積層した構造をベース電極として用いると、より強固な磁化固着力が得られ信頼性の面でメリットがある。
なお、図37に示す本実施形態の変形例において、反強磁性層3として、絶縁体例えばNiO(酸化ニッケル)、CoO(酸化コバルト)、またはこれらの積層膜を用いた場合は、図38に示すように絶縁膜6を削除することができる。
また、反強磁性層3として、絶縁体例えばNiO(酸化ニッケル)、CoO(酸化コバルト)、またはこれらの積層膜を用いた場合は、図39に示すように、絶縁膜2を絶縁膜の反強磁性体3に置き換えることができる。
また、図38に示す変形例において、第8実施形態で説明するように、磁気記録層8cに非磁性元素(例えば、CrまたはPt)を添加して磁気記録層8cに粒界(図中破線で示す)を形成した構成としてもよい(図40参照)。この場合、磁気記録層8cには小さな磁区が形成され、スピン反転する領域の体積が小さくなる。これにより、スピン反転が容易となって、スピン反転の電流密度を低くすることができる。
また、本実施形態において、図41に示すように、磁気記録層8cとカウンタ電極10との間に、非磁性層17,磁性層18、反強磁性層19を設けてもよい。このような構成とすることにより、第15実施形態の場合と同様に、電流の流す方向を変えることにより、スピン注入書き込みを行うことが可能となるとともに、書き込み電流を低減することができる。
なお、図41に示す変形例において、図42に示すように、磁化固着層18を、非磁性層18を挟んで強磁性結合している2つの強磁性層18、18に置き換えてもよい。なお、2つの強磁性層は反強磁性結合していてもよい。
本実施形態による磁気抵抗効果素子も、第2実施形態の場合と同様に、素子の面積を小さくすることができるとともに面積のばらつきを小さくすることができる。
(第4実施形態)
次に、本発明の第4実施形態による磁気メモリの構成を図7および図8に示す。本実施形態の磁気メモリは、複数のビット線BLと、複数のワード線WLと、マトリクス状に配列された複数のメモリセルを有している。このメモリセルの構成を図7に示し、列方向に配列されたメモリセルの上面図を図8に示す。
本実施形態による磁気メモリのメモリセルは、ビット線BLと、ワード線WLが交差する領域近傍に設けられ、磁気抵抗効果素子1と、読み出し/書き込み兼用の選択トランジスタ30と、を備えている。磁気抵抗効果素子1は、第1実施形態の磁気抵抗効果素子である。すなわち、TMR素子であって、ベース電極4と、TMR膜8と、カウンタ電極10とを備えている。TMR膜8は、ベース電極4の端面に接するように形成されている。なお、TMR膜8はベース電極4の端面だけでなく、ベース電極4が形成されていない絶縁膜(図示せず)の領域上に延在するとともにベース電極4上に形成された絶縁膜6上にも延在するように形成される。選択トランジスタ30は基板上に形成されたMOSトランジスタであって、ゲート32と、ソース34と、ドレイン36とを備えている。
TMR素子1のベース電極4は接続部24を介して選択トランジスタ30のソースに接続されている。選択トランジスタ30のドレイン電極38を介してビット線BLに接続される。一方、TMR素子1のカウンタ電極10は、コンタクト20を介してワード線WLに接続される。
また、本実施形態においては、各メモリセルは、図8に示すように、ベース電極4とカウンタ電極10が1行毎に反対の配置となるように構成されている。このような配置とすることにより、1チップ上により多くのメモリセルを集積化、すなわち高密度化することができる。なお、図8において、符号9はTMR素子1の接合部を示している。
本実施形態において、選択トランジスタ30をONにし、TMR素子1を利用して“1”か“0”を判定して読み込みを行う。また書き込みは選択トランジスタ30をONにし、スピン注入書き込みを行うことにより“1”か“0”の書き込みを行う。スピン注入による読み出し/書き込み動作では、読み出し電流は書き込み電流より小さく設定される。
本実施形態によれば、素子面積を容易に小さくすることができるとともにスピン注入書き込みができる。
なお、本実施形態においては、磁気抵抗効果素子1として、第1実施形態の磁気抵抗効果素子を用いたが、第2乃至第3の実施形態の磁気抵抗効果素子を用いてもよい。
(第5実施形態)
次に、本発明の第5実施形態による磁気メモリの構成を図9および図10に示す。本実施形態の磁気メモリは、複数のビット線BLと、複数のワード線WLと、マトリクス状に配列された複数のメモリセルを有している。このメモリセルの構成を図9に示し、列方向に配列されたメモリセルの上面図を図10に示す。
本実施形態による磁気メモリのメモリセルは、第4実施形態の磁気メモリにおいて、平面図上でコンタクト20が接続部24の真上に位置するように構成したものである。このため、TMR膜8はベース電極4上に形成された絶縁膜6上に延在する部分が第4実施形態の場合より大きくなるように構成されている。そして、絶縁膜6上に延在しているTMR膜8上に形成されたカウンタ電極10の、接続部24の真上の領域にコンタクト20が形成される。
このように、ワード線WLとのコンタクト20を選択トランジスタ30との接続部24の真上に位置するようにすることにより、図10に示すように、メモリセルは第4実施形態のメモリセルに比べてサイズを小さくすることができ、さらに高密度化することができる。この場合、第4実施形態の場合と異なり、ベース電極4とカウウンタ電極10を1行毎に交互に配置する必要がない。
この実施形態も、素子面積を容易に小さくすることができるとともにスピン注入書き込みができる。
なお、第5実施形態においては、磁気抵抗効果素子1として、第1実施形態の磁気抵抗効果素子を用いたが、第2乃至第3の実施形態の磁気抵抗効果素子を用いてもよい。
以上説明した各実施形態においては、磁気抵抗効果素子の磁性膜(磁化固着層および磁化自由層(磁気記録層))は、Ni−Fe、Co−Fe、Co−Fe−Ni合金、または、(Co,Fe,Ni)−(Si,B)、(Co,Fe,Ni)−(Si,B)−(P,Al,Mo,Nb,Mn)系またはCo−(Zr,Hf,Nb,Ta,Ti)系などのアモルファス材料、Co(CrxFe1−x)Al、CoMnSi、CoMnAl系などのホイスラー材料からなる群より選ばれる少なくとも1種の薄膜またはそれらの積層膜で構成してもよい。
また、磁気抵抗効果素子を磁気メモリのメモリセルに使用する場合は、磁気抵抗効果素子が記憶する情報を読み出すために磁気抵抗効果素子に流すセンス電流を制御するセンス電流制御素子回路、ドライバおよびシンカーをさらに具備することとなる。
磁化固着層としては、一方向異方性を、磁気記録層としては、一軸異方性を有することが望ましい。またその厚さは0.1nmから100nmが好ましい。さらに、この強磁性層の膜厚は、超常磁性にならない程度の厚さが必要であり、0.4nm以上であることがより望ましい。
また、磁化固着層として用いる強磁性層には、反強磁性膜を付加して磁化を固着することが望ましい。
また、これらの層を構成する磁性体には、Ag(銀)、Cu(銅)、Au(金)、Al(アルミニウム)、Mg(マグネシウム)、Si(シリコン)、Bi(ビスマス)、Ta(タンタル)、B(ボロン)、C(炭素)、O(酸素)、N(窒素)、Pd(パラジウム)、Pt(白金)、Zr(ジルコニウム)、Ir(イリジウム)、W(タングステン)、Mo(モリブデン)、Nb(ニオブ)などの非磁性元素を添加して、磁気特性を調節するだけでなく、結晶性、機械的特性、化学的特性などの各種物性を調節することができる。
磁気記録層として、軟磁性層/強磁性層という2層構造、または強磁性層/軟磁性層/強磁性層という3層構造を用いてもよい。また磁気記録層として、強磁性層/非磁性層/強磁性層という3層構造または強磁性層/非磁性層/強磁性層/非磁性層/強磁性層という5層構造を用いて、強磁性層の層間の交換相互作用の強さを制御することにより、メモリセルである磁気記録層のセル幅がサブミクロン以下になっても、スピン注入の書き込み電流を増大させずに済むという好ましい効果が得られる。スピン注入書き込みの場合は、特に層間の相互作用としてはその相互作用の強さが2000Oe以下であることが好ましい。また、その交換相互作用の符合は正(強磁性的)であることがより好ましい。層間の相互作用の強さ、符号を選ぶことによって電流を低減することが可能となる。この際、強磁性層の種類、膜厚を変えてもかまわない。
特に、トンネルバリアに近い強磁性層には磁気抵抗効果による抵抗変化率が大きくなるCo−Fe、Co−Fe−Ni、FeリッチNi−Feを用い、トンネルバリアと接していない強磁性層にはNiリッチNi−Fe、NiリッチNi−Fe−Coなどを用いると抵抗変化率を大きく保ったまま、書き込み電流を低減でき、より好ましい。非磁性材料としては、Ag(銀)、Cu(銅)、Au(金)、Al(アルミニウム)、Ru(ルテニウム)、Rh(ロジウム)、Os(オスニウム)、Re(レニウム)、Si(シリコン)、Bi(ビスマス)、Ta(タンタル)、B(ボロン)、C(炭素)、Pd(パラジウム)、Pt(白金)、Zr(ジルコニウム)、Ir(イリジウム)、W(タングステン)、Mo(モリブデン)、Nb(ニオブ)またはそれら合金を用いることが出来る。
磁気記録層においても磁性材料に、Ag(銀)、Cu(銅)、Au(金)、Al(アルミニウム)、Ru(ルテニウム)、Os(オスニウム)、Re(レニウム)、Ta(タンタル)、B(ボロン)、C(炭素)、O(酸素)、N(窒素)、Pd(パラジウム)、Pt(白金)、Zr(ジルコニウム)、Ir(イリジウム)、W(タングステン)、Mo(モリブデン)、Nb(ニオブ)などの非磁性元素を添加して、磁気特性を調節するばかりでなく、結晶性、機械的特性、化学的特性などの各種物性を調節することができる。
一方、磁気抵抗効果素子としてトンネル接合を用いる場合に、磁化固着層と磁気記録層との間に設けられる絶縁層としては、Al(酸化アルミニウム)、SiO(酸化シリコン)、MgO(酸化マグネシウム)、AlN(窒化アルミニウム)、Bi(酸化ビスマス)、MgF(フッ化マグネシウム)、CaF(フッ化カルシウム)、SrTiO(チタン酸ストロンチウム)、LaAlO(ランタンアルミネート)、Al−N−O(酸化窒化アルミニウム)、HfO(酸化ハフニウム)などの各種の絶縁体を用いることができる。
これらの化合物は、化学量論的にみて完全に正確な組成である必要はなく、酸素、窒素、フッ素などの欠損、あるいは過不足が存在していてもよい。また、この絶縁層の厚さは、トンネル電流が流れる程度に薄いほうが望ましく、実際上は、10nm以下、より好ましくは2nm以下であることが望ましい。
このような磁気抵抗効果素子は、各種スパッタ法、蒸着法、分子線エピタキシャル法などの通常の薄膜形成手段を用いて、所定の基板上に形成することが出来る。この場合の基板としては、Si(シリコン)、SiO(酸化シリコン)、Al(酸化アルミニウム)、スピネル、AlN(窒化アルミニウム)など各種の基板を用いることができる。
また、基板の上に下地層や保護層、ハードマスクなどとして、Ta(タンタル)、Ti(チタン)、Pt(白金)、Pd(パラジウム)、Au(金)、Ti/Pt(チタン/白金)、Ta/Pt(タンタル/白金)、Ti/Pd(チタン/パラジウム)、Ta/Pd(タンタル/パラジウム)、Cu(銅)、Al−Cu(アルミニウム−銅)、Ru(ルテニウム)、Ir(イリジウム)、Os(オスミウム)Rh(ロジウム)などからなる層を設けてもよい。
また、ベース電極側から順に、第1の磁化固着層(反強磁性層/強磁性層等)/トンネルバリア層/磁気記録層/非磁性金属層/第2の磁化固着層(強磁性層/非磁性金属層/強磁性層等)/反強磁性層が積層され、第1の磁化固着層の強磁性層の磁化に対して第2の磁化固着層の磁気記録層に近い方の強磁性層の磁化の方向が略180度である磁気抵抗効果素子を用いると、より書き込み電流を低減できる。この磁気抵抗効果素子の場合、第1の磁化固着層/トンネルバリア層/磁気記録層間の抵抗は磁気記録層/非磁性金属層/第2の磁化固着層間の抵抗値に比べて非常に大きいため第1の磁化固着層/トンネルバリア層/磁気記録層間のスピンの相対的な向きで抵抗値の変化が決まることになる。
以上説明した各実施形態において、磁気抵抗効果素子の磁化容易軸の方向、すなわち磁化の向きは、図1を例に取ると、接合面において紙面に垂直方向であることが好ましい。磁化容易軸の方向を紙面に垂直方向とすると、磁性層端部からの浮遊磁場(stray field)が小さくなる。この場合、TMR膜8を、図1の紙面に垂直な方向の長さを紙面に平行な方向の長さより長くしてTMR膜8の磁性層に形状異方性を付与すれば、磁気抵抗効果素子の磁化容易軸は図1の紙面に垂直となる。このような構成の磁気抵抗効果素子を図7に示す第4実施形態の磁気メモリのメモリセルに用いた場合は、コンタクト20とカウンタ電極10との接続領域が確保されない可能性がある。この場合は、図11および図12に示すように、コンタクト20をカウンタ電極10に直接接続しないで、カウンタ電極10に電気的に接続された第2のカウンタ電極12を介して接続すればよい。図11は第4実施形態の変形例による磁気メモリの構成を示す断面図であり、図12は第4実施形態の変形例による磁気メモリの列方向に配置されたメモリセルの上面図である。この変形例は、第4実施形態の場合に比べて、磁化容易軸方向に直交する磁化困難軸方向のTMR膜8のサイズを小さくすることが可能となり、TMR膜8の磁性膜の磁化の向きを磁化容易軸方向に向き易くすることができる。なお、コンタクト20とカウンタ電極10との接続領域が確保される場合は、図11および図12に示す第2のカウンタ電極12は形成しなくてもよい。
なお、図1において、磁気記録層8cの磁化の向きは傾斜面に沿った方向であってよいが、この場合、傾斜面の高さが磁気抵抗効果膜8の幅wよりも非常に小さいので、形状異方性の向きと垂直となるので好ましくない。
(第6実施形態)
次に、本発明の第6実施形態による磁気メモリの構成を図13および図14を参照して説明する。図13は本実施形態による磁気メモリのメモリセルの構成を示す断面図であり、図14は本実施形態による磁気メモリの列方向に配置されたメモリセルの上面図である。
本実施形態による磁気メモリは、複数のビット線BLと、複数のワード線WLと、マトリクス上に配置された複数のメモリセルを備えている。各メモリセルは、第1乃至第3実施形態のいずれかの磁気抵抗効果素子1と、選択トランジスタ30とを備えている。そして、本実施形態においては、ベース電極4がビット線BLに平行にかつビット線BLと電気的に接続されるように、すなわちベース電極4がビット線BLと一体となるように形成されている。このため、カウンタ電極10が第2のカウンタ電極12、接続部24を介して、選択トランジスタのソース34に接続され、選択トランジスタ30のドレインがワード線WLに接続された構成となっている。
本実施形態による磁気メモリにおいては、ベース電極4をビット線BLと一体となっているため、浮遊磁場がより小さくできる。
なお、本実施形態においては、ベース電極4がビット線BLに平行にかつ電気的に接続するように形成されているが、ベース電極4の抵抗がビット配線4と同じ程度であれば、ビット線BLを設けないで、ベース電極4がビット線BLを兼用するように構成してもよい。また、本実施形態においては、第2のカウンタ電極12が設けられているが、カウンタ電極10が接続部24と直接コンタクトがとれるのであれば第2のカウンタ電極12はなくてもよい。
本実施形態も、素子面積を容易に小さくすることができるとともにスピン注入書き込みができる。
(第7実施形態)
次に、本発明の第7実施形態による磁気メモリの構成を図15および図16を参照して説明する。図15は本実施形態による磁気メモリのメモリセルの構成を示す断面図であり、図16は本実施形態による磁気メモリの列方向に配置されたメモリセルの上面図である。
本実施形態による磁気メモリは、複数のビット線BLと、複数のワード線WLと、マトリクス上に配置された複数のメモリセルを備えている。各メモリセルは磁気抵抗効果素子を有している。そして、本実施形態においては、隣接する2つのメモリセルが一組となってそれぞれのメモリセルの磁気抵抗効果素子1a、1bがベース電極4を共有する構成となっている。このため、共有されるベース電極4は円環状の形状となっている。磁気抵抗効果素子1i(i=a、b)はTMR膜8i(i=a、b)と、カウンタ電極10i(i=a、b)と、第2のカウンタ電極12i(i=a、b)とを備えている。第2のカウンタ電極12i(i=a、b)は、コンタクト電極20(i=a、b)を介してビット線BLi(i=a、b)に接続された構成となっている。また、共有のベース電極4は、接続部24を介して、共有の選択トランジスタ30のソース34に接続される。選択トランジスタ30のドレイン(図示せず)は、ワード線WLに接続される構成となっている。
本実施形態においては、ベース電極4が円環状となっているため、磁界が閉領域(closed domain)となるため浮遊磁場を小さくできる。また、本実施形態においては、第2のカウンタ電極12a、12bが設けられているが、コンタクト電極20i(i=a、b)がカウンタ電極10iと直接コンタクトがとれるのであれば、第2のカウンタ電極12iはなくても構わない。
本実施形態も、素子面積を容易に小さくすることができるとともにスピン注入書き込みができる。
(第8実施形態)
次に、本発明の第8実施形態による磁気抵抗効果素子の構成を図18に示す。この実施形態の磁気抵抗効果素子1は、図1に示す第1実施形態の磁気抵抗効果素子において、TMR膜8の層配置を逆、すなわちベース電極層4に接する強磁性層を磁気記録層8cとするとともに、この磁気記録層8cに非磁性元素(例えば、CrまたはPt)を添加して磁気記録層8cに粒界(図中で破線で示す)を形成した構成となっている。この磁気記録層8cは非磁性元素を含む強磁性材料、例えばCoCrPt、CoFeCrPt等から形成すればよい。
本実施形態においては、磁気記録層8cに粒界が形成されているため、磁気記録層8cには小さな磁区が形成され、スピン反転する領域の体積が小さくなる。これにより、スピン反転が容易となって、スピン反転の電流密度を低くすることができる。
本実施形態も、第1実施形態と同様に、素子の面積を小さくすることができるとともに面積のばらつきを小さくすることができる。
このため、本実施形態の磁気抵抗効果素子は、低電流でスピン注入書き込みをすることができるとともに、大容量メモリとして適している。
なお、本実施形態においては、素子サイズの1辺を膜厚で制御しているため、書き込み電流のばらつきもウェハー内で5%以下と小さく抑えることができた。
(第9実施形態)
次に、本発明の第9実施形態による磁気抵抗効果素子の構成を図19に示す。この実施形態の磁気抵抗効果素子1は、図18に示す第8実施形態の磁気抵抗効果素子において、トンネルバリア層8bと、磁化固着層8aとの間に分離して設けられた複数個の絶縁体8dを設けた構成となっている。すなわち、本実施形態においては、TMR膜8は、磁気記録層8c、トンネルバリア層8b、複数の絶縁体8d、磁化固着層8aから構成されている。
このように、複数の絶縁体8dがトンネルバリア層8bと、磁化固着層8aとの間に分離して設けられているため、磁気記録層8cと磁化固着層8aとの間のトンネルバリアの膜厚が絶縁体8dが設けられていない領域ではトンネルバリア層8bの膜厚であり、絶縁体8dが設けられている領域ではトンネルバリア層8bの膜厚と絶縁体8dの膜厚との合計値となる。
一方、トンネル電流密度はトンネルバリアの膜厚に対して指数関数的に低くなる。このため、絶縁体8dが設けられた領域を通して流れるトンネル電流密度は、絶縁体8dが設けられていない領域を通して流れるトンネル電流密度に比べて無視できるほど低い。すなわち、絶縁体8dが形成された領域は高抵抗となり、素子形状の面積に対してトンネル電流の流れている面積を実効的に小さくすることができる。
このため、書き込み時にスピン偏極した電流を流してもこの書き込み電流による環状磁界は発生せず、磁気記録層の磁化が安定して反転することになり、書き込み動作を確実に行うことができる。
なお、絶縁体8dの形成は、トンネルバリア層8bの表面全体は覆わないように、すなわち形成される絶縁体8dが平坦にならないような方法で形成すればよく、平均膜厚が5nm以下であれば表面全体は覆わない絶縁体を形成することができる。このとき、絶縁体のサイズは形成される絶縁体の平均膜厚による。
本実施形態においては、磁気記録層8cを膜厚3nmのCoCrPtから形成すると、0.08×0.3μmの小面積の磁気抵抗効果効果素子を形成することができ、電流注入によるスピン反転が実現された。このとき、21%の抵抗変化が得られた。素子形状の面積による見かけ上の電流密度ではなく、電流の流れている実効的な面積から電流密度を計算する。スピン反転の電流密度は磁気記録層の磁化の向きを磁化固着層に対して反平行から平行の向きに反転させる場合は7.3×10A/cm、逆に平行から反平行へ反転させる場合は1.1×10A/cmであった。
また、本実施形態においては、磁気記録層8cを膜厚3nmのCoFeCrPtから形成すると、0.08×0.3μmの小面積の磁気抵抗効果効果素子を形成することができ、電流注入によるスピン反転が実現された。このとき、21%の抵抗変化が得られた。スピン反転の実効的な電流密度は磁気記録層の磁化の向きを磁化固着層に対して反平行から平行の向きに反転させる場合は7.1×10A/cm、逆に平行から反平行へ反転させる場合は1.0×10A/cmであった。
本実施形態も、第8実施形態と同様に、スピン反転の電流密度を低くすることができる。また、素子の面積を小さくすることができるとともに面積のばらつきを小さくすることができる。さらに、電流の流れている実効的な面積を小さくすることができる。
このため、本実施形態の磁気抵抗効果素子は、低電流でスピン注入書き込みをすることができるとともに、大容量メモリとして適している。
なお、本実施形態においては、素子サイズの1辺を膜厚で制御しているため、書き込み電流のばらつきもウェハー内で5%以下と小さく抑えることができた。
また、本実施形態において、トンネルバリア層8bと絶縁体8dとの配置を逆、すなわち、分離された複数の絶縁体8dを磁気記録層8c上に設け、これらを覆うようにトンネルバリア層8bを設け、このトンネルバリア層を覆うように磁化固着層8aを設けてもよい。
(第10実施形態)
次に、本発明の第10実施形態による磁気抵抗効果素子の構成を図20に示す。この実施形態の磁気抵抗効果素子1は、図19に示す第9実施形態の磁気抵抗効果素子において、トンネルバリア層8bと、絶縁体8dとの間に、非磁性体8eを設けた構成となっている。絶縁体8dは、非磁性体8eの表面を酸化することによって形成してもよい。
なお、非磁性体8eは、Mg、Al、Ga、In、Hf、Ta、半導体、および希土類元素から選択された少なくとも一つの元素を含むか、これらの化合物または合金であることが好ましい。
この実施形態においても、絶縁体8dが設けられたトンネルバリア層8bの領域を通して流れる電流密度は、絶縁体8dが設けられていないトンネルバリア層8bの領域を流れるトンネル電流密度に比べて無視できるほど低い。このため、絶縁体8dが堆積された領域は高抵抗となり、素子形状の面積に対してトンネル電流の流れている面積は実効的に小さくなる。
以上説明したように、本実施形態によれば、素子形状の面積に対してトンネル電流の流れる面積が実効的に小さくできるので、書き込み時にスピン偏極した電流を流してもこの書き込み電流による環状磁界は発生せず、磁気記録層の磁化が安定して反転することになり、書き込み動作を確実に行うことができる。
この実施形態も、第8実施形態と同様に、スピン反転の電流密度を低くすることができる。また、素子の面積を小さくすることができるとともに面積のばらつきを小さくすることができる。さらに、電流の流れている実効的な面積を小さくすることができる。
このため、本実施形態の磁気抵抗効果素子は、低電流でスピン注入書き込みをすることができるとともに、大容量メモリとして適している。
なお、本実施形態においては、素子サイズの1辺を膜厚で制御しているため、書き込み電流のばらつきもウェハー内で5%以下と小さく抑えることができた。
なお、第8乃至第10実施形態の磁気抵抗効果素子においては、ベース電極4の端面に接しているのは磁気記録層8cであったが、磁気記録層8cと磁化固着層8aの配置を逆にして、ベース電極4の端面に接するように磁化固着層8aを設けてもよい。
また、第8乃至第10実施形態の磁気抵抗効果素子において、磁化固着層は、強磁性層と反強磁性層が交互に積層された積層膜であってもよい。
また、第9または第10実施形態において、ベース電極4が磁化固着層を兼ねるように構成してもよい。この場合、例えば図35に示すように、第9実施形態の磁化固着層8aは不要となり、磁化固着層を兼ねているベース電極5の端面に接するのはトンネルバリア層8bとなる。
また、トンネルバリア層8bと絶縁体8dとの配置を逆、すなわちトンネルバリア層8bを設ける前に分離された複数の絶縁体8dを設け、これらを覆うようにようにトンネルバリア層8bを設け、このトンネルバリア層を覆うように磁気記録層8cを設けてもよい。
また、第9または第10実施形態において、磁気記録層8は非磁性元素が添加されて小さな磁区から構成されていたが、非磁性元素が添加されない強磁性体から構成してもよい。
(第11実施形態)
次に、本発明の第11実施形態による磁気抵抗効果素子の構成を図21に示す。この実施形態の磁気抵抗効果素子1は、図5に示す第2実施形態の磁気抵抗効果素子において、トンネルバリア層8bを、例えばCuからなる非磁性層8fに置き換えるとともに、磁気記録層8cに非磁性元素(例えば、Cr、Pt)が添加された強磁性体から形成した構成となっている。このため、磁気記録層8cに粒界が形成され、磁気記録層8cには小さな磁区が形成されて、スピン反転する領域の体積が小さくなる。これにより、スピン反転が容易となって、スピン反転の電流密度を低くすることができる。
本実施形態においては、非磁性層8fを膜厚4nmのCuで形成し、磁気記録層8cを膜厚3nmのCoFeCrPtから形成すると、13×160nmの小面積の磁気抵抗効果効果素子を形成することができ、電流注入によるスピン反転が実現された。このとき、8.7%の抵抗変化が得られた。スピン反転の電流密度は磁気記録層の磁化の向きを磁化固着層に対して反平行から平行の向きに反転させる場合は1.2×10A/cm、逆に平行から反平行へ反転させる場合は2.0×10A/cmであった。
本実施形態ではトンネルバリア層の代わりに非磁性層を用いているため、1×10A/cmの高電流密度においても磁気抵抗効果素子が破壊されないことが確認できた。
また、本実施形態においては、Cuの抵抗が小さいために、Cuからなる非磁性層8fに平行に流れる余分な電流パスが存在するが、Cuからなる非磁性層8fの膜厚が4nmと薄いため余分な電流パスの影響が小さい。
本実施形態も、素子の面積を小さくすることができるとともに面積のばらつきを小さくすることができる。
なお、第8乃至第11実施形態の磁気抵抗効果素子1は、磁気メモリの磁気抵抗効果素子として用いることができることは云うまでもない。
(第12実施形態)
次に、本発明の第12実施形態による磁気抵抗効果素子の構成を図22に示す。この実施形態の磁気抵抗効果素子1は、図1に示す第1実施形態の磁気抵抗効果素子において、磁化固着層8aと磁気記録層8cの配置を逆にするとともに、磁気記録層8cを誘電体8cによってそれぞれ隔てられた複数の強磁性粒8cから形成し、さらに、磁化固着層8aとカウンタ電極10との間に反強磁性層15を設けた構成となっている。反強磁性層15は磁化固着層8aとの交換結合によって磁化固着層8aの磁化を固着する。
このように構成された本実施形態の磁気抵抗効果素子1においては、強磁性トンネル接合の実効的な接合面積が誘電体8cで隔てられた複数の強磁性粒8cの、磁化固着層8aへの膜面垂直方向の投影面積で規定されるため、磁気記録層8cが強磁性体からなる連続膜の場合に比べて実効的な接合面積が小さい。このため、書き込み時にスピン偏極した電流を流してもこの書き込み電流による環状磁界は非常に小さく、磁気記録層8cにおいても磁化が安定して反転することになり、書き込み動作を確実に行うことができる。
本実施形態においては、誘電体8cで隔てられた強磁性粒8cとしては、室温でも磁気異方性エネルギー密度Kuが高い(保持力の大きな)、熱揺らぎ耐性を有するCo−Pt系、Co−Fe−Pt系、Fe−Pt系などの材料を用いることが好ましい。このような材料を用いることにより、熱揺らぎに対する磁気記録層の熱安定性の問題も無くなる。
なお、強磁性粒8cがCoリッチである強磁性材料、その合金、またはその化合物のとき、ベース電極4の材料としては、Cr、Ru、Ir、Os、Reから選ばれる少なくとも1種の元素を含むか、またはそれらの合金であることが好ましい。
また、強磁性粒8cがFeリッチである強磁性材料、その合金、またはその化合物のとき、ベース電極4の材料としては、Cr、Ru、Os、Re、Rh、W、Mn、V、Ti、Moから選ばれる少なくとも1種の元素を含むか、またはそれらの合金であることが好ましい。
また、強磁性粒8cがNiリッチである強磁性材料、その合金、またはその化合物のとき、ベース電極4の材料としては、Cr、Ru、Os、Re、Rh、Ir、W、Nb、V、Ta、Moから選ばれる少なくとも1種の元素を含むか、またはそれらの合金であることが好ましい。
この実施形態は、磁気記録層8cを誘電体8cによってそれぞれ隔てられた複数の強磁性粒8cから形成しているので、第1実施形態に比べて更に書き込み電流を低減することができる。なお、本実施形態も、第1実施形態と同様に、素子の面積を小さくすることができるとともに面積のばらつきを小さくすることができる。
また、本実施形態においては、保磁力が大きい誘電体で隔てられた複数の強磁性粒を備えた磁気記録層を用いているため、熱揺らぎに対する磁気記録層の熱安定性も良く、磁化固着層の面積も接合面積に比べ比較的大きくできるためスピン注入書き込み時の磁化固着層の磁化の安定性を保つことができる。
(第13実施形態)
次に、本発明の第13実施形態による磁気メモリの構成を図23に示す。この実施形態の磁気メモリは、図7に示す第4実施形態の磁気メモリの磁気抵抗効果素子を、図22に示す第12実施形態の磁気抵抗効果素子1に置き換え、さらにベース電極4と接続部24との間に引き出し電極22を設けた構成となっている。
この実施形態の磁気メモリは、第4実施形態の磁気メモリよりも書き込み電流を更に低減することができる。
なお、本実施形態の磁気メモリにおいては、第12実施形態と同様にスピン注入書き込み時の磁化固着層8aの磁化は安定に保持されるが、図24に示すように、磁化固着層8aおよび反強磁性層15の代わりに、強磁性層8aと反強磁性層15とが交互に積層されたの積層膜16を用いれば、スピン注入書き込み時の磁化固着層の磁化をより安定に保つことができる。
なお、本実施形態においては、磁気抵抗効果素子1のベース電極4は引き出し電極22を介して接続部24に接続されていたが、図25に示すように引き出し電極22を削除してベース電極4を接続部24に直接接続してもよい。このような構成とすることにより、メモリの占有面積を本実施形態よりも小さくすることができとともに作製が容易となる。
また、図26および図27に示すように、メモリセル構造を単純マトリックス型クロスポイントアーキテクチャとしてもよい。本アーキテクチャを用いるとメモリ大容量化を実現することができる。なお、図26は磁気抵抗効果素子1のベース電極4をビット線BLに直接接続した構成を示し、図27は磁気抵抗効果素子1のベース電極4をダイオード40を介してビット線BLに接続した構成を示す。
(第14実施形態)
次に、本発明の第14実施形態による磁気抵抗効果素子の構成を図28に示す。この実施形態に磁気抵抗効果素子1は、図22に示す第12実施形態の磁気抵抗効果素子において、磁気記録層8cとカウンタ電極10との間のトンネルバリア層8b、磁化固着層8a、および反強磁性層15を削除して代わりに非磁性層17を設け、またベース電極4の代わりにベース電極を兼ねた磁化固着層5を設け、さらにベース電極となる磁化固着層5の傾斜した端面と磁気記録層8cとの間にトンネルバリア層8bを設けた構成となっている。なお、ベース電極となる磁化固着層5の下層には反強磁性層15が設けられ、この反強磁性層15の下層には下地層80が設けられている。この反強磁性層15は図29に示すように、磁化固着層5の下層ではなく、磁化固着層5と絶縁層6との間に設けてもよい。
本実施形態も、第12実施形態と同様に、素子の面積を小さくすることができるとともに面積のばらつきを小さくすることができる。
なお、本実施形態において、磁気記録層8cの強磁性粒8cの材料がCoを含む強磁性材料、その合金、またはその化合物からなっている場合は、非磁性層17の材料としては、Cr、Ru、Ir、Os、Reから選ばれる少なくとも1種の元素を含むか、またはそれらの合金であることが好ましい。
また、磁気記録層8cの強磁性粒8cの材料がFeを含む強磁性材料、その合金、またはその化合物からなっている場合は、非磁性層17の材料としては、 Cr、Ru、Os、Re、W、Mn、V、Ti、Moから選ばれる少なくとも1種の元素を含むか、またはそれら合金であることが好ましい。
また、磁気記録層8cの強磁性粒8cの材料がNiを含む強磁性材料、その合金、またはその化合物からなっている場合は、非磁性層17の材料としては、 Cr、Ru、Os、Re、Rh、Ir、W、Nb、V、Ta、Moから選ばれる少なくとも1種の元素を含むか、またはそれら合金であることが好ましい。
上述のことから分かるように、磁気記録層8cの強磁性粒8cの材料が、Ni−Co、Ni−Fe、Co−FeまたはCo−Fe−Niを含む場合、非磁性層17の材料として好ましいものはCr、Ru、Os、Reから選ばれる少なくとも1種の元素を含むか、またはそれら合金であり、これらを用いればスピン注入書き込み時の電流を低減することができる。
(第15実施形態)
次に、本発明の第15実施形態による磁気抵抗効果素子の構成を図30に示す。この実施形態に磁気抵抗効果素子1は、図28に示す第14実施形態の磁気抵抗効果素子において、非磁性層17とカウンタ電極10との間に磁性層18と反強磁性層19との積層膜を設けた構成となっている。
磁性層18は反強磁性層19との交換結合によって磁化の向きが固着されて磁化固着層となる。すなわち、本実施形態においては、磁気記録層8cの一方の側には、トンネルバリア層8bを介して第1の磁化固着層5が設けられ、他方の側には非磁性層17を介して第2の磁化固着層18が設けられた構成となっている。そして、磁化固着層5と磁化固着層18の磁化の向きは略180度異なっている。
このように、本実施形態においては、磁化固着層5と磁化固着層18の磁化の向きが略180度異なっているため、磁化固着層5から磁化固着層18側へスピン注入を行う場合と逆の向きにスピン注入を行う場合とで、磁気記録層8cの磁化の向きが変化することになる。
つまり本実施形態において、磁化固着層5、トンネルバリア層8b、磁気記録層8c間のスピンモーメント(磁化)を反平行→平行へのスピン反転させる場合、磁化固着層5側から磁気記録層8cへ電子を注入すると磁化固着層5でスピン偏極した電子がトンネルバリア層8bをトンネルし、磁気記録層8cへスピントルクを及ぼす。このとき、スピン偏極した電子は、磁気記録層8cから非磁性層17を介して磁化固着層18に流れるので、磁気記録層8cのスピンが磁化固着層5のスピンに対して反平行の間は、磁気記録層8cと磁化固着層18のスピンが平行のため、磁化固着層18によって反射された反射スピン電子も磁気記録層8cへスピントルクを及ぼし、磁気記録層8cのスピンが磁化固着層5のスピンに対して反平行→平行へ反転する。この2つのスピントルクにより、磁気記録層8cのスピンの方向が変化することになる。
また、本実施形態において、磁化固着層5、トンネルバリア層8b、磁気記録層8c間のスピンモーメントを平行→反平行へスピン反転させる場合、磁化固着層18から磁気記録層8cへ電子を注入すると、磁化固着層18でスピン偏極された電子が非磁性層17を通過して磁気記録層8cへ流れスピントルクを及ぼす。このとき、スピン偏極した電子はトンネルバリア層8bをトンネルして磁化固着層5へ流れようとするが、トンネルバリア層8bをトンネルする際、磁化固着層5のスピンの方向と同じスピンの方向を持つ電子はトンネル確率が高く容易に流れるが、反平行のスピンは反射される。磁気記録層8cへ反射してきた電子は、磁気記録層8cへスピントルクを及ぼし、この2つのスピントルクにより、磁気記録層8cのスピンが平行→反平行へ反転する。
したがって、本実施形態の磁気抵抗効果素子1において、電流を流す方向を変えることにより、スピン注入書き込みを行うことが可能となり、“1”、“0”の書き込みを行うことができる。
なお、本実施形態においては、磁化固着層18および反強磁性層19がスピン偏極した電子の反射層となる。このため、第14実施形態よりも書き込み電流を低減することができる。
本実施形態の磁気抵抗効果素子も、第1実施形態と同様に、書き込み時にスピン偏極した電流を流してもこの書き込み電流による環状磁界は非常に小さいため、磁気記録層の磁化が安定して反転することになり、書き込み動作を確実に行うことができる。
なお、本実施形態の磁化固着層18を、図31に示すように、非磁性層18を挟んで強磁性結合している2つ強磁性層18、18に置き換えても同様の効果を得ることができる。なお、2つの強磁性層18、18は、反強磁性結合していてもよい。
また、本実施形態も、第14実施形態と同様に、素子の面積を小さくすることができるとともに面積のばらつきを小さくすることができる。
なお、本実施形態においては、非磁性層としては、スピン拡散長が長いCuまたはCu合金を用いることが好ましい。
また、反強磁性層としては、Fe−Mn(鉄−マンガン)、Pt−Mn(白金−マンガン)、Pt−Cr−Mn(白金−クロム−マンガン)、Ni−Mn(ニッケル−マンガン)、Ir−Mn(イリジウム−マンガン)、NiO(酸化ニッケル)、CoO(酸化コバルト)などを用いることができる。しかし、磁化固着層がベース電極を兼用する本実施形態においては、反強磁性層のシート抵抗はトンネルバリア層を介した抵抗と同程度以上の抵抗であることが好ましい、これら候補としてはPt−Mn(白金−マンガン)、Pt−Cr−Mn(白金−クロム−マンガン)、Ni−Mn(ニッケル−マンガン)などのフェルミ面にSDWのギャップが存在する反強磁性膜、NiO(酸化ニッケル)、CoO(酸化コバルト)などの酸化物反強磁性体を用いれば大きな抵抗率を持っているので、反強磁性層/トンネルバリア層/磁気記録層を介して流れる電流に関する抵抗変化率への影響を小さくすることができる。
また、本実施形態においては、反強磁性層15が磁化固着層5の下に配置されているが、反強磁性層15が磁化固着層5の上に配置されていてもよい。また、固着の強さに応じて、反強磁性層/強磁性層/反強磁性層の三層膜、または、反強磁性層と強磁性層を交互に積層した多層膜をベース電極として用いると、より強固な固着力が得られ、信頼性の面でメリットがある。
なお、第14および第15実施形態の磁気抵抗効果素子も磁気メモリの磁気抵抗効果素子として用いることができることはいうまでもない。
以下、実施例を参照して本発明の実施形態についてさらに詳細に説明する。
(第1実施例)
まず、本発明の第1実施例として、図1および図2に示す構造の磁気抵抗効果素子を製作した。この実施例の磁気抵抗効果素子は以下のように形成される。
まず、SiOからなる基板2上に80nmのTaからなるベース電極膜、100nmのSiOからなる絶縁膜をスパッタにより成膜する。上記絶縁膜上にレジストでベース電極形状のレジストパターンを形成した後、このレジストパターンをマスクとして反応性エッチングを用いて上記絶縁膜、ベース電極膜をパターニングし、ベース電極4を形成すると同時に、ベース電極4の端面が形成される。レジストパターンを剥離した後、TMR膜8を形成する。このTMR膜8は、3nmのCoFeからなる磁気記録層、1.0nmのAlからなるトンネルバリア層、5nmのCoFeからなる磁化固着層、15nmのPtMnからなる反強磁性層、3nmのRuからなるキャップ層の順に成膜する。その後、キャップ層上に100nmのTaからなるカウンタ電極膜を形成する。
次に、カウンタ電極膜上にレジストでカウンタ電極形状のレジストパターンを形成した後、カウンタ電極膜を反応性イオンエッチングによりエッチングし、カウンタ電極10を形成する。その後、キャップ層、反強磁性層、磁化固着層、トンネルバリア層、磁気記録層をイオンミリングによりエッチングし、上記レジストパターンを剥離する。その後、磁性層の長軸方向に磁場を印加しながら、280℃でアニールを行った。このときの磁性層の長軸方向とは、図1に示す紙面に垂直な方向であり、TMR膜8は長軸方向の寸法が長軸方向に垂直な短軸方向の寸法よりも長い形状となっている。この長軸方向が磁化容易軸方向となる。
このような製造方法により0.08×0.3μm2の小面積の素子が形成できた。本実施例では小面積の素子を形成できたため、電流注入によるスピン反転が実現され、抵抗変化が得られた。
本実施例の電流−電圧特性を図17に示す。スピン注入によりスピン反転が起こり、接合抵抗の変化が観測できた。スピン反転の電流密度は磁気記録層の磁化の向きを磁化固着層に対して反平行から平行の向きに反転させる場合は1.1×10A/cm、逆に平行から反平行へ反転させる場合は1.6×10A/cmと見積もられる。
形成された素子に流す電流は、図3に示すように基板2に平行でトンネルバリア層を横切る方向に流れることが望まれる。しかし図4に示すように、ベース電極端部の最下部ではトンネルバリア層の下層の磁気記録層を介してカウンタ電極に電流が流れる余分な電流パスが存在する。余分な電流パス上では電流密度が小さいためスピン反転が起こらない。そのため、余分な電流の分だけ抵抗変化率が下がる。
本実施例では磁気記録層は3nmと非常に薄いため、磁気記録層を先に成膜した図3の構造では余分な電流パスによる影響が非常に小さい。本実施例では18%の磁気抵抗効果が観測できたことから、図4の電流パスの影響は非常に小さいと予想される。
本実施例の構造は、低電流でスピン注入書き込みが出来、大容量メモリとして適していることが分かった。また、書き込み電流のばらつきも、素子サイズの1辺を膜厚で制御できるため、ウエハー内で5%以下と小さく抑えることができた。
(第2実施例)
本発明の第2実施例として、図5に示す構造を持つ磁気抵抗効果素子を製作した。この実施例の磁気抵抗効果素子は以下のように形成される。
まず、基板2上に80nmのCoFeからなる磁化固着層、100nmのSiOからなる絶縁膜を成膜する。ここで磁化固着層はベース電極として利用される。フォトリソグラフィを用いて上記絶縁膜パターニングする。その後、このパターニングされた絶縁層をハードマスクとしてイオンミリング法を用いてベース電極と兼用の磁化固着層をパターニングする。このとき、ベース電極5の端面が形成される。その後、1,0nmのAlからなるトンネルバリア層、3nmのCoFe/1.6nmのRuからなる非磁性層/3nmのCoFeからなる積層構造の磁気記録層、100nmのTaからなるカウンタ電極膜の順に成膜する。レジストでカウンタ電極形状のレジストパターンを形成した後、このレジストパターンをマスクとしてカウンタ電極膜を反応性イオンエッチングによりエッチングし、カウンタ電極10を形成する。その後、カウンタ電極10をハードマスクとして磁気記録層、トンネルバリア層、磁化固着層をイオンミリングによりエッチングし、上記レジストパターンを剥離する。その後、磁性層の長軸方向に磁場を印加しながら、280℃でアニールを行った。
このような製造方法により0.08×0.3μm2の小面積の素子が形成できた。
本実施例においては、スピン反転の電流密度は磁気記録層の磁化の向きを磁化固着層に対して反平行から平行の向きに反転させる場合は0.8×10A/cm、逆に平行から反平行へ反転させる場合は1.0×10A/cmの電流密度でスピン反転が観測された。
本実施例では図4に説明した余分な電流パスが発生しないためMR値は25%と比較的大きな値が得られた。余分な電流パスの影響による抵抗変化率の減少がないため、磁気記録層を厚い3層構造にすることが出来た。また、書き込み電流のばらつきも、素子サイズの1辺を膜厚で制御できるため、ウエハー内で4%以下と小さく抑えることができた。
また、本実施例では0.1テスラ程度の大きな磁場で磁化固着層が反転してしまう。この素子を応用する場合は、磁場中アニール後は素子を強磁性体に近づけないように気をつけるともに、磁化固着層が反転しないようにサンプル全体を磁気シールド板で覆うなどの対策が重要となる。
本実施例の構造は、低電流でスピン注入書き込みができ、大容量メモリとして適していることが分かった。
(第3実施例)
本発明の第3実施例として、図6に示す構造の磁気抵抗効果素子を製作した。この実施例の磁気抵抗効果素子は、以下のように形成される。
まず、基板2上に磁化固着層、絶縁膜を成膜する。ここで磁化固着層は強磁性体と反強磁性体を積層させた構造である。さらに磁化固着層はベース電極として利用される。その後の加工プロセスは第2実施例と同じである。なお、磁化固着層は15nmのPtMnからなる反強磁性層、65nmのCoFeからなる強磁性層 、15nmのPtMnからなる反強磁性層を積層した構造となっている。また、上記絶縁膜は100nmのSiOからなっている。トンネルバリア層は0.95nmのAlからなっている。磁気記録層は、3nmのCoFe/1.6nmのRuからなる非磁性層/3nmのCoFeからなる積層構造となっている。カウンタ電極は100nmのTaからなっている。
このような製造方法により、0.08×0.3μmの小面積の素子が形成できた。
本実施例においては、スピン反転の電流密度は磁気記録層の磁化の向きを磁化固着層に対して反平行から平行の向きに反転させる場合は0.7×10A/cm、逆に平行から反平行へ反転させる場合は1.0×10A/cmの電流密度でスピン反転が観測された。
本実施例では、大きな磁場が印加されても磁化固着層が反転しないように、反強磁性層を磁化固着層に含んでいる。反強磁性層からトンネルバリア層に流れる電流は抵抗変化率を下げる。しかし、PtMnからなる反強磁性層のシート抵抗はトンネルバリアの抵抗に比べて抵抗が大きいため、影響は小さかった(MR比=23%)。
本実施例では、小面積の素子を形成できたため、電流注入によるスピン反転が実現され、抵抗変化が得られた。また、書き込み電流のばらつきも、素子サイズの1辺を膜厚で制御できるため、ウエハー内で4.5%以下と小さく抑えることができた。
(第4実施例)
本発明の第4実施例として、図22に示す構造の磁気抵抗効果素子を作製した。この実施例の磁気抵抗効果素子は、以下のように作製される。
SiO基板上にベース電極材料膜、絶縁層6をスパッタにより順次成膜する。レジストパターンを絶縁層6上に形成した後、このレジストパターンをマスクとして、反応性エッチング、イオンミリングにより、絶縁層6およびベース電極材料膜をエッチングし、ベース電極4を形成すると同時に、素子となるベース電極4の端部が形成される。レジストパターンを剥離した後、磁気記録層8c、トンネルバリア層8b、磁化固着層8a、カウンタ電極膜の順に成膜する。なお、磁気記録層8cは強磁性体と誘電体を同時にスパッタリングし、成膜される基板に高周波のバイアスを印加することにより形成される。この方法によって形成される強磁性粒のサイズは20nm〜100nmの大きさとなる。高周波のバイアスを基板に印加しながら誘電体と強磁性体を同時に成膜すると、強磁性粒の粒径をそろえることができる。
その後、レジストパターンをカウンタ電極膜上に形成し、このレジストパターンをマスクとしてカウンタ電極膜を反応性イオンエッチングによりエッチングし、カウンタ電極10を形成する。その後、磁化固着層8a、トンネルバリア層8b、磁気記録層8cをイオンミリングによりエッチングし、レジストパターンを剥離する。その後、磁性層の長軸方向に磁場を印加して、280℃でアニールを行った。
用いた材料と縦方向の厚さは下から順に、ベース電極はTa(5nm)/Ru(70nm) /Ta(5nm)、絶縁層はSiO(100nm)、磁気記録層は誘電体で隔てられた強磁性層(Co90Fe1080Pt20−AlOx(2.5nm)、トンネルバリア層はAl(1.4nm)、磁化固着層はCoFe(5nm)/PtMn(15nm)/Ru(3nm)、カウンタ電極はTa(100nm)である。
なお、自己組織化現象を用いて磁気記録層を形成してもよい。この自己組織化現象を用いた磁気記録層の形成方法は、ベース電極となる端部を形成した後、磁気記録層となる第1強磁性層、トンネルバリア層、磁化が固着された第2強磁性層、反強磁性層、金属コンタクト層を積層する。続いて、金属コンタクト層上にフォトレジストを塗布し、フォトレジストをハードベークする。その後フォトレジスト上に、ジブロックコポリマーを有機溶剤に溶かしたものをスピンコート法で形成する。
次に、真空中で140℃〜200℃程度の温度で30時間ほど長時間アニールを行なう。すると、アニール中にジブロックコポリマー26は自己組織化による相分離を起こし、15nm〜30nmサイズの海島構造が数十nm間隔で整列する。この自己組織化現象を用いたパターン形成方法は、通常のパターン形成方法、例えば、EB描画、フォトリソグラフィー、X線リソグラフィー、近接場光リソグラフィー、干渉露光法、FIB(Focused Ion Beam)などに比べると安価で短時間に大面積のパターンを形成することができる。その後、酸素プラズマにさらし、ジブロックポリマー部のみを選択的に除去する。ジブロックポリマー部が除去された部分に穴が開く。
次に、乳酸で希釈したSOG(スピンオングラス)をスピンコート法で塗布すると、この穴内にSOGが埋め込まれる。その後、酸素プラズマを用いてSOGをマスクとしてRIE(Reactive Ion Etching)でフォトレジストおよびジブロックコポリマーをパターニングする。このとき、SOGで被覆されたフォトレジスト以外のフォトレジストが除去される。このパターニングされたレジストとSOGからなるエッチングマスクを用いて、イオンミリングで第1強磁性層までパターニングする。続いて、エッチングマスクを除去した後、直ちにAlOxまたはSiOxからなる保護膜を全面に形成する。
次に、全面にSOGを塗布してベーキングすることにより層間絶縁膜を形成する。その後、層間絶縁膜をエッチバックし、金属コンタクト層の表面を露出させる。続いて、非磁性金属膜を成膜し、パターニングすることによりカウンタ電極を形成する。
このような形成方法により0.08×0.25μmの小面積の素子が形成できた。本実施例では小面積の素子を形成できたため、電流注入によるスピン反転が実現され、抵抗変化が得られた。
本実施例の電流−電圧特性を図32に示す。スピン注入によりスピン反転が起こり、接合抵抗の変化が観測できた。スピン反転の電流密度は磁気記録層の磁化の向きを磁化固着層に対して反平行から平行の向きに反転させる場合は0.5×10A/cm、逆に平行から反平行へ反転させる場合は0.6×10A/cmと見積もられる。
トンネルバリア層の下層の磁気記録層として誘電体で隔てられた強磁性層を用いたため、カウンター電極に電流が流れる余分な電流パスが存在せず、電流は無駄なくスピン注入書き込みに使用される。
以上示したように、本実施例の構造は、0.25μmの大きさまで還流磁場による影響は見られず、0.1×0.1μmより大きなサイズのセルも含め、幅広いサイズで低電流書き込みが可能なスピンメモリを提供できる。また、強磁性層は(Co90Fe1080Pt20−AlOx(2.5nm)を用いているため、熱揺らぎに対する磁気記録層の熱安定性も問題ない。また、構造上磁化固着層の体積を磁気記録層の実効的な体積に比べ非常に大きくできるため、図33に示すように、スピン注入書き込み時の磁化固着層の磁化の安定性も保つことができることが分かった。
本実施例の構造は、低電流でスピン注入書き込みができ、大容量メモリとして適していることが分かった。また、書き込み電流のばらつきも、素子サイズの1辺を膜厚で制御できるため、ウエハー内で5%以下と小さく抑えることができた。
(第5実施例)
本発明の第5実施例として、図29に示す構造の磁気抵抗効果素子を作製した。この実施例の磁気抵抗効果素子は、以下のように作製される。
基板上に磁化固着層、絶縁層を成膜する。ここで磁化固着層はベース電極として兼用される。レジストパターンを絶縁層上に形成し、このレジストパターンマスクとして絶縁層をパターニングする。その後、絶縁層をハードマスクとしてイオンミリングすることによりベース電極がパターニングされる同時に、素子となるベース電極の傾斜した端部が形成される。その後、トンネルバリア層、磁気記録層、カウンタ電極層の順に成膜する。レジストパターンをカウンタ電極上に形成し、このレジストパターンをマスクとしてカウンタ電極を反応性イオンエッチングによりエッチングする。その後、カウンタ電極をハードマスクとしてトンネルバリア層、磁化固着層をイオンミリングによりエッチングし、レジストを剥離する。その後、磁性層の長軸方向に磁場を印加して、280℃でアニールを行った。
用いた材料と縦方向の厚さは下から順に、ベース電極を兼ねた磁化固着層はCoFe(65nm)/PtMn(15nm)、絶縁層はSiO(100nm)、トンネルバリア層はAl(1.4nm)、磁気記録層は誘電体で隔てられた強磁性粒(Co90Fe1080Pt20−AlOx(2.5nm)、非磁性層はRu(15nm),カウンタ電極はTa(100nm)である。
このような形成方法により0.08×0.25μmの小面積の素子が形成できた。
本実施例においては、スピン反転の電流密度は磁気記録層の磁化の向きを磁化固着層に対して反平行から平行の向きに反転させる場合は0.4×10A/cm、逆に平行から反平行へ反転させる場合は0.55×10A/cmの電流密度でスピン反転が観測された。
本実施例においては、トンネルバリア層の下層の磁気記録層として誘電体で隔てられた強磁性層を用いたため、カウンタ電極に電流が流れる余分な電流パスが存在せず、電流は無駄なくスピン注入書き込みに使用される。
以上、説明したように、本実施例の構造は、0.25μmの大きさまで還流磁場による影響は見られず、0.1×0.1μmより大きなサイズセルも含め、幅広いサイズで低電流書き込みが可能となる。
また、強磁性層は(Co90Fe1080Pt20−AlOx(2.5nm)を用いているため、熱揺らぎに対する磁気記録層の熱安定性も問題ない。
また、構造上磁化固着層の体積を磁気記録層の実効的な体積に比べ非常に大きくできるため、第4実施例と同様に、スピン注入書き込み時の磁化固着層の磁化の安定性も保つことができることが分かった。
本実施例の構造は、低電流でスピン注入書き込みができ、大容量メモリとして適していることが分かった。また、書き込み電流のばらつきも、素子サイズの1辺を膜厚で制御できるため、ウエハー内で5%以下と小さく抑えることができた。
(第6実施例)
次に、本発明の第6実施例として、図28に示す磁気抵抗効果素子において、非磁性層17の材料を変えた試料1〜試料6を作製し、図31に示す構造の磁気抵抗効果素子を試料7〜試料12として作製し、図30に示す構造の磁気抵抗効果素子を試料13として作製した。磁化固着層を兼ねたベース電極5として膜厚65nmのCoFe、反強磁性層15として膜厚15nmのPtMn、絶縁層6として膜厚10nmのSiO、トンネルバリア層8bとしてAl、磁気記録層8cとして(Co90Fe1080Pt20−AlOx(3nm)から構成されている。なお、試料4および試料10は磁気記録層8cの強磁性粒8cの材料がCo90Fe10であり他の試料のそれとは異なっている。
また、比較例1として試料1において非磁性層17を削除したものを作製し、比較例2として、試料4において非磁性層17を削除したものを作製した。
このような構成の試料1−13の素子、および比較例1、2の素子の書き込み電流密度をそれぞれ測定した結果を図34に示す。素子の面積はいずれも0.08×0.25μmである。図34に示す電流密度は、平行の向きに反転させる場合の電流密度と逆に平行から反平行へ反転させる場合の電流密度との平均値を示す。
図34の測定結果からわかるように、磁気記録層がCoを含む強磁性層である場合、この強磁性層に接する非磁性層の材料がCr,Ru,Ir,Os,Reから選ばれる少なくとも1種の元素を含むか、またはそれら合金であるが好ましい。
また、磁気記録層がCo−Feを含む強磁性層の場合、この強磁性層に接する非磁性層の材料がCr,Ru,Os,Reから選ばれる少なくとも1種の元素を含むか、またはそれら合金であることが好ましい。
本発明の第1実施形態による磁気抵抗効果素子の構成を示す断面図。 第1実施形態の磁気抵抗効果素子の斜視図。 第1実施形態の電流の経路を説明する図。 第1実施形態の電流の経路を説明する図。 本発明の第2実施形態による磁気抵抗効果素子の構成を示す断面図。 本発明の第3実施形態による磁気抵抗効果素子の構成を示す断面図。 本発明の第4実施形態による磁気メモリのメモリセルの構成を示す断面図。 第4実施形態による磁気メモリの列方向に配置されたメモリセルの上面図。 本発明の第5実施形態による磁気メモリのメモリセルの構成を示す断面図。 第5実施形態による磁気メモリの列方向に配置されたメモリセルの上面図。 第4の実施形態の変形例による磁気メモリのメモリセルの構成を示す断面図。 第4の実施形態の変形例による磁気メモリの列方向に配置されたメモリセルの上面図。 本発明の第6実施形態による磁気メモリのメモリセルの構成を示す断面図。 第6実施形態による磁気メモリの列方向に配置されたメモリセルの上面図。 本発明の第7実施形態による磁気メモリのメモリセルの構成を示す断面図。 第7実施形態による磁気メモリの列方向に配置されたメモリセルの上面図。 本発明の第1実施例による磁気抵抗効果素子の電流−電圧特性図。 本発明の第8実施形態による磁気抵抗効果素子の構成を示す断面図。 本発明の第9実施形態による磁気抵抗効果素子の構成を示す断面図。 本発明の第10実施形態による磁気抵抗効果素子の構成を示す断面図。 本発明の第11実施形態による磁気抵抗効果素子の構成を示す断面図。 本発明の第12実施形態による磁気抵抗効果素子の構成を示す断面図。 本発明の第13実施形態による磁気メモリのメモリセルの構成を示す断面図。 第13実施形態の第1変形例による磁気メモリのメモリセルの構成を示す断面図。 第13実施形態の第2変形例による磁気メモリのメモリセルの構成を示す断面図。 第13実施形態の第3変形例による磁気メモリのメモリセルの構成を示す断面図。 第13実施形態の第4変形例による磁気メモリのメモリセルの構成を示す断面図。 本発明の第14実施形態による磁気抵抗効果素子の構成を示す断面図。 第14実施形態の変形例による磁気抵抗効果素子の構成を示す断面図。 本発明の第15実施形態による磁気抵抗効果素子の構成を示す断面図。 第15実施形態の変形例による磁気抵抗効果素子の構成を示す断面図。 本発明の第4実施例による磁気抵抗効果素子の電流−電圧特性図。 本発明の第4実施例による磁気抵抗効果素子の書き込み回数に対するMR変化率を示すグラフ。 本発明の第6実施例で作製した試料の電流密度の測定結果を示す図。 本発明の第9実施形態の変形例による磁気抵抗効果素子の構成を示す断面図。 第1実施形態の変形例による磁気抵抗効果素子の構成を示す断面図。 第3実施形態の第1変形例による磁気抵抗効果素子の構成を示す断面図。 第3実施形態の第2変形例による磁気抵抗効果素子の構成を示す断面図。 第3実施形態の第3変形例による磁気抵抗効果素子の構成を示す断面図。 第3実施形態の第4変形例による磁気抵抗効果素子の構成を示す断面図。 第3実施形態の第5変形例による磁気抵抗効果素子の構成を示す断面図。 第3実施形態の第6変形例による磁気抵抗効果素子の構成を示す断面図。
符号の説明
1 磁気抵抗効果素子
2 基板(絶縁膜)
3 反強磁性層
4 ベース電極
5 ベース電極を兼ねた磁化固着層
6 絶縁膜
8 TMR膜
8a 強磁性層(磁化固着層)
8b トンネルバリア層
8c 強磁性層(磁化自由層(磁気記録層))
8c 強磁性粒
8c 誘電体
9 接合部
10 カウンタ電極
12 第2のカウンタ電極
17 非磁性層
18 強磁性層(磁化固着層)
18 強磁性層
18 非磁性層
18 強磁性層
19 反強磁性層
20 コンタクト
24 接続部
30 選択トランジスタ
32 ゲート
34 ソース
36 ドレイン
38 ドレイン電極

Claims (23)

  1. 端面を有する第1電極と、
    磁化の向きが固着された磁化固着層、磁化の向きが可変の磁化自由層、および前記磁化固着層と前記磁化自由層との間に設けられた第1非磁性層を有し、前記第1電極の前記端面に表面が接するように形成された磁気抵抗効果膜と、
    前記磁気抵抗効果膜の前記第1電極に接する前記表面と反対側の表面上に形成された第2電極と
    を備えたことを特徴とする磁気抵抗効果素子。
  2. 前記磁気抵抗効果膜の前記磁化自由層および前記磁化固着層のうちの一方の層は他方の層に比べてシート抵抗が高く、前記一方の層は前記第1電極の前記端面に接することを特徴とする請求項1記載の磁気抵抗効果素子。
  3. 前記一方の層は前記他方の層よりも膜厚が薄いことを特徴とする請求項2記載の磁気抵抗効果素子。
  4. 前記一方の層は磁化自由層であることを特徴とする請求項2または3に記載の磁気抵抗効果素子。
  5. 前記磁化自由層は非磁性元素を含み粒界を備えていることを特徴とする請求項1乃至4のいずれかに記載の磁気抵抗効果素子。
  6. 前記磁化自由層と前記磁化固着層のいずれか一方と前記第1非磁性層との間に分離して設けられた複数の絶縁体を有していることを特徴とする請求項1乃至5のいずれかに記載の磁気抵抗効果素子。
  7. 前記複数の絶縁体と前記第1非磁性層との間に前記絶縁体で覆われた第2非磁性層を備えていることを特徴とする請求項6記載の磁気抵抗効果素子。
  8. 前記磁化自由層は、誘電体で隔てられた強磁性粒を備えたことを特徴とする請求項4記載の磁気抵抗効果素子。
  9. 前記磁化固着層は、強磁性層と反強磁性層を交互に積層した積層膜であることを特徴とする請求項1乃至8のいずれかに記載の磁気抵抗効果素子。
  10. 端面を有し、磁化の向きが固着された第1電極と、
    前記第1電極の前記端面に膜面が接するように形成された第1非磁性層と、
    前記第1非磁性層上に形成された磁化の向きが可変の磁化自由層と、
    前記磁化自由層上に形成された第2電極と
    を備えたことを特徴とする磁気抵抗効果素子。
  11. 前記第1電極の下面および上面の少なくとも一方に形成され前記第1電極の磁化の向きを固着する反強磁性層を備えたことを特徴とする請求項10記載の磁気抵抗効果素子。
  12. 前記反強磁性層は絶縁物からなっていることを特徴とする請求項11記載の磁気抵抗効果素子。
  13. 前記第1電極は強磁性層と反強磁性層とが交互に積層された積層膜であることを特徴とする請求項10記載の磁気抵抗効果素子。
  14. 前記磁化自由層は、誘電体で隔てられた強磁性粒を備えたことを特徴とする請求項10乃至13のいずれかに記載の磁気抵抗効果素子。
  15. 前記磁化自由層と前記第2電極との間に第2非磁性層が設けられたことを特徴とする請求項10乃至14のいずれかに記載の磁気抵抗効果素子。
  16. 前記第2非磁性層と前記第2電極との間に磁化の向きが固着された磁化固着層が設けられていることを特徴とする請求項15記載の磁気抵抗効果素子。
  17. 前記磁化固着層は、第3非磁性層を介して磁気的結合した複数の強磁性層からなることを特徴とする請求項16記載の磁気抵抗効果素子。
  18. 前記磁化固着層は、強磁性層と反強磁性層を交互に積層した積層膜であることを特徴とする請求項16または17記載の磁気抵抗効果素子。
  19. 前記第1電極と前記磁化自由層のいずれか一方と前記第1非磁性層との間に分離して設けられた複数の絶縁体を有していることを特徴とする請求項10乃至18のいずれかに記載の磁気抵抗効果素子。
  20. 前記複数の絶縁体と前記第1非磁性層との間に前記絶縁体で覆われた第4非磁性層を備えていることを特徴とする請求項19記載の磁気抵抗効果素子。
  21. 前記磁化自由層は非磁性元素を含み粒界を備えていることを特徴とする請求項10乃至13、15乃至20のいずれかに記載の磁気抵抗効果素子。
  22. 前記第1非磁性層はトンネルバリア層であることを特徴とする請求項1乃至21のいずれかに記載の磁気抵抗効果素子。
  23. マトリクス上に配置された複数のメモリセルを有し、当該メモリセルが請求項1乃至22のいずれかに記載の磁気抵抗効果素子を備えていることを特徴とする磁気メモリ。
JP2005042437A 2004-03-03 2005-02-18 磁気抵抗効果素子および磁気メモリ Pending JP2006148039A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005042437A JP2006148039A (ja) 2004-03-03 2005-02-18 磁気抵抗効果素子および磁気メモリ

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004059408 2004-03-03
JP2004308532 2004-10-22
JP2005042437A JP2006148039A (ja) 2004-03-03 2005-02-18 磁気抵抗効果素子および磁気メモリ

Publications (1)

Publication Number Publication Date
JP2006148039A true JP2006148039A (ja) 2006-06-08

Family

ID=36627339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005042437A Pending JP2006148039A (ja) 2004-03-03 2005-02-18 磁気抵抗効果素子および磁気メモリ

Country Status (1)

Country Link
JP (1) JP2006148039A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011509532A (ja) * 2008-01-08 2011-03-24 クゥアルコム・インコーポレイテッド メモリセルおよびメモリセルの磁気トンネル接合(mtj)の形成方法
CN112531105A (zh) * 2019-09-18 2021-03-19 铠侠股份有限公司 磁存储器
WO2021150818A1 (en) * 2020-01-23 2021-07-29 Everspin Technologies, Inc. Magnetoresistive devices and methods therefor

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09205235A (ja) * 1996-01-25 1997-08-05 Nippon Telegr & Teleph Corp <Ntt> 磁界センサ
JPH10308313A (ja) * 1997-05-09 1998-11-17 Toshiba Corp 磁気素子とそれを用いた磁気ヘッドおよび磁気記憶装置
JPH11120758A (ja) * 1997-10-09 1999-04-30 Sony Corp 不揮発性ランダムアクセスメモリー装置
JP2000020922A (ja) * 1998-06-30 2000-01-21 Toshiba Corp 磁気素子とそれを用いた磁気センサおよび磁気記憶装置
JP2000090415A (ja) * 1998-09-11 2000-03-31 Toshiba Corp 強磁性トンネル効果素子およびそれを用いた磁気装置
JP2000156531A (ja) * 1998-09-14 2000-06-06 Toshiba Corp 磁気素子、磁気メモリ装置、磁気抵抗効果ヘッド、磁気ヘッドジンバルアッセンブリ、及び磁気記録システム
JP2000331473A (ja) * 1999-03-15 2000-11-30 Toshiba Corp 磁気メモリ装置
JP2001320108A (ja) * 2000-05-02 2001-11-16 Canon Inc 磁気抵抗素子、磁気メモリ及び磁気センサー
JP2001319313A (ja) * 2000-03-10 2001-11-16 Read Rite Corp 高面密度磁気記録用の端面接合tmrを設けるための方法および装置
JP2002305337A (ja) * 2000-12-07 2002-10-18 Commiss Energ Atom 記憶機能を有する3層構造磁気スピン極性化装置と当該装置を使用した記憶素子
JP2003168833A (ja) * 2001-11-30 2003-06-13 Sony Corp 磁気抵抗効果素子およびその製造装置並びに磁気メモリ装置
JP2003525528A (ja) * 2000-03-02 2003-08-26 フォルシュングツェントルム・ユーリッヒ・ゲーエムベーハー 磁場を測定する装置および磁場を測定する装置を作製する方法
JP2003298019A (ja) * 2002-03-28 2003-10-17 Toshiba Corp 磁気記憶装置

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09205235A (ja) * 1996-01-25 1997-08-05 Nippon Telegr & Teleph Corp <Ntt> 磁界センサ
JPH10308313A (ja) * 1997-05-09 1998-11-17 Toshiba Corp 磁気素子とそれを用いた磁気ヘッドおよび磁気記憶装置
JPH11120758A (ja) * 1997-10-09 1999-04-30 Sony Corp 不揮発性ランダムアクセスメモリー装置
JP2000020922A (ja) * 1998-06-30 2000-01-21 Toshiba Corp 磁気素子とそれを用いた磁気センサおよび磁気記憶装置
JP2000090415A (ja) * 1998-09-11 2000-03-31 Toshiba Corp 強磁性トンネル効果素子およびそれを用いた磁気装置
JP2000156531A (ja) * 1998-09-14 2000-06-06 Toshiba Corp 磁気素子、磁気メモリ装置、磁気抵抗効果ヘッド、磁気ヘッドジンバルアッセンブリ、及び磁気記録システム
JP2000331473A (ja) * 1999-03-15 2000-11-30 Toshiba Corp 磁気メモリ装置
JP2003525528A (ja) * 2000-03-02 2003-08-26 フォルシュングツェントルム・ユーリッヒ・ゲーエムベーハー 磁場を測定する装置および磁場を測定する装置を作製する方法
JP2001319313A (ja) * 2000-03-10 2001-11-16 Read Rite Corp 高面密度磁気記録用の端面接合tmrを設けるための方法および装置
JP2001320108A (ja) * 2000-05-02 2001-11-16 Canon Inc 磁気抵抗素子、磁気メモリ及び磁気センサー
JP2002305337A (ja) * 2000-12-07 2002-10-18 Commiss Energ Atom 記憶機能を有する3層構造磁気スピン極性化装置と当該装置を使用した記憶素子
JP2003168833A (ja) * 2001-11-30 2003-06-13 Sony Corp 磁気抵抗効果素子およびその製造装置並びに磁気メモリ装置
JP2003298019A (ja) * 2002-03-28 2003-10-17 Toshiba Corp 磁気記憶装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011509532A (ja) * 2008-01-08 2011-03-24 クゥアルコム・インコーポレイテッド メモリセルおよびメモリセルの磁気トンネル接合(mtj)の形成方法
CN112531105A (zh) * 2019-09-18 2021-03-19 铠侠股份有限公司 磁存储器
CN112531105B (zh) * 2019-09-18 2023-12-26 铠侠股份有限公司 磁存储器
WO2021150818A1 (en) * 2020-01-23 2021-07-29 Everspin Technologies, Inc. Magnetoresistive devices and methods therefor
US11917925B2 (en) 2020-01-23 2024-02-27 Everspin Technologies, Inc. Magnetoresistive devices and methods therefor

Similar Documents

Publication Publication Date Title
JP4504273B2 (ja) 磁気抵抗効果素子および磁気メモリ
US7266012B2 (en) Magnetoresistive effect element and magnetic memory
JP3824600B2 (ja) 磁気抵抗効果素子および磁気メモリ
US7420786B2 (en) Arrangement of a magneto-resistance effect element having a surface contacting a side face of an electrode and magnetic memory using this arrangement
JP4253225B2 (ja) 磁気抵抗効果素子および磁気メモリ
US6956765B2 (en) Magneto-resistance effect element, magnetic memory and magnetic head
JP4693450B2 (ja) 磁気抵抗効果素子および磁気メモリ
JP3583102B2 (ja) 磁気スイッチング素子及び磁気メモリ
JP4371781B2 (ja) 磁気セル及び磁気メモリ
JP4080982B2 (ja) 磁気メモリ
KR100408576B1 (ko) 기억 셀 어레이 및 그의 제조 방법
JP3638563B2 (ja) 磁気抵抗効果素子およびこれを用いた磁気メモリ
US11917925B2 (en) Magnetoresistive devices and methods therefor
JP2003163330A (ja) 磁気メモリ
JP4575101B2 (ja) 磁気抵抗効果素子および磁気メモリ
JP2006148039A (ja) 磁気抵抗効果素子および磁気メモリ
JP5087067B2 (ja) 磁気抵抗効果素子および磁気メモリ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100802

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110118