JPH11120758A - 不揮発性ランダムアクセスメモリー装置 - Google Patents

不揮発性ランダムアクセスメモリー装置

Info

Publication number
JPH11120758A
JPH11120758A JP9277687A JP27768797A JPH11120758A JP H11120758 A JPH11120758 A JP H11120758A JP 9277687 A JP9277687 A JP 9277687A JP 27768797 A JP27768797 A JP 27768797A JP H11120758 A JPH11120758 A JP H11120758A
Authority
JP
Japan
Prior art keywords
layer
random access
access memory
memory device
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9277687A
Other languages
English (en)
Other versions
JP4066477B2 (ja
Inventor
Maiken Eric
マイケン エリック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP27768797A priority Critical patent/JP4066477B2/ja
Publication of JPH11120758A publication Critical patent/JPH11120758A/ja
Application granted granted Critical
Publication of JP4066477B2 publication Critical patent/JP4066477B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Abstract

(57)【要約】 【課題】 記憶密度を大幅に高めることが可能で、読み
取り時間の短縮や消費電力の削減が可能な新規なメモリ
ー装置を提供する。 【解決手段】 本発明の不揮発性ランダムアクセスメモ
リー装置は、スピン偏極した電子の注入によってメモリ
ー状態が切り換えられるメモリーセルが配列されてな
る。メモリーセルは、具体的には、例えば第１の強磁性
層と第２の強磁性層とが常磁性層を介して積層されてな
り、第１の強磁性層の磁化の向きが固定されるととも
に、第２の強磁性層の磁化の向きによりメモリー状態が
切り換えられる。すなわち、このメモリー装置は、磁気
メモリーセル内に情報を記憶する新技術としてスピン分
極電子流の伝搬理論を適用したものであり、メソスコピ
ック多層金属デバイスのアレイで組立可能である。個々
のセル内のメモリー状態は強磁性膜スイッチング層の面
内における磁化の２つの安定した配向の１つに対応して
いる。これらの状態は記憶セル内にスピン偏極した電子
流を注入することによりスイッチング可能である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、スピン分極注入に
よりデータの書き込みが可能な不揮発性ランダムアクセ
スメモリー装置に関するものである。
【０００２】
【従来の技術】コンピュータや通信機器の急増に伴い、
動作速度が速く、小型で、しかも読み取り及び書き込み
回数に制約のない不揮発性メモリー素子の開発が進めら
れており、多種多様なランダム・アクセス・メモリー
（ＲＡＭ）が提案されている。
【０００３】例えば、その一つとして、磁気効果を基に
したＲＡＭがあり、スピン・バルブ（又は巨大磁気抵抗
効果：ＧＭＲ）を利用したもの（スピン・バルブＲＡ
Ｍ）、スピン依存型トンネル効果（ＳＤＴ）を利用した
もの（ＳＤＴ−ＲＡＭ）等が知られている。
【０００４】これらの磁気効果を基にしたＲＡＭ（磁性
ＲＡＭメモリ）は、全て記憶層内の磁化状態を変えるた
めに電流の周りの空間に発生する磁場を利用しており、
半導体メモリーや強誘電体メモリー等と比較したとき
に、デバイス構造やその組立が容易であること、書き込
み動作の結果として材料の品位の劣化が生ずることがな
く完全な非破壊書き込み読み出しサイクルが実現可能で
あること、等の利点を有する。
【０００５】
【発明が解決しようとする課題】このように数々の利点
を有する磁性ＲＡＭメモリであるが、問題がないわけで
はない。
【０００６】例えば、スピン・バルブＲＡＭでは、個々
の記憶セルは別々のワード（書き込み）及び検出電流ラ
インと接続する必要があり、例えば各ラインがセルを直
列に接続する場合、４箇所以上でのワイヤ接続が必要で
ある。
【０００７】また、スピン・バルブＲＡＭでは、隣り合
うセル同士は書き込みパルス電流の影響を受ける。セル
の密度が高い場合、所定の書き込みセルに対してパルス
電流を流すと、これにより発生する磁場中に隣接するセ
ルが重なり、書き込み磁場の大きさの１／２程度にまで
近づいたセルの磁気状態に影響を与える。
【０００８】スピン・バルブＲＡＭの自由層を構成する
強磁性材料は、書き込み動作時にこれに打ち勝つことが
できるような強さの保磁力を有していなければならず、
このことを考慮すると、セルの寸法（したがって記録密
度）の限界値は書き込み電流の大きさによって概ね決ま
る。書き込み電流はその大きさに直線的に依存する磁場
を作り、前記強磁性材料の保磁力の最低限界を１０エル
ステッド、金属中の電流密度の上限値を１０8Ａ／ｃｍ2
と仮定すると、単位平方インチ当たり大略１０9 セル程
度が最大記録密度となる。この上限値はスピン・バルブ
ＲＡＭに対する本質的な限定ではなく、むしろ比較の基
礎として見積もったものである。
【０００９】一方、ＳＤＴ−ＲＡＭでは、強磁性層を分
離する絶縁層はピンホール欠陥の無い状態になっていな
ければならない。こうした高品位の絶縁性スペーサ層の
形成は実験室レベルでも非常に困難であり、デバイスの
量産を考えたときに大きな問題が生ずるであろうことは
想像に難くない。
【００１０】また、スピン・バルブＲＡＭと同様、磁化
状態の切り替えには接触した励磁線（磁場発生用導線）
が要求されるが、デバイスの抵抗が高いため、読み出し
用配線を流れる電流による磁場で書き込み、すなわちス
ピンのスイッチングは不可能である。ＳＤＴ−ＲＡＭの
高い抵抗は、高い読み出し電圧レベルに関しては有利で
あるが、信号対雑音比が悪くパワーの損失も大きい。
【００１１】本発明は、これら従来の磁性ＲＡＭメモリ
の有する欠点を解消し、記憶密度を大幅に高めることが
可能で、読み取り時間の短縮や消費電力の削減が可能な
新規なメモリー装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】上述の目的を達成するた
めに、本発明の不揮発性ランダムアクセスメモリー装置
は、スピン偏極した電子の注入によってメモリー状態が
切り換えられるメモリーセルが配列されてなることを特
徴とするものである。
【００１３】上記メモリーセルは、具体的には、例えば
第１の強磁性層と第２の強磁性層とが常磁性層を介して
積層されてなり、第１の強磁性層の磁化の向きが固定さ
れるとともに、第２の強磁性層の磁化の向きによりメモ
リー状態が切り換えられることを特徴とする。
【００１４】本発明のメモリー装置は、磁気メモリーセ
ル内に情報を記憶する新技術としてスピン分極電子流の
伝搬理論を適用したものである。
【００１５】本発明のメモリー装置は、メソスコピック
多層金属デバイスのアレイで組立可能であり、個々のセ
ル内のメモリー状態は強磁性膜スイッチング層（第２の
強磁性層）の面内における磁化の２つの安定した配向の
１つに対応している。
【００１６】これらの状態は記憶セル内にスピン偏極し
た電子流を注入することによりスイッチング可能であ
る。
【００１７】また、スイッチング閾値以下の振幅のパル
ス電流を用い、セル磁気抵抗を監視することにより、２
進数情報が読み取られる。
【００１８】ディスクを基にした記憶システムで使用さ
れる磁気記録媒体では、情報密度が５０ギガ・ビット／
平方インチに近いものが採用され、結果的に平均平面ビ
ット寸法は１００ｎｍ程度の値になるものと予想される
が、本発明においては、これと比較して遜色無い情報密
度をチップを基にした磁気記憶構造で達成することが可
能である。
【００１９】薄膜蒸着技術では、いわゆるサブ・ミクロ
ン単位のパターンと原子レベルの寸法に及ぶ厚さを備え
たセル構造の作成が可能であるが、これらの寸法範囲で
の磁化の制御では、磁気についての古典的表現と量子力
学的表現の両者を橋渡しする現象に関する考察が必要と
なる。
【００２０】この橋渡しについては、磁気多層膜の電流
による励起の機構についての理論的説明に見出すことが
できる。
【００２１】この理論的説明では常磁性層で分離された
強磁性薄膜の膜面に対して垂直に流れる電子の流れがス
ピン分極され、個々の強磁性層にスピン角運動量を伝え
ることが予測される。これにより電子の流れは強磁性層
内の巨視的磁化の方向変更を誘起する。
【００２２】この機構はスピン変換と名付けられ、遍歴
電子で運ばれるスピン電流と併せて強磁性体内の局在化
された電子状態のモーメントの相互作用から生じる層間
トルクの考察から得られるものである。
【００２３】
【発明の実施の形態】以下、本発明を適用したメモリー
装置の構成について、図面を参照しながら詳細に説明す
る。
【００２４】本発明のメモリー装置は、図１に示すよう
に、メモリー状態がスピン偏極した電子流の注入によっ
て書き換えられる形式のメモリーセル１がマトリクス状
に配列（例えばＮ列Ｎ行の配列：Ｎ×Ｎ配列）されてな
るものであり、これにより集積回路を構成してなるもの
である。
【００２５】各メモリーセル１は、例えば図２に示すよ
うに、第１の強磁性層である固定層１１と第２の強磁性
層である自由層１２により常磁性層１３を挟み込んでな
る基本構造を有し、これの上下に常磁性金属層１４，１
５が電極として積層形成されている。
【００２６】上記固定層１１は、磁化の向きが所定の方
向に固定されており、一方、上記自由層１２は、スピン
分極化電子流により磁化の向きが回転する。そして、こ
の自由層１２の磁化の向きを切り換えることで２つのメ
モリー状態が達成され、これを１，０の信号として読み
出すことができる。
【００２７】上記メモリーセルのアドレス方式として
は、２種類考えられるが、最も単純な方式として、図３
に示すように１個のメモリーセル１に対して１本の専用
書き込み線２を用いる方式が挙げられる。
【００２８】あるいは、図４に示すように、２次元格子
状配線３，４の交点にメモリーセル１を置き、縦、横の
配線３，４への信号の組み合わせでアドレスする，いわ
ゆるｘｙアドレス方式を採用することも可能である。
【００２９】上記メモリーセル１を構成する各層の材質
であるが、先ず、常磁性層１３や常磁性金属層１４，１
５については、必ずしも材質は同じでなくともよい。例
えば、常磁性層１３には電子の偏極に有利なものを、常
磁性金属層１４，１５には電極を蒸着やスパッタ法等に
より容易に作製できる金属を選べばよい。
【００３０】具体的には、常磁性層１３には、Ａｇ、Ａ
ｕ等の反強磁性でない３ｄ金属、４ｄ金属が使用可能で
ある。常磁性層１３は、電子を偏極させるのに適してい
なければならない。これは常磁性体のフェルミ・ベクト
ルを強磁性層の少数スピン・バンドまたは多数スピン・
バンドに緊密に一致させることで達成される。３ｄ遷移
金属の合金で構成された強磁性層に対しては、多数スピ
ン・バンドがＡｇのバンドにほぼ一致する。３ｄ及び４
ｄ列常磁性体の他は、Ａｕがパーマロイとのスピン・ダ
イオードの作成における分極化層材料として効果的であ
ることが示されている。
【００３１】また、Ｌｉ、Ｎａ、Ｍｇ、Ｋ、Ｃａ等、ｓ
電子の伝導がある比較的軽い金属も使用可能である。特
に、３ｄ多数スピンバンドとの整合のためには、Ｌｉ、
Ｃａ、Ｎｂが適当である。さらには、Ｃｒ、Ｍｎ等の反
強磁性金属を用いることも可能であり、強磁性層（固定
層１１、自由層１２）にＣｏを用いた場合には、格子整
合の観点からＲｕも好適である。
【００３２】この常磁性層１３の厚さは、スピン・コヒ
ーレンスの長さより薄くすることが好ましく、実用的な
厚さの範囲は０．５ｎｍ〜５μｍである。
【００３３】一方、固定層１１や自由層１２について
は、強磁性材料が用いられるが、これらを同じ材料で構
成する場合には次の中から選択することが好ましい。
【００３４】 固定層１１と自由層１２が同じ材料でない場合、固定層
１１にギルバート減衰係数が自由層１２のそれよりも遥
かに大きい材料を選べば、後述の磁化固定化層を設ける
必要がなくなる。
【００３５】あるいは、固定層１１の一軸磁気異方性を
自由層１２のそれより大きくすることにより磁化固定化
層を省略することができる。なお、一軸磁気異方性の調
整は、組成、形状によって行う。
【００３６】磁化固定化層の省略に関して言えば、固定
層１１の厚さを自由層１２の厚さより厚くすることによ
って、磁化固定化層を省略することも可能である。
【００３７】さらに、電流を偏極させる効率が固定層１
１と自由層１２において異なるものを選ぶことにより、
メモリー状態０→１の書き込みと１→０の書き込み時に
必要な書き込み電流や書き込み時間を異なった値にする
ことができる。このような書き込み電流の非対称性は、
例えばチップ上の全セルを同時にクリアするときに１個
当たりの電流が低くて済む極性を選ぶことができる等、
回路構成上の利点がある。
【００３８】また、ＰｔＭｎＳｂ等のホイスラー合金や
半金属材料を固定層１１や自由層１２の偏極電子源とし
て用いることも可能である。
【００３９】上記固定層１１の磁化は固定されるが、こ
こで、電子の偏極化は、強磁性体内の交換分裂を最大に
する一方、常磁性／強磁性界面における多数スピン電子
の反射を最低にすることで達成される。
【００４０】一方、強磁性体内の分極は、スレーター・
ポーリング曲線の傾向に従う（すなわち、原子あたりの
平均モーメントは交換分裂に比例する。）。
【００４１】高い偏極を得るのに有効な強磁性体は、Ｆ
ｅが豊富なＦｅＣｏ合金である。３ｄ強磁性体の遍歴ｄ
電子は、ほぼ等方的で自由電子状の波動ベクトルを持つ
ので、強磁性体の結晶配向の選択における柔軟性を可能
にする。
【００４２】また、スイッチ可能な自由層１２を構成す
る強磁性体において、磁化方向が２つの安定した方向と
なるために、膜内での一軸異方性が挙げられる。これ
は、強磁性結晶の向きと格子歪みの制御、あるいはバイ
アス磁場の存在下における強磁性膜の堆積等によって達
成可能である。
【００４３】このとき、小さな一軸異方性Ｈｕの値は、
自由層１２の磁化状態を切り換えるのに簡便ではある
が、こうしたシステムのＣＰＰ電圧測定は微妙な実験条
件を必要とする。したがって、一軸異方性Ｈｕの小さす
ぎる材料で作製されたメモリーセルは、実際的なデバイ
スとしては適していない。
【００４４】一軸異方性を有するいくつかの強磁性薄膜
の分極効率は、以下に示す通りである。
【００４５】・結晶磁気異方性で定まる易磁化軸方向
（〔００１〕方向）に沿って磁化された（１１０）面ｂ
ｃｃ鉄（高分極化効率、高いＨｕ） ・バイアス磁場の存在下で蒸着され磁場と平行に一軸誘
導磁気異方性が付与されたパーマロイ（最適な分極化効
率、小さいＨｕ） ・面内ｃ軸方向に一軸異方性を備えたｈｃｐコバルト
（高い分極化効率、大きいＨｕ） ・Ｆｅ格子サイトのｘ％でのＣｏ置換によりｂｃｃ構造
をとるＦｅ1-xＣｏx合金。膜面は（１１０）で、〔１０
０〕方向に面内一軸磁気異方性の磁化容易軸を持つ。
（最も高い分極化効率、大きいＨｕ） 効率良く電流を偏極させるためには、固定層１１や自由
層１２に用いられる強磁性体と、常磁性スペーサ層１３
に用いられる常磁性体（非磁性体）の組み合わせが重要
である。以下に、好適な組み合わせを例示する。
【００４６】ａ．常磁性Ｃｒ／強磁性Ｆｅ 共にｂｃｃで格子整合し、且つＦｅの少数スピンバンド
がＣｒのバンドとうまくつながる。
【００４７】ｂ．常磁性Ａｕ／強磁性Ｆｅ 共に（００１）配向のｆｃｃ−Ａｕとｂｃｃ−Ｆｅが、
＜１００＞軸が４５°をなすように互いに回転された面
内方位関係を持つように積層された場合、良好なエピタ
キシャル成長が得られる。
【００４８】ｃ．常磁性Ａｇ／強磁性Ｆｅ 同上 ｄ．常磁性Ｃｕ／強磁性Ｃｏ 共にｆｃｃで、エピタキシャル成長させるとＣｏの多数
スピンバンドがＣｕのバンドに良好につながる。
【００４９】ｅ．常磁性Ｒｕ／強磁性Ｃｏ 共にｈｃｐでエピタキシャル成長する。ｃ軸を面内に持
つ方位で成長した場合には、面内に一軸異方性が得られ
る。
【００５０】固定層１１の磁化状態を一定に保つために
は、先に述べたような材質の選択等を採用してもよい
が、磁化固定化層を固定層１１と接触させて形成しても
よい。磁化固定化層は、反強磁性体によって形成される
もので、固定層１１の磁気モーメントがこの磁化固定化
層によってピン止めされ、磁化状態が一定に保たれる。
【００５１】このとき、磁化固定化層を構成する反強磁
性体として金属を用いれば、常磁性金属層１４に替えて
形成することで、これを電極として兼用することも可能
である。
【００５２】ピン止め層である磁化固定化層を構成する
反強磁性金属材料としては、ＦｅＭｎ、ＩｒＭｎ、Ｎｉ
Ｍｎ、ＲｈＭｎ、ＣｒＭｎＰｔ、ＦｅＭｎＰｔ等を挙げ
ることができるが、高温作動と大きいピンニング場（Ｔ
＝４５０Ｋまで６５０エルステッド程度）を提供するこ
とからＮｉＭｎが好適である。
【００５３】一方、自由層１２の磁化方向（メモリー状
態）が熱や磁場のゆらぎでゆるがず安定に保たれるため
には、セル形状、組成、堆積法等を最適化して、異方性
磁場Ｈｕ＞１００（Ｏｅ）の一軸異方性を自由層１２に
付与することが好ましい。
【００５４】磁化が自由層１２の面内でスイッチする
（方向を変える）ような設計の場合は、短辺が１μｍ以
下の短冊形状の縦横比によって異方性磁場Ｈｕを最適化
することができる。
【００５５】磁化を面内方向と膜面に対して垂直な方向
との間でスイッチさせる場合には、十分な垂直磁気異方
性を得るために、自由層１２の厚さを５原子層以下にす
ることが好ましい。具体的には、自由層１２は大略１ｎ
ｍの厚さとすることが好ましい。これは面内磁化膜と垂
直磁化膜の遷移領域である。
【００５６】常磁性金属層１４，１５は、電極となる部
分であり、導電性を有する常磁性金属であればいずれも
使用可能である。また、その厚さは、ワイヤボンディン
グやパターニング技術に依存する。
【００５７】上記メモリーセル１の面内寸法は、書き込
み電流が作る磁場の影響を抑えるために、０．５ｎｍ2
〜５μｍ2の範囲内とすることが好ましい。
【００５８】上述のメモリーセル１においては、図５及
び図６に示すように、自由層１２への書き込みが磁化ス
イッチング（磁化反転）の方向を決定する働きのあるパ
ルス電流を用いてなされる。
【００５９】例えば、平行磁化整合から反平行磁化整合
への書き込みは、図５に示すように、自由層１２から固
定層１１に向かって流れる電子粒子密度パルスＪｐによ
り開始される。このとき、電流密度パルスＪｅ（電流
Ｉ）は、これとは反対方向に流れる。
【００６０】スイッチング電流Ｉの大きさは接合領域Ａ
における臨界値Ｊｔよりも大きくなっており、ナノ秒単
位でパルスを持続することにより自由層１２の磁化の向
きが反転し、初期状態で平行磁化整合であったものが、
書き込み終了時には固定層１１と自由層１２で磁化の向
きが逆方向となり、反平行磁化整合状態となる。
【００６１】反平行磁化整合から平行磁化整合への書き
込みも同様であるが、図６に示すように、電子の流れや
電流の向きは逆である。すなわち、本例の場合、電子粒
子密度パルスＪｐは固定層１１から自由層１２に向かっ
て流れ、電流密度パルスＪｅ（電流Ｉ）は固定層１１に
向かって流れる。
【００６２】読み出しは、例えば、メモリーセル１にお
いて電流が各層に垂直に流れる（ＣＰＰ）配置での巨大
磁気抵抗効果（ＧＭＲ）を用いることによって実現する
ことができる。
【００６３】図７及び図８は、読み出しの原理を説明す
るものである。この例では、図７に示すように、平行磁
化整合状態に対して臨界値Ｊｔ以下の読み取り電流パル
スを流すと、論理「０」に対応する低電圧パルスＶlow
が得られる。
【００６４】逆に、図８に示すように、反平行磁化整合
状態に対して臨界値Ｊｔ以下の読み取り電流パルスを流
すと、論理「１」に対応する高電圧パルスＶhighが得ら
れる。
【００６５】このような読み出し方法を採用する場合、
読み出しに好都合な５％以上のＧＭＲ比（ΔＲ／Ｒ）を
得るために、固定層１１と自由層１２は、各々の電子の
偏極Ｐｏｌ1とＰｏｌ2が下記の数１を満たすものを用い
ることが好ましい。
【００６６】
【数１】
【００６７】また、メモリー状態を読み出す方法として
は、これに限らず、例えば磁気抵抗効果の代わりに磁気
カー効果を利用し、自由層１２の磁化方法を調べる方式
等も用いることができる。
【００６８】上記メモリーセル１のアドレス方式として
は、先に述べたように専用書き込み線を用いる方式と、
いわゆるｘｙアドレス方式がある。
【００６９】このとき、専用書き込み線を持つアドレス
方式では、１個のセルに必要な結線は、接地の電極（常
磁性金属層１４）の他に、常磁性金属層１５で２カ所と
し、疑似４端子測定を行う。勿論、各常磁性金属層１
４，１５に各々１カ所結線する２端子測定で十分な場合
もあり得る。
【００７０】ｘｙアドレス方式では、ｘ，ｙ両配線３，
４に同時にパルスが印加されている場合にのみ書き込み
臨界電流を越える電流が流れるようにすれば、書き込み
メモリーセルを選択することができる。
【００７１】このとき、目的の書き込みメモリーセルで
パルスの一致を確実なものとするために、ｘ線またはｙ
線の一方（例えばｘ線）には長いパルスを与え、他方
（ｙ線）には短いパルスを与えるようにしてもよい。
【００７２】以上が本発明のメモリー装置の概略構成で
あるが、このメモリー装置においては、メモリー状態の
読み出し結果に従って他の回路を動作させて論理演算を
行わせるために、例えば読み出し信号を増幅する回路を
組み込んでメモリーチップとすることもできる。
【００７３】上述のメモリー装置においては、外部から
の磁場の印加によるより、むしろスピン電流の注入によ
り磁化が切り換わるので、セル同士の間に干渉が存在し
ない。したがって、一辺１００ｎｍの面内デバイス寸法
を基に最大記憶密度を算出すると、スピン・バルブＲＡ
ＭやＳＤＴ−ＲＡＭの１００倍以上の１０11セル／平方
インチが期待できる。
【００７４】また、半導体メモリと比較したときには、
温度変動に耐え、高い電力密度で動作し、高い放熱を図
ることができるという点で、半導体メモリに対して優位
性を有する。また、半導体メモリと比較して、作製のた
めのステップを大幅に削減することができる。
【００７５】さらに、ＳＤＴ−ＲＡＭと比較したときに
は、薄膜絶縁トンネル・バリアの作成が不要であるとい
う点で、製造上、大きな利点を有する。
【００７６】
【実施例】次に、実際にメモリー装置を作製した具体的
実施例について説明する。
【００７７】本実施例では、先ず、図９及び図１０に示
すように、研磨し清浄し酸化処理したＳｉ基板２１を用
意し、その中央の２ｃｍ×２ｃｍの領域に厚さ０．５μ
ｍのＡｕ膜２２を蒸着法により成膜した。
【００７８】Ｓｉ基板２１は、ドーピング処理されてお
らず、外径４インチ、厚さ０．０１インチである。ま
た、このＳｉ基板２１は、Ａｕ膜２２の蒸着前に予めダ
イアモンド・ポイントで刻んでおき、処理された領域
（Ａｕ膜２２形成領域）の切り出しを可能としておい
た。
【００７９】次に、図１１に示すように、Ａｕ膜２２上
にレジスト層２３を形成し、これをメモリーセルの形状
に応じてパターニングした。このとき、レジスト層２３
の厚さは５０ｎｍ以上とした。
【００８０】次いで、図１２に示すように、固定層とな
る第１の強磁性層２４、常磁性スペーサとなるＡｕ膜２
５、自由層となる第２の強磁性層２６、及び電極となる
Ａｕ膜２７を順次蒸着法により成膜した。
【００８１】第１の強磁性層２４は、Ｎｉ81Ｆｅ19なる
組成を有するパーマロイ膜であり、厚さは４ｎｍであ
る。
【００８２】成膜に際しては、１００エルステッドの磁
場存在下で一軸磁気異方性を誘起した。
【００８３】Ａｕ膜２５は、厚さ２０ｎｍであり、成膜
時には磁場を維持した。
【００８４】第２の強磁性層２６は、厚さ１ｎｍのパー
マロイ膜であり、第１の強磁性層２４を成膜する際に印
加した磁場と同様の磁場を印加しながら成膜した。
【００８５】これにより、第２の強磁性層２６のｃ軸線
と第１の強磁性層２５の磁化が平行になるように、第２
の強磁性層２６に一軸磁気異方性が誘起された。
【００８６】最後に蒸着されたＡｕ膜２７は、厚さ２５
ｎｍであり、これを成膜することにより、メモリーセル
を構成する多層膜２８の成膜が完了した。
【００８７】多層膜の成膜の後、図１３に示すように、
先に形成したレジスト層２３を溶解除去し、この上に成
膜された多層膜をリフトオフしてパターニングした。
【００８８】このリフトオフにより、上記多層膜２８の
うち、メモリーセルに対応する部分２８ａと、接地端子
として利用される部分２８ｂを残した。パターニング状
態を図１４に示す。
【００８９】次に、図１５に示すように、上記多層膜２
８のメモリーセルに対応する部分２８ａや、接地端子と
して利用される部分２８ｂを覆って、ポリメチルメタク
リレートからなる絶縁層２９を形成した。
【００９０】この絶縁層２９の厚さは６０ｎｍであり、
平坦化膜として機能するものである。
【００９１】さらに、図１６に示すように、酸素プラズ
マエッチングにより、上記多層膜２８のメモリーセルに
対応する部分２８ａや、接地端子として利用される部分
２８ｂを露出させた。
【００９２】しかる後、接地端子として利用される部分
２８ｂを覆ってフォトレジスト層３０を形成した。
【００９３】このフォトレジスト層３０は、厚さ０．２
μｍであり、接地端子として利用される部分２８ｂのみ
を覆い、図１７に示すように、メモリーセルに対応する
部分２８ａが露出するようにパターニングした。
【００９４】さらに、図１８に示すように、この上に厚
さＡｕ膜３１を成膜し、図１９に示すように、上記フォ
トレジスト層３０を溶解除去してこれをリフトオフし
た。このパターニングによるＡｕ膜３１の残存形状を図
２０に示す。
【００９５】残存するＡｕ膜３１は、メモリーセルの一
方の電気的接点となるもので、電極となるＡｕ膜２７と
電気的に接続されている。
【００９６】また、フォトレジスト層３０を溶解除去す
ることにより、上記接地端子として利用される部分２８
ｂが露呈するが、この部分２８ｂは他方の電極、すなわ
ち第１の強磁性層２４の電極となるＡｕ膜２２と電気的
に接続されている。
【００９７】最後に、図２１に示すように、これら電気
的接点（Ａｕ膜２７及び接地端子として利用される部分
２８ｂ）に電圧信号に対するワイヤ３２，３３及び電流
パルスに対するワイヤ３４，３５をボンディングし、こ
れをＣｕヒートシンクに固着してメモリー装置を完成し
た。
【００９８】作製したメモリー装置について、その特性
を測定した。結果を以下に示す。
【００９９】 ＜演算された値＞ 偏極効率： 〜３０％ 自由層に対する面内有効異方性磁場： Ｈｕ＝＋２Ｋｕ／Ｍｓ〜１０Ｏｅ スピン数密度： 〜１．９×１０15ｃｍ2 ギルバート減衰係数： 〜０．０１ 臨界値Ｊｔ： 〜８×１０3Ａ／ｃｍ2 電気抵抗： 〜１６ｍΩ ノイズ電圧（１０Hz BW，７７ｋ）： 〜０．３ｎＶ ＜測定値＞ 実験によるスイッチング電流密度： 〜２×１０4Ａ／ｃｍ2 スイッチング時間θ（０〜π）： 〜０．１μ秒 読み取り中のピーク消費電力： 〜０．１ｐＷ 読み取り電流密度： 〜４×１０3Ａ／ｃｍ2 読み取り電流パルス： 〜６．４μＡ，１Ｈｚ ＣＰＰ ＧＭＲ ５％ ΔＲ／Ｒ： 〜（８００μΩ／１６ｍΩ） 平均読み取り電圧： 〜５ｎＶ 以上、本発明を適用した具体的な実施例について説明し
てきたが、本発明がこの実施例に限定されるものでない
ことは言うまでもない。
【０１００】
【発明の効果】以上の説明からも明らかなように、本発
明によれば、従来の磁性ＲＡＭメモリの有する欠点を解
消することができ、記憶密度を大幅に高め、且つ読み取
り時間の短縮や消費電力の削減が可能な新規な不揮発性
ランダムアクセスメモリー装置を提供することが可能で
ある。
【０１０１】また、本発明によれば、半導体メモリーや
ＳＤＴ−ＲＡＭ等に比べて遥かに製造が容易なメモリー
装置を提供することができる。
【図面の簡単な説明】
【図１】本発明を適用したメモリー装置の概略構成を模
式的に示す斜視図である。
【図２】メモリーセルの構成例を模式的に示す斜視図で
ある。
【図３】メモリーセルへの専用書き込み線の接続状態を
模式的に示す斜視図である。
【図４】ｘｙアドレス方式の配線状態を模式的に示す斜
視図である。
【図５】平行磁化整合から反平行磁化整合への書き込み
動作を示す模式図である。
【図６】反平行磁化整合から平行磁化整合への書き込み
動作を示す模式図である。
【図７】平行磁化整合状態における読み出し信号を示す
模式図である。
【図８】反平行磁化整合状態における読み出し信号を示
す模式図である。
【図９】メモリーセルの製造工程を工程順に従って示す
もので、Ｓｉ基板へのＡｕ膜の成膜状態を示す概略平面
図である。
【図１０】Ｓｉ基板へのＡｕ膜の成膜状態を示す概略断
面図である。
【図１１】レジスト層の形成工程を示す概略断面図であ
る。
【図１２】多層膜の成膜工程を示す概略断面図である。
【図１３】多層膜のリフトオフ工程を示す概略断面図で
ある。
【図１４】リフトオフにより残存する多層膜のパターン
形状を示す概略平面図である。
【図１５】絶縁膜の形成工程を示す概略断面図である。
【図１６】絶縁膜のエッチング工程を示す概略断面図で
ある。
【図１７】フォトレジスト層の形成工程を示す概略断面
図である。
【図１８】Ａｕ膜の成膜工程を示す概略断面図である。
【図１９】Ａｕ膜のリフトオフ工程を示す概略斜視図で
ある。
【図２０】リフトオフ後のパターン形状を示す概略平面
図である。
【図２１】電気的接点へのワイヤの接続工程を模式的に
示す概略断面図である。
【符号の説明】
１ メモリーセル、１１ 固定層、１２ 自由層、１３
常磁性層、１４，１５常磁性金属層

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 スピン偏極した電子の注入によってメモ
    リー状態が切り換えられるメモリーセルが配列されてな
    る不揮発性ランダムアクセスメモリー装置。
  2. 【請求項２】 各メモリーセルにそれぞれ電子を注入す
    るための書き込み線が接続されていることを特徴とする
    請求項１記載の不揮発性ランダムアクセスメモリー装
    置。
  3. 【請求項３】 上記メモリーセルは、第１の強磁性層と
    第２の強磁性層とが常磁性層を介して積層されてなり、 第１の強磁性層の磁化の向きが固定されるとともに、第
    ２の強磁性層の磁化の向きによりメモリー状態が切り換
    えられることを特徴とする請求項１記載の不揮発性ラン
    ダムアクセスメモリー装置。
  4. 【請求項４】 上記メモリーセルの上下に電極となる常
    磁性金属層が積層されていることを特徴とする請求項３
    記載の不揮発性ランダムアクセスメモリー装置。
  5. 【請求項５】 上記第１の強磁性層の厚さが第２の強磁
    性層の厚さよりも大であることを特徴とする請求項３記
    載の不揮発性ランダムアクセスメモリー装置。
  6. 【請求項６】 上記第１の強磁性層に接して第１の強磁
    性層の磁化の向きを固定する磁化固定化層が積層されて
    いることを特徴とする請求項３記載の不揮発性ランダム
    アクセスメモリー装置。
  7. 【請求項７】 上記磁化固定化層が反強磁性体よりなる
    ことを特徴とする請求項６記載の不揮発性ランダムアク
    セスメモリー装置。
  8. 【請求項８】 上記磁化固定化層が一方の電極を兼ねて
    いることを特徴とする請求項６記載の不揮発性ランダム
    アクセスメモリー装置。
  9. 【請求項９】 上記第２の強磁性層の厚さが５原子層以
    下であることを特徴とする請求項３記載の不揮発性ラン
    ダムアクセスメモリー装置。
  10. 【請求項１０】 上記常磁性層の厚さが動作温度でのス
    ピンコヒーレンス長より小さいことを特徴とする請求項
    ３記載の不揮発性ランダムアクセスメモリー装置。
  11. 【請求項１１】 上記常磁性層の厚さが０．５ｎｍ〜５
    μｍであることを特徴とする請求項１０記載の不揮発性
    ランダムアクセスメモリー装置。
  12. 【請求項１２】 上記メモリーセルの面積が０．５ｎｍ
    2 〜５μｍ2 であることを特徴とする請求項３記載の不
    揮発性ランダムアクセスメモリー装置。
  13. 【請求項１３】 上記メモリーセルの膜厚方向に電流を
    流したときの巨大磁気抵抗効果によりメモリー状態が読
    み出されることを特徴とする請求項３記載の不揮発性ラ
    ンダムアクセスメモリー装置。
  14. 【請求項１４】 上記メモリーセルを構成する第２の強
    磁性層に光を照射したときの磁気カー効果によりメモリ
    ー状態が読み出されることを特徴とする請求項３記載の
    不揮発性ランダムアクセスメモリー装置。
JP27768797A 1997-10-09 1997-10-09 不揮発性ランダムアクセスメモリー装置 Expired - Lifetime JP4066477B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27768797A JP4066477B2 (ja) 1997-10-09 1997-10-09 不揮発性ランダムアクセスメモリー装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27768797A JP4066477B2 (ja) 1997-10-09 1997-10-09 不揮発性ランダムアクセスメモリー装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007299797A Division JP4605208B2 (ja) 2007-11-19 2007-11-19 磁気抵抗効果素子及び磁気メモリー装置

Publications (2)

Publication Number Publication Date
JPH11120758A true JPH11120758A (ja) 1999-04-30
JP4066477B2 JP4066477B2 (ja) 2008-03-26

Family

ID=17586910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27768797A Expired - Lifetime JP4066477B2 (ja) 1997-10-09 1997-10-09 不揮発性ランダムアクセスメモリー装置

Country Status (1)

Country Link
JP (1) JP4066477B2 (ja)

Cited By (98)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261352A (ja) * 2000-12-07 2002-09-13 Commiss Energ Atom 記憶機能を有する磁気スピン極性化および磁化回転装置および当該装置を用いた書き込み方法
WO2004032238A1 (ja) * 2002-10-03 2004-04-15 Sony Corporation メモリ素子およびメモリ装置
JP2004146821A (ja) * 2002-10-03 2004-05-20 Sony Corp メモリ素子およびメモリ装置
JP2004519859A (ja) * 2001-03-15 2004-07-02 マイクロン テクノロジー インコーポレイテッド Ｍｒａｍ構造を側壁によって閉じ込める、自己整合型かつトレンチなし磁気抵抗ランダムアクセスメモリ（ｍｒａｍ）構造
JP2004207707A (ja) * 2002-12-13 2004-07-22 Japan Science & Technology Agency スピン注入デバイス及びこれを用いた磁気装置
JP2004289100A (ja) * 2003-01-31 2004-10-14 Japan Science & Technology Agency Ｃｐｐ型巨大磁気抵抗素子及びそれを用いた磁気部品並びに磁気装置
JP2006073956A (ja) * 2004-09-06 2006-03-16 Sony Corp メモリ
JP2006148039A (ja) * 2004-03-03 2006-06-08 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
JP2006165264A (ja) * 2004-12-07 2006-06-22 Sony Corp メモリ、磁気ヘッド及び磁気センサー、並びにこれらの製造方法
JP2006190838A (ja) * 2005-01-06 2006-07-20 Sony Corp 記憶素子及びメモリ
JP2007513501A (ja) * 2003-11-14 2007-05-24 グランディス インコーポレイテッド 磁気メモリ用途のための応力支援による電流駆動式スイッチング
JP2007525847A (ja) * 2004-02-26 2007-09-06 グランディス インコーポレイテッド 高垂直異方性及び面内平衡磁化を有する自由層を備えたスピン転移磁気素子
JP2007329492A (ja) * 1999-09-16 2007-12-20 Toshiba Corp 磁気記録素子への書き込み方法および磁気記録素子
US7343665B2 (en) 2002-02-04 2008-03-18 Fujitsu Limited Method of making current-perpendicular-to-the-plane structure magnetoresistive head
JP2008083686A (ja) * 2006-08-31 2008-04-10 Nippon Hoso Kyokai <Nhk> 光変調器、表示装置、ホログラフィー装置、及びホログラム記録装置
US7366010B2 (en) 2005-01-13 2008-04-29 Tdk Corporation Magnetic memory
JP2008124479A (ja) * 2007-11-19 2008-05-29 Sony Corp 磁気抵抗効果素子及び磁気メモリー装置
US7471550B2 (en) 2006-02-23 2008-12-30 Tdk Corporation Magnetic memory
JP2009239317A (ja) * 2000-12-07 2009-10-15 Commissariat A L'energie Atomique 記憶機能を有する３層構造磁気スピン極性化装置と当該装置を使用した記憶素子
US7626856B2 (en) 2006-03-20 2009-12-01 Fuji Electric Device Technology Co., Ltd. Magnetic recording element
JP2012039141A (ja) * 2002-12-13 2012-02-23 Japan Science & Technology Agency スピン注入デバイス及びこれを用いた磁気装置
JP2012531747A (ja) * 2009-06-24 2012-12-10 ニューヨーク ユニヴァーシティー 電流誘起スピン−運動量移動に基づく高速低電力磁気デバイス
US8456882B2 (en) 2009-10-30 2013-06-04 Grandis, Inc. Method and system for providing dual magnetic tunneling junctions usable in spin transfer torque magnetic memories
US8553517B2 (en) 2002-10-14 2013-10-08 Samsung Electronics Co., Ltd. Magnetic medium using spin-polarized electrons and apparatus and method of recording data on the magnetic medium
US8766383B2 (en) 2011-07-07 2014-07-01 Samsung Electronics Co., Ltd. Method and system for providing a magnetic junction using half metallic ferromagnets
US8982613B2 (en) 2013-06-17 2015-03-17 New York University Scalable orthogonal spin transfer magnetic random access memory devices with reduced write error rates
US9082950B2 (en) 2012-10-17 2015-07-14 New York University Increased magnetoresistance in an inverted orthogonal spin transfer layer stack
US9082888B2 (en) 2012-10-17 2015-07-14 New York University Inverted orthogonal spin transfer layer stack
US9236103B2 (en) 2003-08-19 2016-01-12 New York University Bipolar spin-transfer switching
US9263667B1 (en) 2014-07-25 2016-02-16 Spin Transfer Technologies, Inc. Method for manufacturing MTJ memory device
US9337412B2 (en) 2014-09-22 2016-05-10 Spin Transfer Technologies, Inc. Magnetic tunnel junction structure for MRAM device
US9680088B2 (en) 2008-03-06 2017-06-13 Iii Holdings 3, Llc Ferromagnetic tunnel junction element and method of driving ferromagnetic tunnel junction element
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US9812184B2 (en) 2007-10-31 2017-11-07 New York University Current induced spin-momentum transfer stack with dual insulating layers
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10366775B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Memory device using levels of dynamic redundancy registers for writing a data word that failed a write operation
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10388861B1 (en) 2018-03-08 2019-08-20 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10529915B2 (en) 2018-03-23 2020-01-07 Spin Memory, Inc. Bit line structures for three-dimensional arrays with magnetic tunnel junction devices including an annular free magnetic layer and a planar reference magnetic layer
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10628316B2 (en) 2016-09-27 2020-04-21 Spin Memory, Inc. Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US10991410B2 (en) 2016-09-27 2021-04-27 Spin Memory, Inc. Bi-polar write scheme
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture
US11119936B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Error cache system with coarse and fine segments for power optimization
US11119910B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments
US11151042B2 (en) 2016-09-27 2021-10-19 Integrated Silicon Solution, (Cayman) Inc. Error cache segmentation for power reduction
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods

Cited By (121)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007329492A (ja) * 1999-09-16 2007-12-20 Toshiba Corp 磁気記録素子への書き込み方法および磁気記録素子
JP2002261352A (ja) * 2000-12-07 2002-09-13 Commiss Energ Atom 記憶機能を有する磁気スピン極性化および磁化回転装置および当該装置を用いた書き込み方法
JP2009239317A (ja) * 2000-12-07 2009-10-15 Commissariat A L'energie Atomique 記憶機能を有する３層構造磁気スピン極性化装置と当該装置を使用した記憶素子
JP4492780B2 (ja) * 2000-12-07 2010-06-30 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 記憶機能を有する磁気スピン極性化および磁化回転装置および当該装置を用いた書き込み方法
JP2004519859A (ja) * 2001-03-15 2004-07-02 マイクロン テクノロジー インコーポレイテッド Ｍｒａｍ構造を側壁によって閉じ込める、自己整合型かつトレンチなし磁気抵抗ランダムアクセスメモリ（ｍｒａｍ）構造
US7343665B2 (en) 2002-02-04 2008-03-18 Fujitsu Limited Method of making current-perpendicular-to-the-plane structure magnetoresistive head
JP2004146821A (ja) * 2002-10-03 2004-05-20 Sony Corp メモリ素子およびメモリ装置
WO2004032238A1 (ja) * 2002-10-03 2004-04-15 Sony Corporation メモリ素子およびメモリ装置
US7196386B2 (en) 2002-10-03 2007-03-27 Sony Corporation Memory element and memory device
US8553517B2 (en) 2002-10-14 2013-10-08 Samsung Electronics Co., Ltd. Magnetic medium using spin-polarized electrons and apparatus and method of recording data on the magnetic medium
JP2004207707A (ja) * 2002-12-13 2004-07-22 Japan Science & Technology Agency スピン注入デバイス及びこれを用いた磁気装置
JP2012039141A (ja) * 2002-12-13 2012-02-23 Japan Science & Technology Agency スピン注入デバイス及びこれを用いた磁気装置
JP2004289100A (ja) * 2003-01-31 2004-10-14 Japan Science & Technology Agency Ｃｐｐ型巨大磁気抵抗素子及びそれを用いた磁気部品並びに磁気装置
US9449668B2 (en) 2003-08-19 2016-09-20 New York University Current induced spin-momentum transfer stack with dual insulating layers
US9236103B2 (en) 2003-08-19 2016-01-12 New York University Bipolar spin-transfer switching
JP2007513501A (ja) * 2003-11-14 2007-05-24 グランディス インコーポレイテッド 磁気メモリ用途のための応力支援による電流駆動式スイッチング
JP2007525847A (ja) * 2004-02-26 2007-09-06 グランディス インコーポレイテッド 高垂直異方性及び面内平衡磁化を有する自由層を備えたスピン転移磁気素子
JP2006148039A (ja) * 2004-03-03 2006-06-08 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
KR101357929B1 (ko) * 2004-09-06 2014-02-03 소니 주식회사 메모리
JP2006073956A (ja) * 2004-09-06 2006-03-16 Sony Corp メモリ
JP2006165264A (ja) * 2004-12-07 2006-06-22 Sony Corp メモリ、磁気ヘッド及び磁気センサー、並びにこれらの製造方法
JP2006190838A (ja) * 2005-01-06 2006-07-20 Sony Corp 記憶素子及びメモリ
US7366010B2 (en) 2005-01-13 2008-04-29 Tdk Corporation Magnetic memory
US7471550B2 (en) 2006-02-23 2008-12-30 Tdk Corporation Magnetic memory
US8174870B2 (en) 2006-03-20 2012-05-08 Fuji Electric Co., Ltd. Magnetic recording element
US7626856B2 (en) 2006-03-20 2009-12-01 Fuji Electric Device Technology Co., Ltd. Magnetic recording element
US8432728B2 (en) 2006-03-20 2013-04-30 Fuji Electric Co., Ltd. Magnetic recording element
JP2008083686A (ja) * 2006-08-31 2008-04-10 Nippon Hoso Kyokai <Nhk> 光変調器、表示装置、ホログラフィー装置、及びホログラム記録装置
US9812184B2 (en) 2007-10-31 2017-11-07 New York University Current induced spin-momentum transfer stack with dual insulating layers
JP4605208B2 (ja) * 2007-11-19 2011-01-05 ソニー株式会社 磁気抵抗効果素子及び磁気メモリー装置
JP2008124479A (ja) * 2007-11-19 2008-05-29 Sony Corp 磁気抵抗効果素子及び磁気メモリー装置
US9680088B2 (en) 2008-03-06 2017-06-13 Iii Holdings 3, Llc Ferromagnetic tunnel junction element and method of driving ferromagnetic tunnel junction element
JP2012531747A (ja) * 2009-06-24 2012-12-10 ニューヨーク ユニヴァーシティー 電流誘起スピン−運動量移動に基づく高速低電力磁気デバイス
US8456882B2 (en) 2009-10-30 2013-06-04 Grandis, Inc. Method and system for providing dual magnetic tunneling junctions usable in spin transfer torque magnetic memories
US8766383B2 (en) 2011-07-07 2014-07-01 Samsung Electronics Co., Ltd. Method and system for providing a magnetic junction using half metallic ferromagnets
US9082950B2 (en) 2012-10-17 2015-07-14 New York University Increased magnetoresistance in an inverted orthogonal spin transfer layer stack
US9082888B2 (en) 2012-10-17 2015-07-14 New York University Inverted orthogonal spin transfer layer stack
US8982613B2 (en) 2013-06-17 2015-03-17 New York University Scalable orthogonal spin transfer magnetic random access memory devices with reduced write error rates
US9773837B2 (en) 2013-06-17 2017-09-26 New York University Scalable orthogonal spin transfer magnetic random access memory devices with reduced write error rates
US9406876B2 (en) 2014-07-25 2016-08-02 Spin Transfer Technologies, Inc. Method for manufacturing MTJ memory device
US9263667B1 (en) 2014-07-25 2016-02-16 Spin Transfer Technologies, Inc. Method for manufacturing MTJ memory device
US9337412B2 (en) 2014-09-22 2016-05-10 Spin Transfer Technologies, Inc. Magnetic tunnel junction structure for MRAM device
US10734574B2 (en) 2015-04-21 2020-08-04 Spin Memory, Inc. Method of manufacturing high annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US10615335B2 (en) 2015-04-21 2020-04-07 Spin Memory, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US10147872B2 (en) 2015-04-21 2018-12-04 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US10026892B2 (en) 2015-06-16 2018-07-17 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US10553787B2 (en) 2015-06-16 2020-02-04 Spin Memory, Inc. Precessional spin current structure for MRAM
US10777736B2 (en) 2015-07-30 2020-09-15 Spin Memory, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US10347314B2 (en) 2015-08-14 2019-07-09 Spin Memory, Inc. Method and apparatus for bipolar memory write-verify
US10643680B2 (en) 2016-01-28 2020-05-05 Spin Memory, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US10381553B2 (en) 2016-01-28 2019-08-13 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10628316B2 (en) 2016-09-27 2020-04-21 Spin Memory, Inc. Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US11151042B2 (en) 2016-09-27 2021-10-19 Integrated Silicon Solution, (Cayman) Inc. Error cache segmentation for power reduction
US11119910B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments
US10366775B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Memory device using levels of dynamic redundancy registers for writing a data word that failed a write operation
US11119936B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Error cache system with coarse and fine segments for power optimization
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US10991410B2 (en) 2016-09-27 2021-04-27 Spin Memory, Inc. Bi-polar write scheme
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10424393B2 (en) 2016-09-27 2019-09-24 Spin Memory, Inc. Method of reading data from a memory device using multiple levels of dynamic redundancy registers
US11355699B2 (en) 2017-02-28 2022-06-07 Integrated Silicon Solution, (Cayman) Inc. Precessional spin current structure for MRAM
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US11271149B2 (en) 2017-02-28 2022-03-08 Integrated Silicon Solution, (Cayman) Inc. Precessional spin current structure with nonmagnetic insertion layer for MRAM
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10388861B1 (en) 2018-03-08 2019-08-20 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10529915B2 (en) 2018-03-23 2020-01-07 Spin Memory, Inc. Bit line structures for three-dimensional arrays with magnetic tunnel junction devices including an annular free magnetic layer and a planar reference magnetic layer
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10615337B2 (en) 2018-05-30 2020-04-07 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture

Also Published As

Publication number Publication date
JP4066477B2 (ja) 2008-03-26

Similar Documents

Publication Publication Date Title
JP4066477B2 (ja) 不揮発性ランダムアクセスメモリー装置
JP5283922B2 (ja) 磁気メモリ
JP3411177B2 (ja) 磁気応答が制御可能な磁気トンネル接合素子
JP4874884B2 (ja) 磁気記録素子及び磁気記録装置
US7486486B2 (en) Magnetic device to reduce reversal current in current-driven magnetic reversal and magnetic memory using same
US6480411B1 (en) Magnetoresistance effect type memory, and method and device for reproducing information from the memory
JP3942930B2 (ja) トンネル接合メモリセル
US6153320A (en) Magnetic devices with laminated ferromagnetic structures formed with improved antiferromagnetically coupling films
JP3942931B2 (ja) 磁気メモリセル
US6069820A (en) Spin dependent conduction device
JP3589346B2 (ja) 磁気抵抗効果素子および磁気抵抗効果記憶素子
US7042762B2 (en) Magnetic element and magnetic element array
US8411494B2 (en) Three-dimensional magnetic random access memory with high speed writing
JP2011193018A (ja) 磁気トンネル接合を有する磁気装置、メモリアレイ、及びこれらを用いた読み出し／書き込み方法
JP2004193595A (ja) 磁気セル及び磁気メモリ
CN101114694A (zh) 磁单元和磁存储器
JP5504704B2 (ja) 記憶素子及びメモリ
JP2012069958A (ja) 磁気記録素子
WO2004032238A1 (ja) メモリ素子およびメモリ装置
JP2004146821A (ja) メモリ素子およびメモリ装置
JP4605208B2 (ja) 磁気抵抗効果素子及び磁気メモリー装置
JP3957817B2 (ja) 磁性薄膜メモリ及びその記録再生方法
JP3592244B2 (ja) 磁気抵抗素子および磁気抵抗効果型記憶素子
JP2004023015A (ja) 磁気抵抗効果素子およびその製造方法並びに磁気メモリ装置
JP3813920B2 (ja) 磁気デバイス及び磁気メモリ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071231

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120118

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130118

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term