JP2006165264A - メモリ、磁気ヘッド及び磁気センサー、並びにこれらの製造方法 - Google Patents
メモリ、磁気ヘッド及び磁気センサー、並びにこれらの製造方法 Download PDFInfo
- Publication number
- JP2006165264A JP2006165264A JP2004354424A JP2004354424A JP2006165264A JP 2006165264 A JP2006165264 A JP 2006165264A JP 2004354424 A JP2004354424 A JP 2004354424A JP 2004354424 A JP2004354424 A JP 2004354424A JP 2006165264 A JP2006165264 A JP 2006165264A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- insulating layer
- coating film
- magnetic
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】 記憶素子20によりメモリセルが構成され、記憶素子20の厚さ方向に電流を流して、情報の記録又は情報の読み出しが行われ、メモリセルの記憶素子20の周囲に、電流経路を記憶素子20内に制限する絶縁層22が設けられ、この絶縁層22が塗布膜を加熱処理して形成された絶縁層22であるメモリを構成する。
【選択図】 図1
Description
また本発明は、磁気抵抗効果素子の積層方向に電流を流す、磁気ヘッド及び磁気センサー、並びにこれらの製造方法に係わる。
特に、不揮発性メモリは、機器の高機能化に必要不可欠な部品と考えられている。
例えば、電源の消耗やトラブル、サーバーとネットワークが何らかの障害により切断された場合でも、不揮発性メモリはシステムや個人の重要な情報を保護することができる。
また、最近の携帯機器は、不要の回路ブロックをスタンバイ状態にしてできるだけ消費電力を抑えるように設計されているが、高速のワークメモリと大容量ストレージメモリを兼ねることができる不揮発性メモリを実現することができれば、消費電力とメモリの無駄を無くすことができる。
さらに、高速の大容量不揮発性メモリが実現できれば、電源を入れると瞬時に起動できる“インスタント・オン”機能も可能になってくる。
しかしながら、フラッシュメモリは、書き込み速度がμ秒のオーダーと遅いため、高速なアクセスに向かないという欠点がある。
一方、FRAMにおいては、書き換え可能回数が1012〜1014と有限であるため、完全にSRAMやDRAMを置き換えるには耐久性が小さく、また強誘電体キャパシタの微細加工が難しいという問題が指摘されている。
しかし、これらの構成では、負荷のメモリセル抵抗が10〜100Ωと低いため、読み出し時のビット当たりの消費電力が大きく大容量化が難しいという欠点があった。
当初は、室温における抵抗変化率が1〜2%しかなかったが(非特許文献4参照)、近年では20%近くの抵抗変化率が得られるようになり(非特許文献5参照)、TMR効果を利用したMRAMに注目が集まるようになってきている。
一方、記録された情報を書き換えるためには、アドレス配線にある程度の電流を流さなければならない。
ところが、MRAMを構成する素子の微細化に従い、アドレス配線も細くなるため、充分な電流が流せなくなってくる。
スピン注入による磁化反転とは、磁性体の中を通過してスピン偏極した電子を、他の磁性体に注入することにより、他の磁性体において磁化反転を起こさせるものである。
そのためには、記憶層の平面寸法を100nm以下にする必要がある。
このうち、レジストマスク方式は、ハードディスクドライブ用磁気ヘッド等を製造する際にも用いられている。
まず、図6Aに示すように、記憶素子を構成する磁性膜や非磁性膜等から成る積層膜51を形成する。
次に、この積層膜51の上に、図6Bに示すように、ネガレジスト52を堆積形成する。
そして、i線や電子線によるフォトリソグラフィ技術により、図6Cに示すように、ネガレジスト52から成る微細なパターンを形成する。
次に、図6Dに示すように、ネガレジスト52の微細パターンをマスクとして用いて、イオンミリング53等により、積層膜51を加工する。これにより、積層膜51は、中央部は記憶素子を構成する各層が積層された状態で残り、端部では下部電極層等一部の層のみが残る。
次に、図6Eに示すように、スパッタ法やCVD法により、Al2O3やSiO2に代表される絶縁膜54を形成する。
次に、リフトオフを行うことにより、図6Fに示すように、積層膜51の上部電極との接触面を露出させる。このとき、積層膜51の中央部の両側に絶縁膜54が残る。この残った絶縁膜54は、電流経路を記憶素子部分にのみ流す役割を果たす必要があることから、後に絶縁膜54の上に形成される上部電極とエッチングされた積層膜51の端部との間隔、即ち残った絶縁膜54の厚さd1が、充分な絶縁性を有する程度である必要がある。
その後、図示しないが、積層膜51の上部に接続するように、上部電極を形成する。
このようにして、記憶素子を製造することができる。
しかしながら、ネガレジスト52の膜厚を薄くした場合、リフトオフによって積層膜51の上部電極との接触面を露出させるためには、絶縁膜54の膜厚d1も薄くする必要があることから、上部電極とエッチングされた積層膜51の端部との充分な絶縁性を確保できなくなる。
ハードマスク方式では、エッチング工程に主としてRIE(反応性イオンエッチング)法が利用され、RIE法における各種金属膜のエッチング選択比が非常に大きいことを利用する。
まず、図7Aに示すように、記憶素子を構成する磁性膜や非磁性膜等から成る積層膜51を形成する。
次に、この積層膜51の上に、図7Bに示すように、ハードマスク55を形成する。ハードマスク55の材料としては、積層膜51の最上部の磁性膜に対して、エッチング選択比の大きい金属や金属化合物(例えばTaN等)を用いる。
次に、図7Cに示すように、ハードマスク55の上に、ネガレジスト52を堆積形成する。
そして、i線や電子線によるフォトリソグラフィ技術により、図7Dに示すように、ネガレジスト52から成る微細なパターンを形成する。
次に、図7Eに示すように、ネガレジスト52の微細パターンをマスクとして用いて、RIE56により、ハードマスク55を加工する。このとき、エッチングガスは、ハードマスク55の材料のみがエッチングされるものを使用する。これにより、積層膜51は、ほとんど加工されることなく、そのまま残る。
次に、図7Fに示すように、ネガレジスト52を除去する。
次に、図7Gに示すように、ハードマスク55の微細パターンをマスクとして、RIE56により、積層膜51を加工する。このとき、積層膜51のみがエッチングされるものを使用する。これにより、積層膜51は、中央部は記憶素子を構成する各層が積層された状態で残り、端部では下部電極層等一部の層のみが残る。
次に、図7Hに示すように、スパッタ法やCVD法により、Al2O3やSiO2に代表される絶縁膜54を形成する。
次に、CMP(化学的機械的研磨)法により研磨を行うことにより、図7Iに示すように、積層膜51の上部電極との接触面を露出させる。このとき、積層膜51の中央部の両側に絶縁膜54が残る。
その後、図示しないが、積層膜51の上部に接続するように、上部電極を形成する。
このようにして、記憶素子を製造することができる。
また、記憶素子の微細化が進むにつれて、記憶素子の部分と周辺部(絶縁膜54)との研磨レートの差が少なくなることから、周辺部の絶縁膜54も記憶素子の部分と同様に厚く研摩されて、研磨後に残る絶縁膜54が薄くなってしまう。このように絶縁膜54が薄くなると、記憶素子の周囲の上部電極と積層膜の端部との絶縁性を充分に確保することができなくなる。
これにより、充分な絶縁性を有する絶縁層によって電流経路を記憶素子部に制限することができ、記憶素子に電流を流して、記憶層の磁化の向きの反転や、記憶層の磁化の向きの検出等を良好に行うことができる。
これにより、充分な絶縁性を有する絶縁層によって電流経路を磁気抵抗効果素子部に制限することができ、磁気抵抗効果素子に電流を流して、磁界の検出を良好に行うことができる。
これにより、充分な絶縁性を有する絶縁層によって電流経路を記憶素子部に制限することができ、記憶素子に電流を流して、記憶層の磁化の向きの反転や、記憶層の磁化の向きの検出等を良好に行うことができるメモリを製造することができる。
これにより、充分な絶縁性を有する絶縁層によって電流経路を磁気抵抗効果素子部に制限することができ、磁気抵抗効果素子に電流を流して、磁界の検出を良好に行うことができる磁気ヘッドや磁気センサーを製造することができる。
このような構成としたときには、記憶層とトンネル絶縁層と磁化固定層とによりトンネル磁気接合素子(MTJ素子)が構成される。
そして、記憶素子を微細化することにより、トンネル絶縁層内のピンホール数を低減して、トンネル磁気接合素子における磁気抵抗変化率を向上することが可能になる。
同様に、上述の本発明の磁気ヘッド及び本発明の磁気センサーにおいて、磁気抵抗効果素子に接する部分の絶縁層が他の部分よりも厚く形成されている構成とすることも可能である。
このような構成としたときには、記憶素子や磁気抵抗効果素子の側面と、上部の電極層との電流リークの発生を抑制することができる。
このような構成としたときには、磁気抵抗効果素子を微細化することにより、トンネル磁気抵抗効果素子を構成するトンネル絶縁層内のピンホール数を低減して、トンネル磁気抵抗効果素子における磁気抵抗変化率を向上することが可能になる。
そして、記憶素子を微細化することにより、メモリの小型化や大容量化を図ることができる。
そして、磁気抵抗効果素子を微細化することにより、磁気ヘッドや磁気センサーの小型化を図ることができる。
これに対して、本発明では、スピンコーター等で塗布することにより、絶縁層となる塗布膜を形成することができるため、大気中での成膜が可能であり、製造設備を大幅に簡素化することが可能になる。
記憶層16は、磁化M1の向きを反転させることが可能な強磁性層からなり、磁化M1の向き(磁化状態)により情報を保持するものである。
磁性層12は、反強磁性層11と接して配置されていることにより、磁化M11の向きが左向きに固定されている。また、磁性層12及び磁性層14は、非磁性層13を介して配置されていることにより、反強磁性結合しており、磁性層12の磁化M11の向き(左向き)と磁性層14の磁化M12の向き(右向き)とが反対向きになっている。そして、これら4層11,12,13,14により、磁化固定層18が構成される。
このトンネル絶縁層15は、上下の磁性層14,16の磁気的結合を切るとともに、トンネル電流を流す役割を担う。
これにより、磁化固定層18と、トンネル絶縁層15と、記憶層16とにより、前述したMTJ素子(TMR素子(トンネル磁気抵抗効果素子)ともいう)が構成されている。
そして、抵抗値が低い状態を情報「1」として、抵抗値が高い状態を情報「0」とすることにより、記憶層16の磁化M1の向きによって、2ビットの情報を保持することができる。
この積層膜1の周辺部の残った部分24がワード線WLとなっている。
また、記憶素子20の上には、ビット線BLを兼ねる上部電極層23が接続されている。なお、上部電極層23とビット線BLとは別々であっても構わない。
さらに、記憶素子20の積層膜1の周辺部に接して、絶縁層22が設けられており、この絶縁層22により、ワード線WLとビット線BLとが直接導通しないように絶縁されている。これにより、ワード線WLとビット線BLとを通じて、記憶素子20に積層膜1の積層方向の電流を流すことができる。
これにより、後述するように、記憶素子20を微細化することが可能になる。
具体的には、有機SOG(Spin On Glass)が知られているが、公知の有機SOGに限らず、スピンコート等による塗布が可能であり、100℃以上で加熱処理した後に記憶素子20部分の抵抗値よりも高い抵抗値を示すものであればよい。
次に、図2Bに示すように、積層膜1の上に、ネガレジスト2を堆積形成する。
その後、図2Cに示すように、電子線によるフォトリソグラフィにより、ネガレジスト2から成る微細なパターンを形成する。
次に、図2Dに示すように、微細なパターンのネガレジスト2をマスクとして、エッチング25により、積層膜1の記憶素子20部分以外の周辺部を除去する。ここまでは、図6A〜図6Dに示した各工程と同様である。
次に、ネガレジスト2よりも塗布膜26が速くエッチングされる条件でエッチング25を行うことにより、図2Fに示すように、ネガレジスト2の上部を露出させる。
このとき、素子部分に接する部分の塗布膜26がその他の部分よりも凸になっているため、記憶素子20の側面と上部電極層23(図1B参照)とがリークしにくい形状となっている。
その後、積層膜1の上部に接続するように、上部電極層23を形成する。
次に、加熱処理により、塗布膜26から溶剤を除去して、絶縁層22を形成する。
このようにして、記憶素子20から成るメモリセルを作製することができる。
本実施の形態の構成では、記憶素子20の反強磁性層11の規則化熱処理と同時に、SOG等の塗布膜26を加熱処理して、絶縁性耐圧を確保する絶縁層22を形成することが可能である。このようにすれば熱処理工程が1回のみですむため、磁化固定層18の磁性膜12,14や記憶層16の、熱による磁気特性の低下を抑制することができる。
これにより、電流経路を記憶素子20部に制限して、スピン注入による記憶層16の磁化M1の向きの反転や、記憶層16の磁化M1の向きの検出を、良好に行うことができる。
従って、記憶素子20への情報の記録(書き込み)や記録された情報の読み出しの動作を安定して行うことができ、信頼性の高いメモリを構成することができる。
これに対して、本実施の形態では、スピンコーターで塗布膜26を成膜して絶縁層22を形成することが可能になるため、製造工程や製造設備を飛躍的に簡便化することが可能になる。
以下、本発明を適用した具体的な実施例について、実験結果に基づいて説明する。
なお、本実験では、メモリを作製する代わりに、図3Aに平面図、図3Bに図3AのA−A´断面図をそれぞれ示す特性評価用素子TEG(Test Element Group)40を作製して、特性の測定・評価を行った。この特性評価用素子TEGは、基板21上にワード線WLとビット線BLとが直交して配置され、これらワード線WLとビット線BLとの交差する部分に積層膜1から成る記憶素子20が形成された構成である。なお、ワード線WLは、積層膜1のうちの下層の一部の層によって構成されている。また、ワード線WLの両端に端子パッド41,42が形成され、ビット線BLの両端に端子パッド43,44が形成されている。
まず、表面に膜厚0.525mmの熱酸化膜が形成された、厚さ2μmのシリコン基板21を用意した。
続いて、この基板21上に、下記の層構成(A)からなる記憶素子20用の積層膜1を作製した。層構成(A)は、/の左側が基板側となっており、()内は膜厚を示し、組成式中の添え字は元素の重量%を示す。なお、この層構成(A)は、図1Aに示した記憶素子20の各層10〜19に対応している。
Ta(3nm)/PtMn(30nm)/Co90Fe10(1.8nm)/Ru(0.8nm)/(Co60Fe40)70B30(2.0nm)/Al(1.0nm)−Ox/(Co90Fe10)70B30(3nm)/Ta(5nn) (A)
Al酸化物の絶縁層は、まず金属Al膜をDCスパッタ法により1nm堆積させて、その後に酸素/アルゴンの流量比を1:1とし、チャンバーガス圧を10Torrとして、ICP(誘導結合プラズマ)により金属Al膜をプラズマ酸化させることにより形成した。酸化時間はICPプラズマ出力に依存するが、ここでは600秒とした。
次に、ワード線WLとなる部分に残った積層膜1の上に、電子線によるフォトリソグラフィにより、図2B及び図2Cに示したように、平面寸法が80nm×160nmであり、高さh1が約150nmである、ネガレジスト2の微細パターンから成るマスクを形成した。
続いて、このネガレジスト2のマスクを用いて、図2Dに示したように、記憶素子20部分以外の積層膜1を、PtMn膜(反強磁性層11)が10nmの厚さとなるまで、エッチングした。これにより、中央部に積層膜1から成る記憶素子20が微細なパターンで形成された。
さらに、Arプラズマによりエッチングを行うことにより、図2Fに示したように、レジストパターン2の上部を露出させた。
次に、O2ガスを用いたRIEを行うことにより、図2Gに示したように、レジスト2を完全に除去して、積層膜1の上面を露出させた。
図4より、塗布膜26のSOGが、記憶素子20との接触面に向けて厚くなっていることが観察できる。
続いて、磁場中熱処理炉で、10kOeの磁場中で、340℃・2時間の熱処理を行い、磁化固定層18の反強磁性層11のPtMnを規則化熱処理すると共に、塗布膜26のSOG中の有機溶媒を蒸発させて絶縁層22を形成した。
このようにして、記憶素子20を有する特性評価用素子TEG40を作製して、実施例の試料とした。
SOGをスピンコートにより塗布して塗布膜26を形成する代わりに、図6E〜図6Fに示したように、リフトオフ法により絶縁膜54を形成して、その他は実施例の試料と同様にして、特性評価用素子TEGを作製して、比較例の試料とした。比較例の試料は、記憶素子のサイズを800nm×1600nmとした。
スピン注入により情報を記録する記憶素子では、記憶素子の積層方向に電流を流して、記憶層の磁化を反転させて情報を記録するが、本実験では、外部磁界によって記憶層16の磁化M1を反転させることにより、抵抗値の測定を行った。
記憶層16の磁化反転のための磁界は、記憶層の磁化容易軸に対して平行に印加した。
測定のための磁界の大きさは、500[Oe]とした。
次に、記憶層16の磁化容易軸の一方側から見て−500[Oe]から+500[Oe]まで掃引すると同時に、ワード線WLの端子パッド41とビット線BLの端子パッド43とにかかるバイアス電圧が100mVとなるように調節して、電流を記憶素子20部に通じて、各外部磁界値に対する抵抗値を測定した。このときの各外部磁界に対する抵抗値を測定してR−H曲線を得た。
磁化固定層と磁化自由層の磁化が反平行の状態にあって抵抗が高い状態の抵抗値と、磁化固定層と磁化自由層の磁化が平行の状態にあって抵抗が低い状態の抵抗値を測定し、これらからTMR比(磁気抵抗変化率)を求めた。
実施例及び比較例の各試料について、記憶素子の規格化抵抗(比抵抗と膜厚との積)RSに対するTMR比の関係をグラフにプロットして、図5に示す。
これは、記憶素子20の面積の減少に伴い、Al酸化物から成るトンネル絶縁層15内のピンホール数が減少したためである。
そして、磁気抵抗変化率が高いことにより、トンネル磁気抵抗効果を利用して、記憶素子20の記憶層16に記録された情報を読み出す際に大きい出力が得られ、安定して読み出しを行うことができる。
そして、本発明を適用して、磁気抵抗効果素子の周囲に形成され、電流経路を磁気抵抗効果素子内に制限する絶縁層を、塗布膜を加熱処理して形成された構成とすることにより、素子が微細化されても、素子の周辺部の絶縁層による絶縁性を充分確保することができる。
これにより、磁気抵抗効果素子を微細化して、磁気抵抗効果素子を備えた磁気ヘッドや磁気センサーを、小型化することが可能になる。このとき、磁気ヘッドや磁気センサーの磁気記憶素子を作製する工程は、前述した実施の形態のメモリを作製する工程に準じて行うことができる。
また、磁気抵抗効果素子として、MTJ・TMR素子を用いた場合には、磁気抵抗効果素子を微細化することにより、図5に示したように磁気抵抗効果を高めることができるため、磁気ヘッドや磁気センサーの感度を向上することが可能になる。
磁気抵抗効果素子を有するメモリ・磁気ヘッド・磁気センサーでは、磁気抵抗効果素子として、GMR(巨大磁気抵抗効果)素子又はMTJ素子・TMR素子のいずれにも、本発明を適用することが可能である。
また、磁気抵抗効果素子において、記憶層(メモリの場合)又は磁化自由層(磁気ヘッド及び磁気センサーの場合)と、磁化固定層との積層順序は、どちらが下層側でも構わない。
また、記憶層又は磁化自由層を挟んで、上下に2つの磁化固定層を設けて、2重の磁気抵抗効果素子を構成してもよい。
また、記憶層又は磁化自由層、磁化固定層を、複数層の磁性層から構成してもよい。複数層の磁性層は、直接積層されていても、非磁性層を介して積層されていてもよい。
Claims (18)
- 記憶素子によりメモリセルが構成され、
前記記憶素子の厚さ方向に電流を流して、情報の記録又は情報の読み出しが行われ、
前記メモリセルの前記記憶素子の周囲に、電流経路を前記記憶素子内に制限する絶縁層が設けられ、
前記絶縁層が、塗布膜を加熱処理して形成された絶縁層である
ことを特徴とするメモリ。 - 前記塗布膜が、シリコン酸化物、チタン酸化物、アルミニウム酸化物の少なくともいずれかを有機溶剤に含有させた材料から成ることを特徴とする請求項1に記載のメモリ。
- 前記記憶素子が、磁性体の磁化状態により情報を保持する記憶層と、磁化の向きが固定された磁性層から成る磁化固定層と、前記記憶層及び前記磁化固定層の間のトンネル絶縁層とを有して成り、前記記憶素子の厚さ方向に電流を流すことにより情報の記録が行われる構成であることを特徴とする請求項1に記載のメモリ。
- 前記絶縁層は、前記記憶素子に接する部分が、他の部分よりも厚く形成されていることを特徴とする請求項1に記載のメモリ。
- 磁気抵抗効果素子を有して成り、
前記磁気抵抗効果素子の厚さ方向に電流を流して、磁界の検出が行われ、
前記磁気抵抗効果素子の周囲に、電流経路を前記磁気抵抗効果素子内に制限する絶縁層が設けられ、
前記絶縁層が、塗布膜を加熱処理して形成された絶縁層である
ことを特徴とする磁気ヘッド。 - 前記塗布膜が、シリコン酸化物、チタン酸化物、アルミニウム酸化物の少なくともいずれかを有機溶剤に含有させた材料から成ることを特徴とする請求項5に記載の磁気ヘッド。
- 前記磁気抵抗効果素子が、トンネル磁気抵抗効果素子であることを特徴とする請求項5に記載の磁気ヘッド。
- 前記絶縁層は、前記磁気抵抗効果素子に接する部分が、他の部分よりも厚く形成されていることを特徴とする請求項5に記載の磁気ヘッド。
- 磁気抵抗効果素子を有して成り、
前記磁気抵抗効果素子の厚さ方向に電流を流して、磁界の検出が行われ、
前記磁気抵抗効果素子の周囲に、電流経路を前記磁気抵抗効果素子内に制限する絶縁層が設けられ、
前記絶縁層が、塗布膜を加熱処理して形成された絶縁層である
ことを特徴とする磁気センサー。 - 前記塗布膜が、シリコン酸化物、チタン酸化物、アルミニウム酸化物の少なくともいずれかを有機溶剤に含有させた材料から成ることを特徴とする請求項9に記載の磁気センサー。
- 前記磁気抵抗効果素子が、トンネル磁気抵抗効果素子であることを特徴とする請求項9に記載の磁気センサー。
- 前記絶縁層は、前記磁気抵抗効果素子に接する部分が、他の部分よりも厚く形成されていることを特徴とする請求項9に記載の磁気センサー。
- メモリのメモリセルを構成する記憶素子となる積層膜を形成して、
前記積層膜をパターニングして前記記憶素子を形成した後に、
前記記憶素子の周囲に塗布膜を形成し、
前記塗布膜を加熱処理して、前記記憶素子の周囲に絶縁層を形成する
ことを特徴とするメモリの製造方法。 - 前記塗布膜に、シリコン酸化物、チタン酸化物、アルミニウム酸化物の少なくともいずれかを有機溶剤に含有させた材料を用いることを特徴とする請求項13に記載のメモリの製造方法。
- 磁気ヘッドを構成する磁気抵抗効果素子となる積層膜を形成して、
前記積層膜をパターニングして前記磁気抵抗効果素子を形成した後に、
前記磁気抵抗効果素子の周囲に塗布膜を形成し、
前記塗布膜を加熱処理して、前記磁気抵抗効果素子の周囲に絶縁層を形成する
ことを特徴とする磁気ヘッドの製造方法。 - 前記塗布膜に、シリコン酸化物、チタン酸化物、アルミニウム酸化物の少なくともいずれかを有機溶剤に含有させた材料を用いることを特徴とする請求項15に記載の磁気ヘッドの製造方法。
- 磁気センサーを構成する磁気抵抗効果素子となる積層膜を形成して、
前記積層膜をパターニングして前記磁気抵抗効果素子を形成した後に、
前記磁気抵抗効果素子の周囲に塗布膜を形成し、
前記塗布膜を加熱処理して、前記磁気抵抗効果素子の周囲に絶縁層を形成する
ことを特徴とする磁気センサーの製造方法。 - 前記塗布膜に、シリコン酸化物、チタン酸化物、アルミニウム酸化物の少なくともいずれかを有機溶剤に含有させた材料を用いることを特徴とする請求項17に記載の磁気センサーの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004354424A JP2006165264A (ja) | 2004-12-07 | 2004-12-07 | メモリ、磁気ヘッド及び磁気センサー、並びにこれらの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004354424A JP2006165264A (ja) | 2004-12-07 | 2004-12-07 | メモリ、磁気ヘッド及び磁気センサー、並びにこれらの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006165264A true JP2006165264A (ja) | 2006-06-22 |
Family
ID=36666935
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004354424A Pending JP2006165264A (ja) | 2004-12-07 | 2004-12-07 | メモリ、磁気ヘッド及び磁気センサー、並びにこれらの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006165264A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012080058A (ja) * | 2010-09-06 | 2012-04-19 | Sony Corp | 記憶素子、メモリ装置 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07122638A (ja) * | 1993-10-26 | 1995-05-12 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH1131683A (ja) * | 1997-07-14 | 1999-02-02 | Sony Corp | 半導体装置の製造方法 |
JPH11120758A (ja) * | 1997-10-09 | 1999-04-30 | Sony Corp | 不揮発性ランダムアクセスメモリー装置 |
JP2001189310A (ja) * | 1999-12-28 | 2001-07-10 | Sharp Corp | 半導体装置の製造方法 |
JP2002299442A (ja) * | 2001-03-30 | 2002-10-11 | Seiko Epson Corp | 半導体装置の製造方法 |
JP2002305337A (ja) * | 2000-12-07 | 2002-10-18 | Commiss Energ Atom | 記憶機能を有する3層構造磁気スピン極性化装置と当該装置を使用した記憶素子 |
JP2003234403A (ja) * | 2001-12-07 | 2003-08-22 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
JP2004319725A (ja) * | 2003-04-16 | 2004-11-11 | Fujitsu Ltd | 磁気ランダムアクセスメモリ装置 |
JP2006100667A (ja) * | 2004-09-30 | 2006-04-13 | Toshiba Corp | 磁気抵抗効果素子および磁気メモリ |
-
2004
- 2004-12-07 JP JP2004354424A patent/JP2006165264A/ja active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07122638A (ja) * | 1993-10-26 | 1995-05-12 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH1131683A (ja) * | 1997-07-14 | 1999-02-02 | Sony Corp | 半導体装置の製造方法 |
JPH11120758A (ja) * | 1997-10-09 | 1999-04-30 | Sony Corp | 不揮発性ランダムアクセスメモリー装置 |
JP2001189310A (ja) * | 1999-12-28 | 2001-07-10 | Sharp Corp | 半導体装置の製造方法 |
JP2002305337A (ja) * | 2000-12-07 | 2002-10-18 | Commiss Energ Atom | 記憶機能を有する3層構造磁気スピン極性化装置と当該装置を使用した記憶素子 |
JP2002299442A (ja) * | 2001-03-30 | 2002-10-11 | Seiko Epson Corp | 半導体装置の製造方法 |
JP2003234403A (ja) * | 2001-12-07 | 2003-08-22 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
JP2004319725A (ja) * | 2003-04-16 | 2004-11-11 | Fujitsu Ltd | 磁気ランダムアクセスメモリ装置 |
JP2006100667A (ja) * | 2004-09-30 | 2006-04-13 | Toshiba Corp | 磁気抵抗効果素子および磁気メモリ |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012080058A (ja) * | 2010-09-06 | 2012-04-19 | Sony Corp | 記憶素子、メモリ装置 |
US9293693B2 (en) | 2010-09-06 | 2016-03-22 | Sony Corporation | Memory element and memory device |
US10128435B2 (en) | 2010-09-06 | 2018-11-13 | Sony Corporation | Memory element and memory device |
US10665775B2 (en) | 2010-09-06 | 2020-05-26 | Sony Corporation | Memory element and memory device |
US10937955B2 (en) | 2010-09-06 | 2021-03-02 | Sony Corporation | Memory element and memory device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3678213B2 (ja) | 磁気抵抗効果素子及び磁気メモリ装置、磁気抵抗効果素子及び磁気メモリ装置の製造方法 | |
US8173447B2 (en) | Magnetoresistive element and magnetic memory | |
JP5460606B2 (ja) | 分離cppアシスト書込を行うスピン注入mramデバイス | |
US7266012B2 (en) | Magnetoresistive effect element and magnetic memory | |
KR100439288B1 (ko) | 자기저항 효과 메모리 셀에 정보를 기입하거나 판독하는방법 | |
CN104241286B (zh) | 存储元件、存储装置、制造存储元件的方法及磁头 | |
JP2004128015A (ja) | 磁気抵抗効果素子および磁気メモリ装置 | |
JP2006269530A (ja) | 磁気抵抗効果素子および磁気メモリ | |
JP2006190838A (ja) | 記憶素子及びメモリ | |
JP2004071897A (ja) | 磁気抵抗効果素子及び磁気メモリ装置 | |
JP2007305882A (ja) | 記憶素子及びメモリ | |
JP2008153527A (ja) | 記憶素子及びメモリ | |
JP2006165059A (ja) | 記憶素子及びメモリ | |
JP4596230B2 (ja) | 磁気メモリデバイスおよびその製造方法 | |
JP2005203702A (ja) | 磁気抵抗効果素子及び磁気メモリ装置 | |
JP5034317B2 (ja) | 記憶素子及びメモリ | |
JP2012074716A (ja) | 記憶素子及びメモリ | |
JP2004146614A (ja) | 磁気抵抗効果素子および磁気メモリ装置 | |
JP2003304012A (ja) | トンネル磁気抵抗効果素子 | |
JP2004022599A (ja) | 磁気抵抗効果素子及び磁気メモリ装置、磁気抵抗効果素子及び磁気メモリ装置の製造方法 | |
JP2005203443A (ja) | 磁気抵抗効果素子及び磁気メモリ装置 | |
WO2021103852A1 (zh) | 基于自旋轨道矩的差分存储单元及其制备方法 | |
JP2005209951A (ja) | 磁気メモリ素子及び磁気記憶装置 | |
JP2006108316A (ja) | 記憶素子及びメモリ | |
US20070277910A1 (en) | Manufacturing method of tunnel magnetoresistance element and manufacturing method of nonvolatile memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070625 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100715 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100720 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110315 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110719 |