JP2001189310A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2001189310A
JP2001189310A JP37211699A JP37211699A JP2001189310A JP 2001189310 A JP2001189310 A JP 2001189310A JP 37211699 A JP37211699 A JP 37211699A JP 37211699 A JP37211699 A JP 37211699A JP 2001189310 A JP2001189310 A JP 2001189310A
Authority
JP
Japan
Prior art keywords
film
insulating film
silicon oxide
pressure
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP37211699A
Other languages
English (en)
Inventor
Yoshihiro Oishi
嘉弘 大石
Yushi Inoue
雄史 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP37211699A priority Critical patent/JP2001189310A/ja
Priority to TW089121097A priority patent/TW535252B/zh
Priority to US09/680,951 priority patent/US6503849B1/en
Priority to KR10-2000-0072013A priority patent/KR100423741B1/ko
Publication of JP2001189310A publication Critical patent/JP2001189310A/ja
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1204—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material inorganic material, e.g. non-oxide and non-metallic such as sulfides, nitrides based compounds
    • C23C18/1208—Oxides, e.g. ceramics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/125—Process of deposition of the inorganic material
    • C23C18/1279—Process of deposition of the inorganic material performed under reactive atmosphere, e.g. oxidising or reducing atmospheres
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02134—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising hydrogen silsesquioxane, e.g. HSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】半導体装置の製造方法に関し、Ｓｉ−Ｈ結合を
含む無機ＳＯＧ膜を用いて層間絶縁膜を形成する際に、
Ｓｉ−Ｈ結合を含む無機ＳＯＧ膜の表面に微小突起が発
生するのを防ぐ。 【解決手段】回転塗布法等によりＳｉ−Ｈ結合を含む無
機ＳＯＧ膜を、基板１の表面を覆って形成した後、該樹
脂膜をＮ2雰囲気中で熱処理を行い、プレセラミック状
の酸化シリコン膜４ａを形成する。次に不活性ガス及び
酸素ガスのうち少なくとも一方のものを含む雰囲気中３
５０℃以上４５０℃未満にて焼成をおこなう。焼成が完
了した後、３×１０-1Ｐａまで減圧を行うことによりシ
リコン酸化膜４ｂの上に微小突起の発生を防ぐことがで
きる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は絶縁膜の形成方法に
関し、特に半導体デバイスにおける層間膜、保護膜等の
絶縁膜として用いるに好適なＳｉ−Ｈ結合を含む塗布型
絶縁膜、例えば無機ＳＯＧ膜を形成する方法に関し、特
にセラミック化のための焼成後減圧下にすることにより
Ｓｉ−Ｈ結合を含む塗布型絶縁膜の表面に微小突起が発
生するのを防止するようにしたものである。
【０００２】
【従来の技術】従来の塗布、ベーク、焼成により得るＳ
ｉ−Ｈ結合を含む無機系の塗布型絶縁膜形成にあって
は、半導体基板等の基板の表面を覆って樹脂膜を回転塗
布法等により形成した後、Ｎ2等の不活性ガス雰囲気中
で熱処理を施し、その後、常圧炉もしくは減圧炉にて焼
成を行う。
【０００３】このような方法によれば、クラックのない
厚さ１μｍ以上のＳｉ−Ｈ結合を含む無機ＳＯＧ膜を得
ることができる。このような酸化シリコン膜は、半導体
デバイスにおける層間膜、保護膜等の絶縁膜として用い
るに好適なものである。
【０００４】図３は、従来技術を応用した多層配線形成
法を示す。
【０００５】図３（ａ）の工程では、半導体基板１２の
表面を覆うシリコンオキサイド等の絶縁膜１４の上に配
線層１６を形成した後、水素シルセスキオキサン樹脂を
ＭＩＢＫ（メチル・イソブチル・ケトン）で溶解した溶
液を回転塗布法により絶縁膜１４及び配線層１６を覆っ
て水素シルセスキオキサン樹脂膜からなる絶縁膜１８を
平坦状に形成する。
【０００６】図３（ｂ）の工程では、樹脂膜１８を不活
性ガス雰囲気中で熱処理を施すことにより樹脂膜１８を
プレセラミック状の酸化シリコン膜１８ａにする。そし
て、酸化シリコン膜１８ａにＯ2ガス及び不活性ガスの
混合雰囲気中で熱処理を施すことにより酸化シリコン膜
１８ａをセラミック状の酸化シリコン膜１８ｂにする。
このとき、セラミック状の酸化シリコン膜１８ｂの表面
には、直径０．１μｍ程度の微小突起１８ｃが発生す
る。
【０００７】図３（ｃ）の工程では、プラズマＣＶＤ法
によりセラミック状の酸化シリコン膜１８ｂを覆ってシ
リコンオキサイドからなる絶縁膜２０を形成する。その
後、化学的機械的研磨（ＣＭＰ）を行い絶縁膜２０を平
坦化する。
【０００８】このようにして形成される微小突起１８ｃ
に関連する問題点の１つは、図３（ｄ）に示すように接
続孔形状が悪化することである。上述した従来技術に
は、セラミック状のＳｉ−Ｈ結合を含む無機ＳＯＧ膜の
表面に直径０．１μｍ程度の微小突起が発生するため、
配線形成歩留りの低下を招くという問題点があることが
判明した。
【０００９】図３（ｄ）の工程では、レジスト層２２を
マスクとする選択的ドライエッチング（異方性エッチン
グ）処理により配線層１６に達する接続孔２４を形成す
る。その後、レジスト層２２を除去するためアッシング
を行い、その後洗浄を行うと、微小突起１８ｃ及びその
近傍が膜質的に弱いのでエッチング除去される。そのた
め、接続孔２４の側壁に凹部２５が生ずる。
【００１０】基板上面に配線材を被着してパターニング
することにより接続孔２４を介して配線層１６に達する
配線層を形成する。このとき形成される配線層は、接続
孔２４の凹部２５に対応する個所で被覆性が悪化し、信
頼性が低下する。
【００１１】
【発明が解決しようとする課題】上記のような問題点を
解決するため、既に特開平９−２８３５１５号公報によ
りプレセラミック状の酸化シリコン膜をＯ2とＮ2を含む
雰囲気中で２５０℃〜４００℃未満の温度でセラミック
化のための熱処理を行なうことにより酸化シリコン膜の
表面に微小突起が発生するのを防止する方法が示されて
いる。
【００１２】しかしながら、上述の方法を用いても、セ
ラミック状の酸化シリコン膜の機械的強度が低下し、ま
た、ＳＯＧ膜形成のための焼成後、単にパッシベーショ
ン膜を形成すると、ＳＯＧ膜から脱離するシラン系ガス
（Ｓｉ−Ｈ）がＳＯＧ膜とパッシベーション膜との間に
閉じ込められることになり、膜はがれを引き起こすとい
う問題点があることが判明した。
【００１３】また、ＳＯＧ膜形成のための焼成を減圧炉
で行うと、焼成中にシラン系ガス（Ｓｉ−Ｈ）の脱離が
必要以上に生じ、ＳＯＧが脆くなるという問題が生じ
る。
【００１４】この発明の目的は、酸化シリコン膜の機械
的強度を低下させることなく微小突起の発生を防止する
ことができる新規な酸化シリコン膜形成法を提供するこ
とにある。
【００１５】
【課題を解決するための手段】本発明の絶縁膜の形成方
法は、Ｓｉ−Ｈ結合を含む塗布型絶縁膜を形成する際
に、不活性ガス及び酸素ガスのうち少なくとも一方のも
のを含む雰囲気中で上記塗布型絶縁膜を焼成し、セラミ
ック化した後、焼成時の圧力よりも減圧した状態で、冷
却にすることを特徴とするものである。
【００１６】また、本発明の絶縁膜の形成方法は、前記
塗布型絶縁膜を焼成後減圧する際の圧力を１×１０-1Ｐ
ａ以上、且つ、１×１０+3Ｐａ以下とすることが好まし
い。
【００１７】また、本発明の絶縁膜の形成方法は、前記
塗布型絶縁膜を焼成後、減圧下にて２００℃〜３５０℃
まで温度を下げることが望ましい。
【００１８】更に、本発明の絶縁膜の形成方法は、上記
セラミック化のための焼成時の圧力を０．０７×１０+6
Ｐａ以上、且つ、０．１３×１０+6Ｐａ以下とすること
が望ましい。
【００１９】また、本発明は、前記Ｓｉ−H結合を含む
無機ＳＯＧ膜に不活性ガス及び酸素ガスのうち少なくと
も一方のものを含む雰囲気中で第１の熱処理を施すこと
により該樹脂膜をプレセラミック状にする工程と、前記
の該樹脂に不活性ガス及び酸素ガスのうち少なくとも一
方のものを含む雰囲気中で第２の熱処理を施すことによ
り前記該樹脂膜をセラミック状にする焼成する工程と焼
成後に減圧する工程とを含むＳｉ−H結合を含む無機Ｓ
ＯＧ膜形成法にも適用できる。このようにプレセラミッ
ク工程を行うことにより、膜質を安定させることができ
る。
【００２０】この発明の方法によれば、焼成後に減圧を
行ったので、微小突起の発生を防止することができる。
また、焼成後の減圧を１×１０-1Ｐａ以上にしたのはこ
れ以下のもとで減圧を行うと、機械的強度が常圧処理を
行った時よりも劣る為である。この発明の方法にあって
は、プレセラミック化のための熱処理においても、２５
０℃以上４００℃未満の範囲内の温度にするのが好まし
い。この温度範囲内であれば、１分程度の加熱でプレセ
ラミック化を達成することができる。
【００２１】この発明の方法にあっては、プレセラミッ
ク化のための熱処理を省略し、１回の熱処理で水素シル
セスキオキサン樹脂膜をセラミック状の酸化シリコン膜
にしてもよい。この場合、熱処理の雰囲気は、不活性ガ
ス及び酸素ガスのうち少なくとも一方のものを含む雰囲
気とし、熱処理の温度範囲は、２５０℃以上４００℃未
満とする。この方法によれば、所望の機械的強度を有し
且つ微小突起がないセラミック状の酸化シリコン膜を得
ることができる。
【００２２】
【発明の実施の形態】以下、一実施例に基づいて本発明
を詳細に説明する。
【００２３】図１は本発明の絶縁膜の形成工程図、図２
は焼成後の減圧時の圧力と微小突起発生数との関係を示
す図である。図において、１は半導体基板、２は層間絶
縁膜、３ａ、３ｂは第１の配線層、４は樹脂膜、４ａは
プレセラミックス化したシリコン酸化膜、４ｂはセラミ
ックス化したシリコン酸化膜、５は絶縁膜、６はレジス
ト層、７ａ、７ｂは第１の接続孔、８ａ、８ｂは第２の
接続孔、９ａ、９ｂは第２の配線層である。以下、図１
を用いて、本発明の一実施例の絶縁膜の形成工程を説明
する。
【００２４】まずトランジスター等の素子（図示せず）
が作りこまれたシリコン等の半導体基板１の表面に、常
圧ＣＶＤ法等によりＢＰＳＧ（ボロン・リン・ケイ酸ガ
ラス）等の層間絶縁膜２を形成する。
【００２５】次に、半導体基板１上面にスパッタ法等に
より配線材を被着し、その被着層を選択的ドライエッチ
ング処理によりパターニングして第１の配線層３ａ、３
ｂを形成する。
【００２６】次に、層間絶縁膜２、第１の配線層３ａ、
３ｂを覆ってＳｉ−Ｈ結合を含む塗布型絶縁膜として無
機型ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜からなる
樹脂膜４を平坦状に形成する（図１（ａ））。ここで、
Ｓｉ−Ｈ結合を含む無機型ＳＯＧ膜の一例として、水素
シルセスキオキサン樹脂（ダウ・コーニング社製で商品
名「ＦＯx −１５」として販売されているもの）をＭＩ
ＢＫに溶解した溶液をスピンコータを用いて４００ｎｍ
の厚さに塗布することにより行なわれた。樹脂膜４の厚
さは、３００〜６００ｎｍの範囲で任意に選定可能であ
る。
【００２７】Ｓｉ−Ｈ結合を含む樹脂膜４を平坦状に形
成する際は、樹脂膜４としてＳｉ−Ｈ結合を含む無機Ｓ
ＯＧをスピンコーターで半導体基板１を回転することに
より塗布する。この層間絶縁膜２、第１の配線層３ａ、
３ｂ上に塗布する一例として、次のようなプリスピン、
メインスピンと２段に回転速度を変えて塗布する。具体
的には、プリスピンを５００ｒｐｍで１．５秒、メイン
スピンを２０００ｒｐｍで１０秒間行う。
【００２８】先に述べた絶縁膜材料を塗布したシリコン
基板１をホットプレート上に配して不活性ガス雰囲気中
で熱処理を行い、樹脂膜４をプレセラミック化したシリ
コン酸化膜４ａにする。熱処理では、不活性ガスとし
て、例えばＮ2ガスを用い、１５０℃以上４００℃未満
の温度で１〜６０分間加熱する。
【００２９】なお、ベークの実施例を以下に示す。即
ち、Ｎ2ガス雰囲気中でホットプレートを用いて１５０
℃で１分間と、２００℃で１分間と、３００℃で１分間
の熱処理を行なった。
【００３０】また、加熱温度は、水素シルセスキオキサ
ン樹脂の流動性を保ち且つ微小突起の発生を確実に抑制
するために４００℃未満とするのが好ましい。プレセラ
ミック化は、２５０℃以上４００℃未満の範囲内の温度
であれば、１分程度の加熱で十分である。
【００３１】次に、プレセラッミック化が完了したシリ
コン酸化膜４ａに架橋反応を起こさせセラミック化を行
うため、シリコン基板１を焼成炉内に導入し焼成する。
焼成炉内の雰囲気を不活性ガスに置換させた後、このプ
リセラミック化が完了したシリコン酸化膜４ａを３５０
℃以上４５０℃未満の範囲内の温度で６０分間程度焼成
し、セラミック化したシリコン酸化膜４ｂを形成する。
焼成が完了した後、１×１０-1Ｐａ程度まで減圧を行
う。
【００３２】本実施の形態では、２００℃にてシリコン
基板１を焼成炉内に導入した後、Ｎ 2ガスを２０リット
ル流し雰囲気を不活性ガスに置換する。その後、常圧
（０．１×１０+6Ｐａ）付近、０．０７×１０+6Ｐａ以
上、且つ、０．１３×１０+6Ｐａ以下で、４００℃に温
度を上昇させ６０分間焼成をおこなう。焼成が完了した
後、温度を降下させる。それと同時に3×１０-1Ｐａま
で焼成炉の減圧を行う。１２０分間で２００℃まで温度
を減圧下で降下させた後、大気に戻して取り出す。
【００３３】このような減圧工程を行うことにより結果
としてセラミック状のシリコン酸化膜４ｂの上に微小突
起の発生は認められなかった。
【００３４】セラミック状の酸化シリコン膜４ａを覆っ
てプラズマＣＶＤ法により厚さ５００ｎｍのシリ コン
オキサイド（ＳｉＯ2）からなる絶縁膜５を形成する
（図１（ｂ））。絶縁膜５の形成は、一例として次のよ
うな条件で行なわれた。即ち、基板温度を４００℃、原
料ガスをＳｉＨ4（２４０ｓｃｃｍ）とＮ2Ｏ（５０００
ｓｃｃｍ）＋Ｎ2（２８００ｓｃｃｍ）、反応室内圧力
を２９３Ｐａとする。
【００３５】絶縁膜５の上に所望の接続孔に対応する孔
を有するレジスト層６をホトリソグラフィ処理により７
ａ、７ｂを形成した（図１（ｃ））後、レジスト層６を
マスクとする選択的ドライエッチング（異方性エッチン
グ）処理により第１の接続孔７ａから第１の配線層３ａ
に達する第2の接続孔８ａ、８ｂを形成する（図１
（ｄ））。酸化シリコン膜４ｂの部分的溶解がないの
で、第2の接続孔８ａ、８ｂは、図３（ｄ）の２５のよ
うな凹部を有することなく正常な形で形成される。
【００３６】基板上面にスパッタ法等により配線材を被
着し、その被着層を選択的ドライエッチング（異方性エ
ッチング）処理によりパターニングして絶縁膜５の上に
第２の配線層９ａ、９ｂ形成する（図１（ｅ））。第２
の配線層９ａは、第２の接続孔８ａ、８ｂを介して第１
の配線層３ａに接続されるものである。配線材として
は、Ａｌ−Ｓｉ−Ｃ ｕ（４００ｎｍ）をスパッタ法で
被着した。第２の接続孔８ａ、８ｂが正常な形で形成さ
れたので、第２の配線層９ａも段差被覆性よく形成され
る。また、接続孔が近接して配置されることがあったと
しても図３（ｄ）の２５のような凹部が形成されないた
め短絡することもない。
【００３７】第１の配線層３ａ、３ｂと第２の配線層９
ａ、９ｂの間の層間絶縁膜における最上層の絶縁膜５と
しては、クラックが生じにくいこと、吸湿性が低いこ
と、低温で形成できることなどの条件を満たすものであ
ることが望まれる。プラズマＣＶＤ法、スパッタ法等の
段差被覆性が良好でない方法で形成した絶縁膜は、上記
した条件を満たすものであり、絶縁膜５として用いるの
に好適である。
【００３８】微小突起は、直径が０．１μｍ程度から判
別可能な異物カウンターによりその発生頻度を調べた。
微小突起の発生頻度を定量化した。
【００３９】図２は、このような方法でサンプル毎に異
物カウンターで測定した結果を示すもので、横軸には減
圧後の真空度を示し、縦軸には異物カウンターで検出さ
れた微小突起の数を示す。この図２によれば、セラミッ
ク化を行った後の圧力が１×１０+3Ｐａ以上になると、
微小突起の発生が増加することがわかる。換言すれば、
１×１０+3Ｐａ未満では微小突起が発生しない。
【００４０】
【発明の効果】以上のように、この発明によれば、焼成
後減圧下にすることにより、Ｓｉ−Ｈ結合を含む無機Ｓ
ＯＧ膜の表面に微小突起が発生するのを防止することが
できる。この発明に係るＳｉ−Ｈ結合を含む無機ＳＯＧ
膜を半導体デバイスにおける層間膜や保護膜として用い
ると、接続孔形状の悪化を回避できると共に良好な平坦
性を得ることができる。
【図面の簡単な説明】
【図１】本発明の絶縁膜の形成工程図である。
【図２】焼成後の減圧時の圧力と微小突起発生数との関
係を示す図である。
【図３】従来の半導体装置の製造工程図である。
【符号の説明】
１ 半導体基板 ２ 層間絶縁膜 ３ａ、３ｂ 第１の配線層 ４ 樹脂膜 ４ａ プレセラミックス化したシリコン酸化膜 ４ｂ セラミックス化したシリコン酸化膜 ５ 絶縁膜 ６ レジスト層 ７ａ、７ｂ 第１の接続孔 ８ａ、８ｂ 第２の接続孔 ９ａ、９ｂ 第２の配線層
フロントページの続き Ｆターム(参考） 5F033 QQ09 QQ37 QQ88 RR04 RR09 SS01 SS02 SS15 SS22 TT02 WW05 XX00 5F058 BA09 BC05 BF37 BF46 BF60 BH01 BJ01 BJ02

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 Ｓｉ−Ｈ結合を含む塗布型絶縁膜を形成
    する際に、不活性ガス及び酸素ガスのうち少なくとも一
    方のものを含む雰囲気中で上記塗布型絶縁膜を焼成し、
    セラミック化した後、焼成時の圧力よりも減圧した状態
    で、冷却にすることを特徴とする絶縁膜の形成方法。
  2. 【請求項２】 前記塗布型絶縁膜を焼成後減圧する際の
    圧力を１×１０-1Ｐａ以上、且つ、１×１０+3Ｐａ以下
    とすることを特徴とする請求項１記載の絶縁膜の形成方
    法。
  3. 【請求項３】 前記塗布型絶縁膜を焼成後、減圧下にて
    ２００℃〜３５０℃まで温度を下げることを特徴とする
    請求項１又は請求項２記載の絶縁膜の形成方法。
  4. 【請求項４】 上記セラミック化のための焼成時の圧力
    を０．０７×１０+6Ｐａ以上、且つ、０．１３×１０+6
    Ｐａ以下とすることを特徴とする、請求項1〜請求項３
    のいずれかに記載の絶縁膜の形成方法。
JP37211699A 1999-12-28 1999-12-28 半導体装置の製造方法 Pending JP2001189310A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP37211699A JP2001189310A (ja) 1999-12-28 1999-12-28 半導体装置の製造方法
TW089121097A TW535252B (en) 1999-12-28 2000-10-09 Method for forming insulating film
US09/680,951 US6503849B1 (en) 1999-12-28 2000-10-10 Method for forming insulating film
KR10-2000-0072013A KR100423741B1 (ko) 1999-12-28 2000-11-30 절연막의 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP37211699A JP2001189310A (ja) 1999-12-28 1999-12-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2001189310A true JP2001189310A (ja) 2001-07-10

Family

ID=18499883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP37211699A Pending JP2001189310A (ja) 1999-12-28 1999-12-28 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US6503849B1 (ja)
JP (1) JP2001189310A (ja)
KR (1) KR100423741B1 (ja)
TW (1) TW535252B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165264A (ja) * 2004-12-07 2006-06-22 Sony Corp メモリ、磁気ヘッド及び磁気センサー、並びにこれらの製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104103695B (zh) * 2013-04-02 2017-01-25 清华大学 薄膜晶体管及其制备方法
US20150206794A1 (en) * 2014-01-17 2015-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method for Removing Micro Scratches In Chemical Mechanical Polishing Processes

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5645814A (en) * 1979-09-25 1981-04-25 Kureha Chem Ind Co Ltd Hydroxyapatite, its ceramic material and its manufacture
US5118530A (en) * 1990-11-28 1992-06-02 Dow Corning Corporation Use of hydrogen silsesquioxane resin fractions as coating materials
JP3210457B2 (ja) * 1992-12-14 2001-09-17 ダウ・コ−ニング・コ−ポレ−ション 酸化ケイ素膜の形成方法
JPH09283515A (ja) 1996-04-15 1997-10-31 Yamaha Corp 酸化シリコン膜形成法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165264A (ja) * 2004-12-07 2006-06-22 Sony Corp メモリ、磁気ヘッド及び磁気センサー、並びにこれらの製造方法

Also Published As

Publication number Publication date
KR20010062022A (ko) 2001-07-07
US6503849B1 (en) 2003-01-07
KR100423741B1 (ko) 2004-03-24
TW535252B (en) 2003-06-01

Similar Documents

Publication Publication Date Title
KR101571715B1 (ko) 고압 열처리를 이용한 스핀 온 글래스 절연막 형성방법
JPH08181210A (ja) 半導体装置の製造方法
JP3070450B2 (ja) 多層配線形成法
JPH0669354A (ja) 半導体装置の製造方法
JPH05226480A (ja) 半導体装置の製造方法
KR20020045783A (ko) 반도체 장치의 스핀 온 글래스 절연막 형성 방법
JPH08181276A (ja) 半導体装置の製造方法
JP2008117903A (ja) 半導体装置の製造方法
JP3149739B2 (ja) 多層配線形成法
US5904576A (en) Method of forming wiring structure
JP2001189310A (ja) 半導体装置の製造方法
JPH08306681A (ja) 平坦化塗布絶縁膜の形成方法
JP2666681B2 (ja) 半導体装置の製造方法
JPH05121572A (ja) 半導体装置の製造方法
JPH05206282A (ja) 半導体装置の多層配線構造体の製造方法
JP2928409B2 (ja) 半導体装置の製造方法
JPS61116858A (ja) 層間絶縁膜の形成方法
JPH09283515A (ja) 酸化シリコン膜形成法
JPH09205086A (ja) 半導体装置の製造方法および製造装置
JPH0629400A (ja) 半導体装置及びその製造方法
JP3390890B2 (ja) 半導体装置の製造方法
JPH08264523A (ja) Ｓｏｇ材料およびこれを用いた半導体装置の製造方法
JPH11251312A (ja) 半導体装置の製造方法
JP2900718B2 (ja) 半導体装置及びその製造方法
JPH08111458A (ja) 半導体装置およびその製造方法