JPS61116858A - 層間絶縁膜の形成方法 - Google Patents
層間絶縁膜の形成方法Info
- Publication number
- JPS61116858A JPS61116858A JP59223351A JP22335184A JPS61116858A JP S61116858 A JPS61116858 A JP S61116858A JP 59223351 A JP59223351 A JP 59223351A JP 22335184 A JP22335184 A JP 22335184A JP S61116858 A JPS61116858 A JP S61116858A
- Authority
- JP
- Japan
- Prior art keywords
- heat
- insulating film
- heat treatment
- resin
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の多層配線における層間絶縁膜の
形成方法に関するものである。
形成方法に関するものである。
配線間の層間絶！！膜は、多層配線によ：高隼積化を要
する現在、配線不良を防止する為に極めて重要な役割を
担っている。
する現在、配線不良を防止する為に極めて重要な役割を
担っている。
多層配線工程においては、上層配線のステノブカバレッ
ジを良好に保つため層間絶１！膜の表面を平坦化する技
術が種々提案されている。ここでは、耐熱性樹脂を使用
して層間絶縁膜を平坦に形成する方法を第７図を参照し
て説明する。
ジを良好に保つため層間絶１！膜の表面を平坦化する技
術が種々提案されている。ここでは、耐熱性樹脂を使用
して層間絶縁膜を平坦に形成する方法を第７図を参照し
て説明する。
シリコン等の半導体基板１表面に二酸化シリコン（Ｓｉ
Ｏｌ）膜２を形成し、アルミニウムシリコン合金を被着
し、バターニングして下層配線層３とする。次いでＣＶ
Ｄ （Ｃｈｅｍｉｃａｌ Ｖ ａｐｏｕｒＤ ｅｐｏ
ｓｉｔｉｏｎ ）法で全面にリンシリケートガラス（以
下ＰＳＧと略示する）層を形成して下層絶縁膜４とし、
全面に耐熱性樹脂層５を塗布し１２０℃で３０分間、次
いで３００゛Ｃで３０分間熱処理をした後全面から均−
深さでエツチングをするコントロールエンチングを施し
、さらに全面に上層絶１を膜６を形成する。そして上下
の絶縁膜４，６を通るスルーホールを開孔し、上層配線
層７を形成する。
Ｏｌ）膜２を形成し、アルミニウムシリコン合金を被着
し、バターニングして下層配線層３とする。次いでＣＶ
Ｄ （Ｃｈｅｍｉｃａｌ Ｖ ａｐｏｕｒＤ ｅｐｏ
ｓｉｔｉｏｎ ）法で全面にリンシリケートガラス（以
下ＰＳＧと略示する）層を形成して下層絶縁膜４とし、
全面に耐熱性樹脂層５を塗布し１２０℃で３０分間、次
いで３００゛Ｃで３０分間熱処理をした後全面から均−
深さでエツチングをするコントロールエンチングを施し
、さらに全面に上層絶１を膜６を形成する。そして上下
の絶縁膜４，６を通るスルーホールを開孔し、上層配線
層７を形成する。
以上は特願昭５９−０２１８３５によるものである。
前述の工程では、３００°Ｃで３０分間の熱処理を行っ
てからコントロールエツチングを施しているが３００℃
では、樹脂に対する処理が十分でないためにコントロー
ルエツチング後の絶縁膜成長時（〜４５０℃程度の成長
温度）に樹脂が含んでいるメチル基やＯＨ基等が分解し
てガスが発生する。このガスは上層に絶縁膜があるため
に逃げ場を失い、樹脂層中にたまり、ついには絶縁膜の
破裂に至り、バブリング現象という不良をおこす。
てからコントロールエツチングを施しているが３００℃
では、樹脂に対する処理が十分でないためにコントロー
ルエツチング後の絶縁膜成長時（〜４５０℃程度の成長
温度）に樹脂が含んでいるメチル基やＯＨ基等が分解し
てガスが発生する。このガスは上層に絶縁膜があるため
に逃げ場を失い、樹脂層中にたまり、ついには絶縁膜の
破裂に至り、バブリング現象という不良をおこす。
この現象を防ぐために樹脂が十分に熱処理される温度、
たとえば４００°Ｃ程度に上げると、樹脂膜の厚い部分
で体積収縮によるクラックが発生するという問題が生じ
てくる。
たとえば４００°Ｃ程度に上げると、樹脂膜の厚い部分
で体積収縮によるクラックが発生するという問題が生じ
てくる。
上記工程におけるバブリング、クラックの発生率は高く
、７０〜８０％の製品不良に至ることがある。
、７０〜８０％の製品不良に至ることがある。
本発明は、このような問題点を解決することを気
１ 目的とするものである。
本発明では上記問題点を解決するために基板上に電極配
線パターンを形成し、絶縁膜を被着し全面に耐熱性樹脂
溶液を塗布して溶媒除去のための第１の熱処理を行い、
次いで該耐熱性樹脂及び該絶縁膜のエツチング速度をほ
ぼ等しくして少くとも第２の熱処理で該耐熱性樹脂にク
ラックが生じない膜厚になるまで工、チングを施し、第
１の熱処理より高い温度にて第２の熱処理を行うことで
達成する。
線パターンを形成し、絶縁膜を被着し全面に耐熱性樹脂
溶液を塗布して溶媒除去のための第１の熱処理を行い、
次いで該耐熱性樹脂及び該絶縁膜のエツチング速度をほ
ぼ等しくして少くとも第２の熱処理で該耐熱性樹脂にク
ラックが生じない膜厚になるまで工、チングを施し、第
１の熱処理より高い温度にて第２の熱処理を行うことで
達成する。
上記層間絶縁膜の形成方法において、第１の熱処理は耐
熱性樹脂に含まれる溶媒を除去できる低温（２００°Ｃ
以下）で行う。実施例ではポリラダーオルガノシロキサ
ン（以下ＰＬＯ５と略す）に含まれる溶媒、エチレング
リコールモノブチルエーテルアセテートを除去できる。
熱性樹脂に含まれる溶媒を除去できる低温（２００°Ｃ
以下）で行う。実施例ではポリラダーオルガノシロキサ
ン（以下ＰＬＯ５と略す）に含まれる溶媒、エチレング
リコールモノブチルエーテルアセテートを除去できる。
次いで耐熱性樹脂層と該絶縁膜のエツチング速度を等し
くして反応性イオンエツチングで全面を均−深さにエツ
チングし該耐熱性樹脂層を薄くする（平坦部ではなくな
るようにするのがよい。）この結果、該耐熱性樹脂及び
該絶縁膜の表面をなめらかにすることができる。この後
高温（４００°Ｃ以上）で第２の熱処理を行うが全面エ
ツチングにより膜厚が薄くなっているため体積収縮の影
響は小さくなりクラックの発生がおさえられる。
くして反応性イオンエツチングで全面を均−深さにエツ
チングし該耐熱性樹脂層を薄くする（平坦部ではなくな
るようにするのがよい。）この結果、該耐熱性樹脂及び
該絶縁膜の表面をなめらかにすることができる。この後
高温（４００°Ｃ以上）で第２の熱処理を行うが全面エ
ツチングにより膜厚が薄くなっているため体積収縮の影
響は小さくなりクラックの発生がおさえられる。
したがって、従来例よりも高温の熱処理が可能となり樹
脂中に含まれるメチル基等はこの高温熱処理によって外
部へ飛散することができる。
脂中に含まれるメチル基等はこの高温熱処理によって外
部へ飛散することができる。
第１図〜第６図を参照して説明する。
第１図では、シリコン等の半導体基板１１の表面上に例
えばＣＶ Ｄ （Ｃｈｅｍｉｃａｌ Ｖ ａｐｏｒｗＤ
ｅｐｏｓｉｔｉｏｎ ）法でＳｉ○２膜１２膜形２後
、下層配線層１３を厚さ１．０μｍにアルミニウム（Ａ
Ｉ）で形成する。配線材料は金、タングステン等でもよ
い。第２図では、該下層配線層１３および該５ｉ０２膜
１２上にＣＶＤ法で厚さ０．７ ｐ ｍにリンシリチー
１−ガラス（以下ＰＳＧと略す）を形成し、下層絶縁膜
１４とする。絶縁材料はＰＳＧのかわりにシリコン窒化
膜、二酸化シリコン等で脂であるＰＬＯ３１５（Ｐｏｌ
ｙ −Ｌａｄｄｅｒ −Ｏｒｇａｎｏ −Ｓ １ｌｏｘ
ａｎｅ ）をスピンナーて回転塗布し、平坦部の膜厚り
が０．５μｍになるように積層し、１２０〜１６０°Ｃ
で３０〜６０分間第１の熱処理を行い該樹脂に含まれる
エチレングリコールモノブチルエーテルアセテート等の
残留溶媒を除去する。この樹脂のかわりにポリイミド、
耐熱性ホトレジスト等使用してもよい。
えばＣＶ Ｄ （Ｃｈｅｍｉｃａｌ Ｖ ａｐｏｒｗＤ
ｅｐｏｓｉｔｉｏｎ ）法でＳｉ○２膜１２膜形２後
、下層配線層１３を厚さ１．０μｍにアルミニウム（Ａ
Ｉ）で形成する。配線材料は金、タングステン等でもよ
い。第２図では、該下層配線層１３および該５ｉ０２膜
１２上にＣＶＤ法で厚さ０．７ ｐ ｍにリンシリチー
１−ガラス（以下ＰＳＧと略す）を形成し、下層絶縁膜
１４とする。絶縁材料はＰＳＧのかわりにシリコン窒化
膜、二酸化シリコン等で脂であるＰＬＯ３１５（Ｐｏｌ
ｙ −Ｌａｄｄｅｒ −Ｏｒｇａｎｏ −Ｓ １ｌｏｘ
ａｎｅ ）をスピンナーて回転塗布し、平坦部の膜厚り
が０．５μｍになるように積層し、１２０〜１６０°Ｃ
で３０〜６０分間第１の熱処理を行い該樹脂に含まれる
エチレングリコールモノブチルエーテルアセテート等の
残留溶媒を除去する。この樹脂のかわりにポリイミド、
耐熱性ホトレジスト等使用してもよい。
第４図では耐熱性樹脂の全面に四弗化炭素（ＣＦ４ ）
と三弗化メタン（ＣＨ，Ｆ３）の混合ガス中で反応性イ
オンエツチング（以下ＲＩＥと略す）を施す。このとき
該下層絶縁膜１４と該樹脂層重５のエツチング速度は等
しくなるようにして０．５へ０．７μｍ程度コントロー
ルエツチングをする。
と三弗化メタン（ＣＨ，Ｆ３）の混合ガス中で反応性イ
オンエツチング（以下ＲＩＥと略す）を施す。このとき
該下層絶縁膜１４と該樹脂層重５のエツチング速度は等
しくなるようにして０．５へ０．７μｍ程度コントロー
ルエツチングをする。
エンチングは樹脂が段差部にのみ残るまで行う。
このとき段差部の樹脂の厚さは０．３〜０．５μｍにな
る。コントロールエツチングの条件は下層絶縁膜と耐熱
性樹脂の材料に応じて選択する。
る。コントロールエツチングの条件は下層絶縁膜と耐熱
性樹脂の材料に応じて選択する。
第５図では、該樹脂層１５がコントロールエツチングに
より平坦化され凹部のみに残されて埋め込まれた状態で
４００〜４５０°Ｃの第２の熱処理を３０〜６０分間施
し、組成的に安定にする。次いて上層絶縁膜１６をＣＶ
Ｄ法で形成する。
より平坦化され凹部のみに残されて埋め込まれた状態で
４００〜４５０°Ｃの第２の熱処理を３０〜６０分間施
し、組成的に安定にする。次いて上層絶縁膜１６をＣＶ
Ｄ法で形成する。
第６図では電極部にフォトリゾグラフィ法でスルーホー
ルを開孔し、上層配線層１７を形成し、以下同様に多層
配線を行う。
ルを開孔し、上層配線層１７を形成し、以下同様に多層
配線を行う。
上記方法によれば従来の熱処理で７０〜８０％の割合で
生じていたクラック及びバブリング現象による製品不良
をなくすことができる。
生じていたクラック及びバブリング現象による製品不良
をなくすことができる。
〔表１］は、実施例で示した工程において、５−当りの
クラック発生数のＰＬＯＳの平坦部での塗布膜厚を及び
６０分間の第２の熱処理温度に対する依存性を調査した
結果である。
クラック発生数のＰＬＯＳの平坦部での塗布膜厚を及び
６０分間の第２の熱処理温度に対する依存性を調査した
結果である。
この表によれば、第２の熱処理温度が４００°Ｃの場合
、平坦部の塗布膜厚ｔは０．２μｍ以下にすｈ
ればクラックは発生しないことがわかる。３００℃以
下の条件では、後のＣＶＤ法による絶縁膜の成長工程で
、バブリング現象が発生するために採用できない。
、平坦部の塗布膜厚ｔは０．２μｍ以下にすｈ
ればクラックは発生しないことがわかる。３００℃以
下の条件では、後のＣＶＤ法による絶縁膜の成長工程で
、バブリング現象が発生するために採用できない。
〔表１） ＜ＰＬＯＳ クラック試験〉第２の熱
処理温度（処理時間６０分） また、第３図の平坦部の塗布膜厚ｔに対して配線パター
ンが密な部分の段差部に堆積するＰＬ６Ｓの膜厚Ｔは、
Ｔ＝ ｔ ＋０．５ （μｍ）で与えられる。よって、
段差部の膜厚Ｔは、０．７μｍ以下であればクラックは
発生しない。したがって、平坦部での塗布膜厚ｔが０．
５μｍであれば少くとも０゜３μｍ以上コントロールエ
ツチングを行い、コントロールエツチング後の膜厚Ｔ’
（第４図参照）が０．７μｍ以下になるようにすれ
ばよい。
処理温度（処理時間６０分） また、第３図の平坦部の塗布膜厚ｔに対して配線パター
ンが密な部分の段差部に堆積するＰＬ６Ｓの膜厚Ｔは、
Ｔ＝ ｔ ＋０．５ （μｍ）で与えられる。よって、
段差部の膜厚Ｔは、０．７μｍ以下であればクラックは
発生しない。したがって、平坦部での塗布膜厚ｔが０．
５μｍであれば少くとも０゜３μｍ以上コントロールエ
ツチングを行い、コントロールエツチング後の膜厚Ｔ’
（第４図参照）が０．７μｍ以下になるようにすれ
ばよい。
実施例では、工程上のばらつきを見込んで０．５〜０．
７μｍのコントロールエソチンクラ行い、Ｔ′が０．３
〜０．５μｍになるように条件を定めているので、クラ
ックは全く発生しない。
７μｍのコントロールエソチンクラ行い、Ｔ′が０．３
〜０．５μｍになるように条件を定めているので、クラ
ックは全く発生しない。
なお、クラック防止のため耐熱性樹脂層塗布時に平坦部
塗布膜厚ｔを０．２μｍ以下に塗布し、熱処理を施し、
コントロールエツチングの工程をはふくという方法は塗
布膜厚が薄いために配線部表面と配線間表面との段差が
大きくなり、上層配線のステ、ブカハレッジに悪影響を
与えるので採用することはできない。
塗布膜厚ｔを０．２μｍ以下に塗布し、熱処理を施し、
コントロールエツチングの工程をはふくという方法は塗
布膜厚が薄いために配線部表面と配線間表面との段差が
大きくなり、上層配線のステ、ブカハレッジに悪影響を
与えるので採用することはできない。
以上説明したように本発明のごとく第１の熱処理後耐熱
性樹脂と絶縁膜のエツチング速度を等しくしてコントロ
ールエツチングを行えば、樹脂及び絶縁膜表面を平坦に
保らつつ、樹脂膜厚を薄くすることが可能となるので、
従来より高温で第２の熱処理を行ってもクラックは発生
しない。
性樹脂と絶縁膜のエツチング速度を等しくしてコントロ
ールエツチングを行えば、樹脂及び絶縁膜表面を平坦に
保らつつ、樹脂膜厚を薄くすることが可能となるので、
従来より高温で第２の熱処理を行ってもクラックは発生
しない。
また、第２の熱処理が従来よりも高温で行なえるので、
後工程でＣＶＤ法等により絶′ｆ１．膜を成長してもバ
ブリング現象が起きることもない。
後工程でＣＶＤ法等により絶′ｆ１．膜を成長してもバ
ブリング現象が起きることもない。
本工程を採用した結果、クランク、バブリング現象の不
良を回避できる。
良を回避できる。
第１図〜第６図は本発明の実施例における各工程の配線
部断面図、第７図は従来方法における完成した配線断面
図である。 １１・・・半導体基板、１２・・・ＳｉＯ□膜、１３・
・・下層配線層、１４・・・下層絶縁膜、１５・・・耐
熱ｉ生樹脂、１６・・・上層絶縁膜、１７・・・上層配
線層。
部断面図、第７図は従来方法における完成した配線断面
図である。 １１・・・半導体基板、１２・・・ＳｉＯ□膜、１３・
・・下層配線層、１４・・・下層絶縁膜、１５・・・耐
熱ｉ生樹脂、１６・・・上層絶縁膜、１７・・・上層配
線層。
Claims (1)
- 基板上に電極配線パターンを形成した後絶縁膜を被着し
、全面に耐熱性樹脂溶液を塗布して溶媒除去のための第
１の熱処理を行い、次いで該耐熱性樹脂及び該絶縁膜の
エッチング速度をほぼ等しくして少くとも第２の熱処理
で該耐熱性樹脂にクラックが生じない膜厚になるまでエ
ッチングを施し、第１の熱処理より高い温度にて第２の
熱処理を行うことを特徴とする層間絶縁膜の形成方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59223351A JPS61116858A (ja) | 1984-10-24 | 1984-10-24 | 層間絶縁膜の形成方法 |
| KR1019850000744A KR900004968B1 (ko) | 1984-02-10 | 1985-02-06 | 반도체장치 제조방법 |
| US06/698,901 US4654113A (en) | 1984-02-10 | 1985-02-06 | Process for fabricating a semiconductor device |
| EP85300829A EP0154419B1 (en) | 1984-02-10 | 1985-02-08 | Process for producing an interconnection structure of a semiconductor device |
| DE8585300829T DE3586109D1 (de) | 1984-02-10 | 1985-02-08 | Verfahren zum herstellen einer verbindungsstruktur von einer halbleiteranordnung. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59223351A JPS61116858A (ja) | 1984-10-24 | 1984-10-24 | 層間絶縁膜の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61116858A true JPS61116858A (ja) | 1986-06-04 |
| JPH0329298B2 JPH0329298B2 (ja) | 1991-04-23 |
Family
ID=16796799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59223351A Granted JPS61116858A (ja) | 1984-02-10 | 1984-10-24 | 層間絶縁膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61116858A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61144849A (ja) * | 1984-12-19 | 1986-07-02 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPS61196555A (ja) * | 1985-02-26 | 1986-08-30 | Nec Corp | 多層配線の形成方法 |
| JPS62176147A (ja) * | 1985-10-03 | 1987-08-01 | ビュル エス．アー． | 高密度集積回路の構成要素の相互接続用多層金属配線網の形成法及び本形成法によつて形成される集積回路 |
| JPS62295437A (ja) * | 1986-06-14 | 1987-12-22 | Yamaha Corp | 多層配線形成法 |
| JPH03201438A (ja) * | 1989-12-28 | 1991-09-03 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| KR970023723A (ko) * | 1995-10-20 | 1997-05-30 | 김주용 | 반도체 소자의 금속 배선 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5768050A (en) * | 1980-10-15 | 1982-04-26 | Hitachi Ltd | Multilayer wire structure and manufacture thereof |
-
1984
- 1984-10-24 JP JP59223351A patent/JPS61116858A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5768050A (en) * | 1980-10-15 | 1982-04-26 | Hitachi Ltd | Multilayer wire structure and manufacture thereof |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61144849A (ja) * | 1984-12-19 | 1986-07-02 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPS61196555A (ja) * | 1985-02-26 | 1986-08-30 | Nec Corp | 多層配線の形成方法 |
| JPS62176147A (ja) * | 1985-10-03 | 1987-08-01 | ビュル エス．アー． | 高密度集積回路の構成要素の相互接続用多層金属配線網の形成法及び本形成法によつて形成される集積回路 |
| JPS62295437A (ja) * | 1986-06-14 | 1987-12-22 | Yamaha Corp | 多層配線形成法 |
| JPH0587146B2 (ja) * | 1986-06-14 | 1993-12-15 | Yamaha Corp | |
| JPH03201438A (ja) * | 1989-12-28 | 1991-09-03 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| KR970023723A (ko) * | 1995-10-20 | 1997-05-30 | 김주용 | 반도체 소자의 금속 배선 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0329298B2 (ja) | 1991-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0137927B1 (en) | Process for the controlled etching of tapered vias in borosilicate glass dielectrics | |
| JPS6254454A (ja) | 集積回路上の絶縁性構成体及びその製造方法 | |
| JPS5818938A (ja) | 集積回路構造体 | |
| US5517062A (en) | Stress released VLSI structure by the formation of porous intermetal layer | |
| KR970007114B1 (ko) | 반도체 소자 제조 방법 | |
| JPS61116858A (ja) | 層間絶縁膜の形成方法 | |
| JPH01225326A (ja) | 集積回路のパッシベーション方法 | |
| JP3077990B2 (ja) | 半導体装置の製造方法 | |
| US4988405A (en) | Fabrication of devices utilizing a wet etchback procedure | |
| JP2738033B2 (ja) | 多層配線構造体の製造方法 | |
| JPS61154148A (ja) | 半導体装置の製造方法 | |
| JPH04370934A (ja) | 半導体装置の製造方法 | |
| JPS63302537A (ja) | 集積回路の製造方法 | |
| JPH0265256A (ja) | 半導体装置の製造方法 | |
| JP2001189310A (ja) | 半導体装置の製造方法 | |
| JPH11251312A (ja) | 半導体装置の製造方法 | |
| JPH0430524A (ja) | 半導体装置の製造方法 | |
| JPS5946419B2 (ja) | 半導体装置におけるポリイミド膜の形成方法 | |
| JPS5928358A (ja) | 半導体装置の製造方法 | |
| JPS63164342A (ja) | 絶縁膜形成方法 | |
| JPS5969950A (ja) | 多層配線形成方法 | |
| JPS59225526A (ja) | 平坦化方法 | |
| JPH01108109A (ja) | 平坦膜およびその形成方法 | |
| JPS60148125A (ja) | プラズマｃｖｄ法 | |
| JPH02100342A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |