JPH01225326A - 集積回路のパッシベーション方法 - Google Patents
集積回路のパッシベーション方法Info
- Publication number
- JPH01225326A JPH01225326A JP753789A JP753789A JPH01225326A JP H01225326 A JPH01225326 A JP H01225326A JP 753789 A JP753789 A JP 753789A JP 753789 A JP753789 A JP 753789A JP H01225326 A JPH01225326 A JP H01225326A
- Authority
- JP
- Japan
- Prior art keywords
- film
- dielectric
- hard
- soft
- passivation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 238000002161 passivation Methods 0.000 title claims abstract description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 19
- 239000003989 dielectric material Substances 0.000 claims abstract description 18
- 239000000725 suspension Substances 0.000 claims abstract description 14
- 239000011248 coating agent Substances 0.000 claims abstract 2
- 238000000576 coating method Methods 0.000 claims abstract 2
- 239000012528 membrane Substances 0.000 claims description 25
- 239000000463 material Substances 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 239000007966 viscous suspension Substances 0.000 claims description 2
- 239000004952 Polyamide Substances 0.000 claims 1
- 229920002647 polyamide Polymers 0.000 claims 1
- 239000000741 silica gel Substances 0.000 claims 1
- 229910002027 silica gel Inorganic materials 0.000 claims 1
- 239000004020 conductor Substances 0.000 abstract description 12
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 8
- 239000000377 silicon dioxide Substances 0.000 abstract description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 7
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 5
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 2
- 239000002904 solvent Substances 0.000 abstract description 2
- 238000007669 thermal treatment Methods 0.000 abstract 2
- 239000002253 acid Substances 0.000 abstract 1
- 239000007888 film coating Substances 0.000 abstract 1
- 238000009501 film coating Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 61
- 239000010410 layer Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000035882 stress Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000010521 absorption reaction Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 230000006355 external stress Effects 0.000 description 2
- 239000000499 gel Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000000084 colloidal system Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Formation Of Insulating Films (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、新規なパッシベーション方法に関するもので
ある。
ある。
従来の技術
集積回路において、集積回路を成す構成部品の特性の低
下を防止する目的で、活性表面をパッシベーション膜ま
たは保護膜で被覆することが通常実施されている。この
膜は、二酸化シリコン、窒化シリコンおよび酸窒化シリ
コン等の安定した誘電体により形成されている。
下を防止する目的で、活性表面をパッシベーション膜ま
たは保護膜で被覆することが通常実施されている。この
膜は、二酸化シリコン、窒化シリコンおよび酸窒化シリ
コン等の安定した誘電体により形成されている。
発明が解決しようとする課題
誘電体として用いられる材料には、比較的硬いという欠
点がある。これにより、パッシベーション膜にひび割れ
が生じやすくなる。これらのひび割れは活性表面にまで
広がる可能性があり、この結果、パッシベーション膜は
保護する役割を果たさなくなる。
点がある。これにより、パッシベーション膜にひび割れ
が生じやすくなる。これらのひび割れは活性表面にまで
広がる可能性があり、この結果、パッシベーション膜は
保護する役割を果たさなくなる。
さらに、パッシベーション膜は一般に最後の金属化層上
に付着する。金属化層は、金属配線導体を形成するよう
にエツチングが施されている。このエツチングは、一般
に反応性のプラズマのもとで実施されるが、はぼ異方性
で、金属被覆膜の厚さを横断するように施される。この
ようなエツチングの結果、導体はほぼ長方形の断面を有
する。
に付着する。金属化層は、金属配線導体を形成するよう
にエツチングが施されている。このエツチングは、一般
に反応性のプラズマのもとで実施されるが、はぼ異方性
で、金属被覆膜の厚さを横断するように施される。この
ようなエツチングの結果、導体はほぼ長方形の断面を有
する。
従って、パッシベーション膜を導体上に付着するとき、
パッシベーション膜は均一に付着しているのではなく、
特に導体の縁に深いくぼみのある波状の構造をしている
ことに留意されたい。
パッシベーション膜は均一に付着しているのではなく、
特に導体の縁に深いくぼみのある波状の構造をしている
ことに留意されたい。
本発明は上記のような問題点を解決することを目的とす
る。
る。
課題を解決するための手段
本発明によれば、少なくとも一つの最終的な誘電膜の形
成を含む集積回路の新規なパッシベーション方法におい
て、硬質の誘電材料から成る第一の膜を集積回路上に付
着させた後、軟質の誘電材料から成る膜を該第一の膜上
に付着させ、さらにこのようにして得られた表面上に硬
質の誘電材料から成る第二の膜を付着させることを特徴
とする方法が提供される。
成を含む集積回路の新規なパッシベーション方法におい
て、硬質の誘電材料から成る第一の膜を集積回路上に付
着させた後、軟質の誘電材料から成る膜を該第一の膜上
に付着させ、さらにこのようにして得られた表面上に硬
質の誘電材料から成る第二の膜を付着させることを特徴
とする方法が提供される。
軟質膜を使用することにより、硬質の誘電材料から成る
下部膜にあるくぼみが埋まり、また比較的平坦な表面が
形成されるため、硬質の誘電材料から成る第二の保護膜
を容易に付着させることができる。二つの硬質膜間に挟
まれるこの軟質膜は、外部からの機械的応力の吸収を可
能にし、特に、硬質の誘電材料から成る膜に発生したひ
び割れが広がるのを防ぐ。さらに、外側の硬質膜は、軟
質膜の塑性変形を防ぎ、軟質膜中に外部応力を分散させ
る働きをする。本発明中に用いる「硬質膜」または「軟
質膜」という表現は、微小硬度測定により定義した膜を
意味する。すなわち、硬質膜は７００ ＨＫ （ＨＫ＝
ヌープ硬度：シリコンウェハ上に付着させた厚さ数ミク
ロンの薄膜上で１５ｇで測定した硬度）以上、また軟質
膜は４００ＨＫ以下の硬度を有するものをそれぞれ指す
。
下部膜にあるくぼみが埋まり、また比較的平坦な表面が
形成されるため、硬質の誘電材料から成る第二の保護膜
を容易に付着させることができる。二つの硬質膜間に挟
まれるこの軟質膜は、外部からの機械的応力の吸収を可
能にし、特に、硬質の誘電材料から成る膜に発生したひ
び割れが広がるのを防ぐ。さらに、外側の硬質膜は、軟
質膜の塑性変形を防ぎ、軟質膜中に外部応力を分散させ
る働きをする。本発明中に用いる「硬質膜」または「軟
質膜」という表現は、微小硬度測定により定義した膜を
意味する。すなわち、硬質膜は７００ ＨＫ （ＨＫ＝
ヌープ硬度：シリコンウェハ上に付着させた厚さ数ミク
ロンの薄膜上で１５ｇで測定した硬度）以上、また軟質
膜は４００ＨＫ以下の硬度を有するものをそれぞれ指す
。
上記以外の本発明の特徴に従えば、下記の工程が一回も
しくは複数回実施される。すなわち、最後の誘電膜を軟
質の誘電膜で被覆し、次に硬質の誘電材料から成る膜を
この新しい膜上に付着させる工程が一回もしくは複数回
実施される。この方法を用いることにより、硬質誘電膜
と軟質誘電膜が交互に配置された多層構造が形成される
。この結果、さらに効果的な応力の吸収が可能となり、
ひび割れの拡大も阻止される。
しくは複数回実施される。すなわち、最後の誘電膜を軟
質の誘電膜で被覆し、次に硬質の誘電材料から成る膜を
この新しい膜上に付着させる工程が一回もしくは複数回
実施される。この方法を用いることにより、硬質誘電膜
と軟質誘電膜が交互に配置された多層構造が形成される
。この結果、さらに効果的な応力の吸収が可能となり、
ひび割れの拡大も阻止される。
望ましい態様では、軟質膜は、粘稠なサスペンションに
熱処理を施して形成する。
熱処理を施して形成する。
さらに、本発明の別の特徴に従えば、−炭熱処理した誘
電性サスペンションを所定の厚さだけ除去することによ
り、平坦な上部表面を形成する。
電性サスペンションを所定の厚さだけ除去することによ
り、平坦な上部表面を形成する。
誘電性サスペンションは、従来の技術において公知の無
機シリカゲルから成るものが望ましく、例えば、Ｓ、Ｏ
，Ｇ、（Ｓｐｉｎ ｏｎ Ｇｌａｓｓ）で知られるコロ
イド状にすれば有利である。
機シリカゲルから成るものが望ましく、例えば、Ｓ、Ｏ
，Ｇ、（Ｓｐｉｎ ｏｎ Ｇｌａｓｓ）で知られるコロ
イド状にすれば有利である。
必要であれば、軟質膜はポリイミド膜で形成してもよい
が、ポリイミド膜には非常に厚くなるという欠点がある
。
が、ポリイミド膜には非常に厚くなるという欠点がある
。
さらに、硬質の誘電材料から成る膜は、二酸化シリコン
Ｓ １０２ 、窒化シリコンＳｉ３Ｎ４、あるいは、５
ｉＯ８Ｎ、の構造をもつ酸窒化シリコン等の材料により
形成される。
Ｓ １０２ 、窒化シリコンＳｉ３Ｎ４、あるいは、５
ｉＯ８Ｎ、の構造をもつ酸窒化シリコン等の材料により
形成される。
添付の図面を参考にしながら、一実施例を説明すること
により、本発明の他の特徴および利点を明らかにする。
により、本発明の他の特徴および利点を明らかにする。
尚、本発明の方法をより明らかに理解できるように、種
々の膜を拡大尺度で描いているが、正確な寸法で示して
いるわけではない。
々の膜を拡大尺度で描いているが、正確な寸法で示して
いるわけではない。
実施例
第１図に示した集積回路は、例えばＮ型シリコンから成
る基板等の半導体基板ｌを有する。この基板１中に、例
えば厚い酸化物から成る絶縁膜２と、例えばＰ゛ドーピ
ング領域の拡散領域３が形成されている。基板上には薄
い酸化膜４が形成されている。これらの薄い酸化領域４
は、例えば、多結晶質シリコンから成るゲート５で被覆
されている。このような種々の領域は、当業者には公知
の標準的な方法により得られたものである。これらの領
域は、例えば、二酸化シリコンＳ ｉ Ｏ２から成る絶
縁膜７で被覆されている。第１図中に一例として示した
回路は、２種類のＮ型ＭＯ３）ランジスタから構成され
る。二つの異なる領域間、例えば、第１図に示したよう
な二つのＭＯＳ）ランジスタの二つの対応する拡散領域
間を接続するため、膜７に公知の方法でエツチングを施
し、金属膜８を絶縁膜７上に付着させである。この金属
膜は、例えば、アルミニウムから成る。次に、この金属
膜を反応性のプラズマ中に置き、エツチングを実施する
ことにより導体が形成される。このエツチングは一般に
異方性であり、膜の厚さを横断するように行うため、第
２図に示すように、導体にほぼ長方形の断面を与えるこ
とになる。
る基板等の半導体基板ｌを有する。この基板１中に、例
えば厚い酸化物から成る絶縁膜２と、例えばＰ゛ドーピ
ング領域の拡散領域３が形成されている。基板上には薄
い酸化膜４が形成されている。これらの薄い酸化領域４
は、例えば、多結晶質シリコンから成るゲート５で被覆
されている。このような種々の領域は、当業者には公知
の標準的な方法により得られたものである。これらの領
域は、例えば、二酸化シリコンＳ ｉ Ｏ２から成る絶
縁膜７で被覆されている。第１図中に一例として示した
回路は、２種類のＮ型ＭＯ３）ランジスタから構成され
る。二つの異なる領域間、例えば、第１図に示したよう
な二つのＭＯＳ）ランジスタの二つの対応する拡散領域
間を接続するため、膜７に公知の方法でエツチングを施
し、金属膜８を絶縁膜７上に付着させである。この金属
膜は、例えば、アルミニウムから成る。次に、この金属
膜を反応性のプラズマ中に置き、エツチングを実施する
ことにより導体が形成される。このエツチングは一般に
異方性であり、膜の厚さを横断するように行うため、第
２図に示すように、導体にほぼ長方形の断面を与えるこ
とになる。
回路が、単一レベルの相互接続を備えている場合、導体
８を酸化シリコン５ｉｎ２、窒化シリコン５ｉａＮａあ
るいは、酸窒化シリコンＳｉＯ，Ｎｙから成るパッシベ
ーション膜９または保護膜で被覆する。このパッシベー
ション膜９を形成するのに用いる材料は、第１図に参照
番号６で示したように、応力によりひび割れを生じ得る
硬質の材料である。
８を酸化シリコン５ｉｎ２、窒化シリコン５ｉａＮａあ
るいは、酸窒化シリコンＳｉＯ，Ｎｙから成るパッシベ
ーション膜９または保護膜で被覆する。このパッシベー
ション膜９を形成するのに用いる材料は、第１図に参照
番号６で示したように、応力によりひび割れを生じ得る
硬質の材料である。
特に、異なる材料から成る数層の膜を上に付着させ、エ
ツチングを施すＭＯ３技術においては、パッシベーショ
ン膜は波状の断面をしている。
ツチングを施すＭＯ３技術においては、パッシベーショ
ン膜は波状の断面をしている。
第３ａ図から第３ｅ図を参考にしながら、粘稠な誘電サ
スペンションに熱処理を施して軟質膜を得る場合の、本
発明に従う集積回路のパッシベーション方法の各工程に
ついて述べる。このようなケースは本発明の特に有利な
態様に対応する。この方法は、第３ａ図に示すように、
波状の膜９上に粘稠な誘電性サスペンション１０を付着
させるものである。このサスペンションは、誘電膜９の
表面全体に均一に塗布する。その粘性により、このサス
ペンションは、存在するくぼみを完全に埋め、誘電膜９
の表面全体に薄い膜を形成する。
スペンションに熱処理を施して軟質膜を得る場合の、本
発明に従う集積回路のパッシベーション方法の各工程に
ついて述べる。このようなケースは本発明の特に有利な
態様に対応する。この方法は、第３ａ図に示すように、
波状の膜９上に粘稠な誘電性サスペンション１０を付着
させるものである。このサスペンションは、誘電膜９の
表面全体に均一に塗布する。その粘性により、このサス
ペンションは、存在するくぼみを完全に埋め、誘電膜９
の表面全体に薄い膜を形成する。
例えば、用いられるサスペンションは、無機シリカをベ
ースとしたゲルでよく、当業者には公知の３．０．Ｇ、
（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ） と通常呼ばれている
ゲルのようなコロイド状であるのが望ましい。この場合
、誘電性サスペンションは、集積回路部品の形成に用い
られるホトレジストと同様な方法で使用する。次に、サ
スペンション１０に熱処理（アニール）を施す。この熱
処理操作は４２５℃で３０分間にわたり行う。従って、
サスペンションの溶剤は蒸発して、誘電体は第３ｂ図に
示すように緻密な塊１０′ となる。この塊は、導体
８の上方に位置する誘電膜９上に薄膜を形成する。茨に
、第３Ｃ図に示すように、この膜を窒化シリコン、二酸
化シリコンまたは酸窒化シリコン等の硬質の誘電材料か
ら成るもう一つの膜１１で被覆する。この誘電膜は、当
業者にはよく知られた気相成長法により公知のように付
着させる。
ースとしたゲルでよく、当業者には公知の３．０．Ｇ、
（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ） と通常呼ばれている
ゲルのようなコロイド状であるのが望ましい。この場合
、誘電性サスペンションは、集積回路部品の形成に用い
られるホトレジストと同様な方法で使用する。次に、サ
スペンション１０に熱処理（アニール）を施す。この熱
処理操作は４２５℃で３０分間にわたり行う。従って、
サスペンションの溶剤は蒸発して、誘電体は第３ｂ図に
示すように緻密な塊１０′ となる。この塊は、導体
８の上方に位置する誘電膜９上に薄膜を形成する。茨に
、第３Ｃ図に示すように、この膜を窒化シリコン、二酸
化シリコンまたは酸窒化シリコン等の硬質の誘電材料か
ら成るもう一つの膜１１で被覆する。この誘電膜は、当
業者にはよく知られた気相成長法により公知のように付
着させる。
例えば、膜９は厚さ約５０００人で、膜１０は厚さ約３
０００人、また膜１１は厚さ約１２０００人である。膜
９および１１の厚さは、これらの和が一定であり、また
１７０００人±３０００人に等しければ、変更すること
ができる。
０００人、また膜１１は厚さ約１２０００人である。膜
９および１１の厚さは、これらの和が一定であり、また
１７０００人±３０００人に等しければ、変更すること
ができる。
パッシベーション膜に、導体８を被覆する第１の硬質誘
電膜９と、次に熱処理を施された粘性の誘電膜から成る
軟質膜と、さらに該軟質膜を被覆するもう一つの硬質誘
電材料から成る膜とで構成される複合構造を採用するこ
とにより、回路上に発生する応力の吸収が可能となり、
またひび割れが集積回路の内部にまで拡大するのを防ぐ
ことができる。
電膜９と、次に熱処理を施された粘性の誘電膜から成る
軟質膜と、さらに該軟質膜を被覆するもう一つの硬質誘
電材料から成る膜とで構成される複合構造を採用するこ
とにより、回路上に発生する応力の吸収が可能となり、
またひび割れが集積回路の内部にまで拡大するのを防ぐ
ことができる。
また、集積回路の表面は、軟質膜が第一の硬質膜中のく
ぼみを部分的に埋めるため、従来よりさらにゆるい波状
となっている。
ぼみを部分的に埋めるため、従来よりさらにゆるい波状
となっている。
第４図に示すような別の態様では、さらに平坦な上部表
面を得るため、誘電膜１０ａを反応性プラズマ中に配置
することにより、この膜の表面を薄く取り除くことがで
きる。この結果、はぼ平坦な表面１０ｂが得られる。
面を得るため、誘電膜１０ａを反応性プラズマ中に配置
することにより、この膜の表面を薄く取り除くことがで
きる。この結果、はぼ平坦な表面１０ｂが得られる。
外側応力の吸収を高め、ひび割れがパッシベーション膜
の内部まで広がるのを防ぐため、第３ｄ図に示すように
、上部の硬質誘電膜１１を粘稠な誘電性サスペンション
１２で被覆する。次に、この膜に熱処理を施し、第３ｅ
図に示すような膜１２′ を形成する。さらにこの膜１
２° を硬質の誘電材料１３で被覆する。粘性膜１２右
よび硬質の誘電膜１３に用いる材料は、硬質の誘電膜９
と１１、および粘性膜１０にすでに用いた材料と同一で
ある。このように複数の膜を上に重ねることにより、多
層構造が得られ、この操作は一回もしくは複数回繰り返
すことができる。これにより、比較的平坦な上部表面が
得られ、応力の吸収を高める。
の内部まで広がるのを防ぐため、第３ｄ図に示すように
、上部の硬質誘電膜１１を粘稠な誘電性サスペンション
１２で被覆する。次に、この膜に熱処理を施し、第３ｅ
図に示すような膜１２′ を形成する。さらにこの膜１
２° を硬質の誘電材料１３で被覆する。粘性膜１２右
よび硬質の誘電膜１３に用いる材料は、硬質の誘電膜９
と１１、および粘性膜１０にすでに用いた材料と同一で
ある。このように複数の膜を上に重ねることにより、多
層構造が得られ、この操作は一回もしくは複数回繰り返
すことができる。これにより、比較的平坦な上部表面が
得られ、応力の吸収を高める。
第１図は、従来の技術に従い形成されたパッシベーショ
ン膜を備える集積回路の模式的な断面図を示し、 第２図は、第１図の二つの上部膜の切断線ＡＡにおける
断面図を示し、 第３ａ図から３ｅ図は、本発明に従うパッシベーション
方法の主要段階を説明するための第２図と類似した断面
図を示し、 第４図は、本発明に従うパッシベーション方法の別の態
様を示す第３ｂ図に類似した断面図である。 （主な参照番号） １・・半導体基板、 ２・・絶縁膜、 ３・・拡散領域、 ４・・酸化膜、 ５・・ゲート、 ７・・絶縁膜、８・・導体、 ９・・パッシベーション＜第一硬ｘ誘電＞ ｙ、１０、
１０°、１０ａ・−軟質誘電（粘性）膜、１１．１１’
・・第二硬質誘電膜、
ン膜を備える集積回路の模式的な断面図を示し、 第２図は、第１図の二つの上部膜の切断線ＡＡにおける
断面図を示し、 第３ａ図から３ｅ図は、本発明に従うパッシベーション
方法の主要段階を説明するための第２図と類似した断面
図を示し、 第４図は、本発明に従うパッシベーション方法の別の態
様を示す第３ｂ図に類似した断面図である。 （主な参照番号） １・・半導体基板、 ２・・絶縁膜、 ３・・拡散領域、 ４・・酸化膜、 ５・・ゲート、 ７・・絶縁膜、８・・導体、 ９・・パッシベーション＜第一硬ｘ誘電＞ ｙ、１０、
１０°、１０ａ・−軟質誘電（粘性）膜、１１．１１’
・・第二硬質誘電膜、
Claims (7)
- （１）少なくとも一つの最終的な誘電膜の形成を含む集
積回路のパッシベーション方法において、硬質の誘電材
料から成る第一の膜を付着させた後、軟質の誘電材料か
ら成る膜を該第一の膜上に付着させ、さらにこのように
して得られた表面上に硬質の誘電材料から成る第二の膜
を付着させることを特徴とする方法。 - （２）さらに、最後の硬質誘電膜を軟質の誘電膜で被覆
し、次に、硬質の誘電材料から成る膜を付着させる工程
を一回もしくは複数回実施して多層構造を作ることを特
徴とする請求項１記載の方法。 - （３）粘稠なサスペンションに熱処理を施すことにより
上記軟質膜を得ることを特徴とする請求項１または２の
いずれか一項に記載の方法。 - （４）軟質膜がポリアミド膜であることを特徴とする請
求項１記載の方法。 - （５）熱処理を施した誘電性サスペンションを所定の厚
さだけ除去することにより、平坦な上表面を形成するこ
とを特徴とする請求項３記載の方法。 - （６）上記誘電性サスペンションが、望ましくはコロイ
ド状の無機シリカゲルであることを特徴とする請求項３
記載の方法。 - （７）上記硬質の誘電材料から成る膜が、ＳｉＯ＿２、
Ｓｉ＿３Ｎ＿４あるいは、ＳｉＯ＿ｘＮ＿ｙであること
を特徴とする請求項１記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8800294A FR2625839B1 (fr) | 1988-01-13 | 1988-01-13 | Procede de passivation d'un circuit integre |
| FR8800294 | 1988-01-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01225326A true JPH01225326A (ja) | 1989-09-08 |
| JP3054637B2 JP3054637B2 (ja) | 2000-06-19 |
Family
ID=9362244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1007537A Expired - Fee Related JP3054637B2 (ja) | 1988-01-13 | 1989-01-13 | 集積回路のパッシベーション方法 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0327412B1 (ja) |
| JP (1) | JP3054637B2 (ja) |
| DE (1) | DE68918301T2 (ja) |
| FR (1) | FR2625839B1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5270267A (en) * | 1989-05-31 | 1993-12-14 | Mitel Corporation | Curing and passivation of spin on glasses by a plasma process wherein an external polarization field is applied to the substrate |
| CA1339817C (en) * | 1989-05-31 | 1998-04-14 | Mitel Corporation | Curing and passivation of spin-on-glasses by a plasma process, and product produced thereby |
| NL195049C (nl) * | 1990-06-18 | 2003-06-27 | Hyundai Electronics Ind | Werkwijze voor het vervaardigen van geïntegreerde halfgeleiderschakelingen. |
| US5825078A (en) * | 1992-09-23 | 1998-10-20 | Dow Corning Corporation | Hermetic protection for integrated circuits |
| EP0627763B1 (en) * | 1993-05-31 | 2004-12-15 | STMicroelectronics S.r.l. | Process for improving the adhesion between dielectric layers at their interface in semiconductor devices manufacture |
| US5435888A (en) * | 1993-12-06 | 1995-07-25 | Sgs-Thomson Microelectronics, Inc. | Enhanced planarization technique for an integrated circuit |
| US6107194A (en) * | 1993-12-17 | 2000-08-22 | Stmicroelectronics, Inc. | Method of fabricating an integrated circuit |
| US6284584B1 (en) | 1993-12-17 | 2001-09-04 | Stmicroelectronics, Inc. | Method of masking for periphery salicidation of active regions |
| US5439846A (en) * | 1993-12-17 | 1995-08-08 | Sgs-Thomson Microelectronics, Inc. | Self-aligned method for forming contact with zero offset to gate |
| US5847464A (en) * | 1995-09-27 | 1998-12-08 | Sgs-Thomson Microelectronics, Inc. | Method for forming controlled voids in interlevel dielectric |
| US6462394B1 (en) | 1995-12-26 | 2002-10-08 | Micron Technology, Inc. | Device configured to avoid threshold voltage shift in a dielectric film |
| US7067442B1 (en) * | 1995-12-26 | 2006-06-27 | Micron Technology, Inc. | Method to avoid threshold voltage shift in thicker dielectric films |
| US5711987A (en) * | 1996-10-04 | 1998-01-27 | Dow Corning Corporation | Electronic coatings |
| DE10145724A1 (de) | 2001-09-17 | 2003-04-10 | Infineon Technologies Ag | Verfahren zum Herstellen einer Halbleiterstruktur unter Verwendung einer Schutzschicht und Halbleiterstruktur |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5874043A (ja) * | 1981-10-29 | 1983-05-04 | Nec Corp | 半導体装置 |
| JPS60233829A (ja) * | 1984-01-19 | 1985-11-20 | Nec Corp | 絶縁層形成法 |
| JPS61232646A (ja) * | 1985-04-09 | 1986-10-16 | Nec Corp | 樹脂封止型半導体集積回路装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4198444A (en) * | 1975-08-04 | 1980-04-15 | General Electric Company | Method for providing substantially hermetic sealing means for electronic components |
| IN147578B (ja) * | 1977-02-24 | 1980-04-19 | Rca Corp | |
| GB1566072A (en) * | 1977-03-28 | 1980-04-30 | Tokyo Shibaura Electric Co | Semiconductor device |
| JPS5627935A (en) * | 1979-08-15 | 1981-03-18 | Toshiba Corp | Semiconductor device |
| JPS56114335A (en) * | 1980-02-13 | 1981-09-08 | Fujitsu Ltd | Semiconductor device and its manufacture |
| JPS5731145A (en) * | 1980-08-01 | 1982-02-19 | Nec Corp | Semiconductor device |
| JPS5788734A (en) * | 1980-11-21 | 1982-06-02 | Toshiba Corp | Semiconductor device |
| JPS57199224A (en) * | 1981-06-02 | 1982-12-07 | Nec Corp | Semiconductor device |
| JPS6179233A (ja) * | 1984-09-26 | 1986-04-22 | Fujitsu Ltd | 半導体装置 |
-
1988
- 1988-01-13 FR FR8800294A patent/FR2625839B1/fr not_active Expired - Lifetime
-
1989
- 1989-01-06 DE DE1989618301 patent/DE68918301T2/de not_active Expired - Fee Related
- 1989-01-06 EP EP89400042A patent/EP0327412B1/fr not_active Expired - Lifetime
- 1989-01-13 JP JP1007537A patent/JP3054637B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5874043A (ja) * | 1981-10-29 | 1983-05-04 | Nec Corp | 半導体装置 |
| JPS60233829A (ja) * | 1984-01-19 | 1985-11-20 | Nec Corp | 絶縁層形成法 |
| JPS61232646A (ja) * | 1985-04-09 | 1986-10-16 | Nec Corp | 樹脂封止型半導体集積回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE68918301D1 (de) | 1994-10-27 |
| EP0327412B1 (fr) | 1994-09-21 |
| FR2625839A1 (fr) | 1989-07-13 |
| FR2625839B1 (fr) | 1991-04-26 |
| DE68918301T2 (de) | 1995-05-18 |
| JP3054637B2 (ja) | 2000-06-19 |
| EP0327412A1 (fr) | 1989-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4971925A (en) | Improved method of manufacturing a semiconductor device of the "semiconductor on insulator" type | |
| JPH01225326A (ja) | 集積回路のパッシベーション方法 | |
| US5554884A (en) | Multilevel metallization process for use in fabricating microelectronic devices | |
| JP2606315B2 (ja) | 半導体装置の製造方法 | |
| JPH0555199A (ja) | 半導体装置 | |
| JPS6376351A (ja) | 多層配線の形成方法 | |
| JPS62154643A (ja) | 半導体装置の製造方法 | |
| JPH0346977B2 (ja) | ||
| JPH04199632A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| JPH0419707B2 (ja) | ||
| JPS63157443A (ja) | 半導体装置の製造方法 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JPS61196555A (ja) | 多層配線の形成方法 | |
| JPS60249333A (ja) | 半導体装置及びその製造方法 | |
| JPH0555455A (ja) | 半導体装置の製造方法 | |
| JPS5928358A (ja) | 半導体装置の製造方法 | |
| JPS6321850A (ja) | 半導体装置の製造方法 | |
| JPH0482222A (ja) | 半導体装置及びその製造方法 | |
| JPH01207931A (ja) | 半導体装置の製造方法 | |
| JPS5932153A (ja) | 半導体装置の製造方法 | |
| JPS61260638A (ja) | 半導体装置の製造方法 | |
| JPS6151848A (ja) | 半導体装置の製造方法 | |
| JPH09167761A (ja) | Ｓｏｇ膜の形成方法 | |
| JPH0797583B2 (ja) | 層間絶縁膜の形成方法 | |
| JPH06349951A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |